DD214242A1 - METHOD FOR PRODUCING THIN FILM RESISTANCES IN INTEGRATED SEMICONDUCTOR CIRCUITS - Google Patents
METHOD FOR PRODUCING THIN FILM RESISTANCES IN INTEGRATED SEMICONDUCTOR CIRCUITS Download PDFInfo
- Publication number
- DD214242A1 DD214242A1 DD24898583A DD24898583A DD214242A1 DD 214242 A1 DD214242 A1 DD 214242A1 DD 24898583 A DD24898583 A DD 24898583A DD 24898583 A DD24898583 A DD 24898583A DD 214242 A1 DD214242 A1 DD 214242A1
- Authority
- DD
- German Democratic Republic
- Prior art keywords
- layer
- laser beam
- lift
- resistive
- oxide
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Das Ziel ist die Verbesserung der Langzeitstabilitaet und die Aufgabe besteht darin, lasergetrimmte Duennfilmwiderstaende auf der Basis von Cr-Si herzustellen.Erfindungsgemaess wird auf das Emitteroxid der Halbleiterschaltung eine restleitfaehige Cr-Si-Oxidschicht von 20nm bis 50nm Dicke als Unterschicht reaktiv aufgestaeubt,danach wird d.Widerstandsschicht aus Cr-Si in Vakuumfolge aufgestaeubt,die Unter-und Widerstandsschicht im lift-off-Prozess gemeinsam strukturiert.Nach dem Aufbringen der Leitbahnen u.aktiven u.passiven Bauelemente werden die Widerstaende mit Laserstrahl abgeglichen und danach wird die Passivierungsschicht aufgebracht.The object is to improve the long-term stability and the object is to produce laser-trimmed Duennfilmwiderstaende on the basis of Cr-Si. Erfindungsgemaess is aufgestaeubt on the emitter oxide of the semiconductor circuit a residual conductive Cr-Si oxide layer of 20nm to 50nm thickness as a lower layer reactively, then The resistive layer of Cr-Si is vacuum-deposited, the sub- and resistive layers are structured together in the lift-off process. After applying the interconnects and active and passive components, the resistors are aligned with a laser beam and then the passivation layer is applied.
Description
-1- 248 985-1- 248 985
Das Verfahren dient der Herstellung hochstabiler, lasergetrimmter Dünnfilmwiderstände in integrierten Halbieiterschaltungen, wie z. B. bipolaren Wandlerschaltungen.The method is used to produce highly stable, laser-trimmed thin-film resistors in integrated Halbieiterschaltungen such. B. bipolar converter circuits.
Es ist bekannt, in der Halbleitertechnik insbesondere für integrierte Wandler CrSi-Dünnfilmwiderstände hoher Präzision mit einem Flächenwiderstand um 1 kfl/Q durch Ionenstrahl- oder Plasmatronzerstäuben herzustellen. Bedingt durch den bipolaren Herstellungsprozeß befindet sich unter den Dünnfilmwiderständen eine Si-Oxidschicht mit einer von der Emitterdiffusion herrührenden hohen Phosphor-Dotierung. Zur Einstellung der elektrischen Parameter der Widerstandsschicht und der aktiven Bauelemente des Schaltkreises werden Temperaturbehandlungen im Bereich von 400-550°C nach Abscheidung der Widerstandsschicht durchgeführt.It is known to produce CrSi thin film resistors of high precision in the semiconductor technology, in particular for integrated transducers, with an area resistance of 1 kfl / Q by ion beam or plasma atomizing. Due to the bipolar manufacturing process is located below the thin-film resistors, a Si oxide layer having a resulting from the emitter diffusion high phosphorus doping. To adjust the electrical parameters of the resistive layer and the active components of the circuit, temperature treatments in the range of 400-550 ° C are performed after deposition of the resistive layer.
Um die Stabilität der Widerstände und des Schaltkreises zu erhöhen, wird am Ende des Zyklus I eine Passivierungsschicht, vorzugsweise eine Phosphorsilikatglasschicht oder eine SiO2-Schicht in einem CVD-Verfahren bei Temperaturen um 4000C abgeschieden. Die üblichen Passivierungsverfahren bewirken infolge der hohen Abscheidetemperaturen Änderungen der Widerstandswerte und Temperaturkoeffizienten, so daß die endgültige Einstellung der Widerstandswerte bei hochpräzisen Wandlern mittels Laserstrahlabgleich erst nach der Schaltkreispassivierung möglich ist. Beim Laserstrahlabgleich werden Teile der Widerstandsschicht abgetragen. Da hierbei die Passivierungsschicht zwangsläufig mit abgetragen werden muß, treten mehrere Probleme auf: 1. Die Laserenergie muß gegenüber der beim Trimmen einer nichtpassivierten Schicht notwendigen Energie wesentlich erhöht werden, um die Passivierungsschicht mit abzutragen. Die dabei auftretende hohe Temperatur in der Umgebung des Laserstrahls verändert den Temperaturkoeffizienten und die Langzeitstabilität der Widerstandsschicht und verzögert außerdem den Abgleich durch lange Abkühlzeiten. Phosphoratome aus der Unterlage und aus der Deckschicht können in die Widerstandsschicht gelangen und beeinträchtigen die Stabilität der Dünnfilmwiderstände, ein Effekt, der bereits bei den technologischen Temperschritten zu verzeichnen ist.In order to increase the stability of the resistors and of the circuit, a passivation layer, preferably a phosphosilicate glass layer or an SiO 2 layer, is deposited at temperatures of about 400 ° C. at the end of cycle I in a CVD method. The usual passivation processes cause changes in the resistance values and temperature coefficients due to the high deposition temperatures, so that the final adjustment of the resistance values in high-precision transducers by means of laser beam calibration is only possible after the circuit passivation. During laser beam calibration, parts of the resistive layer are removed. Since in this case the passivation layer must inevitably be removed, several problems arise: 1. The laser energy must be substantially increased compared with the energy required when trimming a non-passivated layer in order to remove the passivation layer as well. The occurring high temperature in the vicinity of the laser beam changes the temperature coefficient and the long-term stability of the resistive layer and also delays the adjustment due to long cooling times. Phosphorus atoms from the substrate and from the cover layer can get into the resistance layer and impair the stability of the thin-film resistors, an effect which is already evident in the technological Temperschritten.
2. Die Widerstandsschicht wird durch das Aufreißen der Passivierungsschicht nicht mehr vollständig geschützt, was zur Verschlechterung der Langzeitstabilität führt.2. The resistance layer is no longer completely protected by the tearing of the passivation layer, which leads to the deterioration of the long-term stability.
3. Die bei der Anwendung hoher Energien auftretende mechanische Belastung kann zu Strukturveränderungen und Rissen in Widerstands- und Passivierungsschicht führen, was die Rausch- und Langzeitparameter verschlechtert. Einem alternativen Lasertrimmverfahren, bei dem die Widerstandsschicht unter der Passivierungsschicht durch den Laserstrahl partiell getempert wird, haftet grundsätzlich der Nachteil an, daß eine Veränderung des Temperaturkoeffizienten unvermeidbar ist.3. The mechanical stress associated with the application of high energies can lead to structural changes and cracks in the resistive and passivation layers, which degrades the noise and long-term parameters. An alternative laser trimming method, in which the resistive layer under the passivation layer is partially annealed by the laser beam, generally has the disadvantage that a change in the temperature coefficient is unavoidable.
Die Mangel des Standes der Technik sind weitgehend zu beseitigen, und es ist ein Verfahren zu schaffen, das die Durchführung des Lasertrimmens erleichtert und zu einer verbesserten Langzeitstabiiität der Widerstände führt.The deficiencies of the prior art are to be largely eliminated, and it is a method to provide, which facilitates the performance of the laser trimming and leads to an improved long-term stability of the resistors.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Hersteilung hochstabiler, lasergetrimmter Dünnfilm-Widerstände auf der Basis von Cr-Si in integrierten Halbleiterschaltungen zu schaffen. Es soll keine naßchemische Strukturierung erfolgen und die Widerstandsschicht soll durch eine Passivierungsschicht geschützt sein. Erfindungsgemäß wird die Aufgabe unter Verwendung einer Cr-Si-Widerstandsschicht, welche teilreaktiv durch DC-Hochratezerstäuben mit dem Plasmatron auf die Halbleiterschaltung aufgebracht wird, Strukturierung im lift-off-Prozeß, und Abgleich der Widerstandsschicht mit dem Laserstrahl, dadurch gelöst, daß vor dem Aufbringen der Widerstandsschicht aus Cr-Si auf das als Maske für die Emitterdiffusion dienende Oxid, das an der Oberfläche eine hohe Phosphorkonzentration aufweist, eine restleitfähige Cr-Si-Oxidschicht mit einer Dicke von 20 bis 50nm und einem Flächenwiderstand von 50—200k Ω/Π aufgestäubt wird. Diese Unterschicht wird zusammen mit der Widerstandsschicht in einem gemeinsamen lift-off-Prozeß strukturiert. Die Abscheidung und Strukturierung der Leitbahn sowie das Formiergas- und TK-Einstelltempern wird in üblicher Weise durchgeführt. Anschließend wird das entstandene Widerstandsnetzwerk mit dem Laserstrahl abgeglichen und zwar mit solchen Parametern, daß im Brennfleck des Lasers zusätzlich zum völligen Abtrag der Widerstandsschicht noch bis zu 75% der darunter liegenden Cr-Si-Oxidschicht abgetragen werden. Diese Unterschicht zeigt trotz des hohen Flächenwiderstandes überraschenderweise ein dem Cr-Si-Widerstandsmaterial ähnliches Absorptionsverhalten, so daß bereits bei diesen geringen Schichtdicken die Laserstrahlenergie so weit absorbiert wird, daß die P-dotierte Oxidunterlage nicht aktiviert wird. Diese Kombination der Unterschicht mit dem hohen spezifischen Widerstand und günstigem Absorptionskoeffizienten mit der eigentlichen Widerstandsschicht bietet aufgrund der geringen Gesamtschichtdicke die Möglichkeit, beide gemeinsam im lift-off-Prozeß zu strukturieren. Die lift-off-Strukturierung besitzt gegenüber dem naßchemischen Verfahren den Vorteil, daß die Schicht vollständig entfernt wird und vermeidet den Nachteil des Angreifens der Lackmasken durch die erforderlichen Ätzmittel.The invention has for its object to provide a method for the production of highly stable, laser-trimmed thin-film resistors based on Cr-Si in integrated semiconductor circuits. There should be no wet chemical structuring and the resistive layer should be protected by a passivation layer. According to the invention, the object is achieved by using a Cr-Si resistor layer, which is partially reactive by DC high-rate sputtering with the plasmatron is applied to the semiconductor circuit, structuring in the lift-off process, and alignment of the resistive layer with the laser beam, solved in that before Application of the Cr-Si resistive layer to the emitter diffusion masking oxide having a high phosphorus concentration on the surface, a remainder conductive Cr-Si oxide layer having a thickness of 20 to 50nm and a sheet resistance of 50-200k Ω / Π is dusted up. This sublayer is patterned together with the resistive layer in a common lift-off process. The deposition and structuring of the interconnect as well as the Formiergas- and TK-adjustment annealing is carried out in the usual way. Subsequently, the resulting resistor network is matched with the laser beam and with such parameters that in addition to the complete removal of the resistive layer up to 75% of the underlying Cr-Si oxide layer are removed in the focal spot of the laser. In spite of the high surface resistance, this underlayer surprisingly exhibits an absorption behavior similar to the Cr-Si resistance material, so that even at these small layer thicknesses the laser beam energy is absorbed to such an extent that the P-doped oxide substrate is not activated. This combination of the lower layer with the high resistivity and favorable absorption coefficient with the actual resistance layer offers due to the low total layer thickness the possibility to structure both together in the lift-off process. The lift-off structure has the advantage over the wet chemical method that the layer is completely removed and avoids the disadvantage of attacking the resist masks by the required etchant.
Nach dem Lasertrimmen wird die abgeglichene Schaltung passiviert, indem bei einer Substrattemperatur von < 200°C eine geschlossene Passivierungsschicht aus üblichem Material über die gesamte Schaltung aufgebracht wird. Durch das erfindungsgemäße Verfahren, das einen Teilschritt zur Herstellung der Halbleiterschaltungen im Zyklus I darstellt, ist ein sicherer Abtrag der Widerstandsschicht möglich, ohne daß durch zu hohen Energieeintrag die Widerstandsschicht in ihrer Struktur gestört und Phosphor aus der Unterlage freigesetzt wird, im Gegensatz zum Lasertrimmen von Widerstandsschichten, die bereits mit einer Schutzschicht passiviert sind. Die durch den Laserabgleich einmal erreichten elektrischen Parameter der Widerstandsschicht und der aktiven Bauelemente werden beim Aufbringen der Passivierungsschicht nicht mehr verändert.After laser trimming, the trimmed circuit is passivated by applying a closed passivation layer of conventional material over the entire circuit at a substrate temperature of <200 ° C. By the method according to the invention, which is a sub-step for the production of the semiconductor circuits in the cycle I, a reliable removal of the resistive layer is possible without disrupting the resistance layer in its structure by excessive energy input and phosphorus is released from the substrate, as opposed to laser trimming Resistive layers that are already passivated with a protective layer. The electrical parameters of the resistive layer and the active components once achieved by laser alignment are no longer changed when the passivation layer is applied.
- 2 - Z48 38b- 2 - Z 48 38b
Auf eine in üblicherweise hergestellte bipolare Wandlerschaltung wird nach dem Öffnen der Kontaktfenster für den Al-Si-Kontakt auf eine lift-off-Lackmaske eine 30 nm dicke Cr-Si-Oxidschicht mit einem Flächenwiderstand von IOOkO/Π mittels Plasmatron reaktiv aufgestäubt. In Vakuumfolge wird darauf eine 30 nm dicke Cr-Si-Widerstandsschicht mit einem Fiächenwiderstand von 2,3!<Ω/Π aufgestäubt. Im anschließenden lift-off-Prozeß werden beide Schichten gemeinsam strukturiert. Anschließend erfolgen in üblicher Weise die Abscheidung und Strukturierung der Al-Leitbahnen und die für die Einstellung der elektrischen Parameter der Widerstandsschicht und der aktiven Bauelemente notwendigen Temperschritte. Mit einem Laserstrahl werden die Cr-Si-Widerstände abgeglichen. Durch geeignete Wahl der Parameter ist gewährleistet, daß ein sicherer Abtrag der Widerstandsschicht erfolgt, da auch die Unterschicht bis zu 75% ihrer Dicke mit abgetragen wird. Nachfolgend wird auf das ungeheizte Substrat eine Si-Oxid-Passivierungsschicht mit einer Schichtdicke von 150nm mit reaktiver Piasmatronzerstäubung aufgebracht, wobei durch alternierende Beschichtung die maximale Substrattemperatur auf 1000C begrenzt wird.After opening the contact window for the Al-Si contact on a lift-off resist mask, a 30 nm-thick Cr-Si oxide layer having a sheet resistance of 100kΩ / Π is reactively sputtered onto a conventionally produced bipolar converter circuit by means of plasmatron. In vacuum sequence on a 30 nm thick Cr-Si resistive layer with a surface resistance of 2.3! <Ω / Π is aufgestäubt. In the subsequent lift-off process, both layers are structured together. The deposition and structuring of the Al interconnects and the annealing steps necessary for the adjustment of the electrical parameters of the resistive layer and the active components then take place in the usual way. With a laser beam, the Cr-Si resistors are adjusted. By a suitable choice of the parameters it is ensured that a reliable removal of the resistance layer takes place, since the lower layer is also removed up to 75% of its thickness. Subsequently, a Si-oxide passivation layer with a layer thickness of 150 nm is applied to the unheated substrate with reactive Piasmatronzerstäubung, wherein the maximum substrate temperature is limited to 100 0 C by alternating coating.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD24898583A DD214242A1 (en) | 1983-03-21 | 1983-03-21 | METHOD FOR PRODUCING THIN FILM RESISTANCES IN INTEGRATED SEMICONDUCTOR CIRCUITS |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DD24898583A DD214242A1 (en) | 1983-03-21 | 1983-03-21 | METHOD FOR PRODUCING THIN FILM RESISTANCES IN INTEGRATED SEMICONDUCTOR CIRCUITS |
Publications (1)
Publication Number | Publication Date |
---|---|
DD214242A1 true DD214242A1 (en) | 1984-10-03 |
Family
ID=5545758
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DD24898583A DD214242A1 (en) | 1983-03-21 | 1983-03-21 | METHOD FOR PRODUCING THIN FILM RESISTANCES IN INTEGRATED SEMICONDUCTOR CIRCUITS |
Country Status (1)
Country | Link |
---|---|
DD (1) | DD214242A1 (en) |
-
1983
- 1983-03-21 DD DD24898583A patent/DD214242A1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69122436T2 (en) | Method of making a stage in an integrated circuit | |
DE69410100T2 (en) | Process for the production of thin film resistors from SiCr with improved temperature coefficient and film resistance | |
DE2709986C2 (en) | Method for producing a coplanar layer structure | |
DE3340563C2 (en) | Film capacitor and method for producing the same | |
DE2618445A1 (en) | METHOD OF MANUFACTURING A SEMICONDUCTOR DEVICE | |
DE2817258A1 (en) | METHOD OF PRODUCING AN INSULATING LAYER FIELD EFFECT TRANSISTOR STRUCTURE | |
DE19520768B4 (en) | Method for producing a semiconductor device with thin-film resistor | |
DE3347489C2 (en) | ||
DE69616687T2 (en) | ELECTRONIC COMPONENT, WHICH CONTAINS A THIN-LAYER STRUCTURE WITH PASSIVE ELEMENTS | |
DE3689971T2 (en) | PRODUCTION OF A SEMICONDUCTOR ARRANGEMENT. | |
DE2157923A1 (en) | Method of making a specific RC circuit | |
EP1495153B1 (en) | Method for coating metal surfaces | |
DE3634168A1 (en) | SEMICONDUCTOR DEVICE AND MANUFACTURING METHOD THEREFOR | |
EP0016263B1 (en) | Thin film resistor having a high temperature coefficient and method of manufacturing the same | |
DE1765003B2 (en) | PROCESS FOR PRODUCING INTEGRATED THIN FILM CIRCUITS WITH IMPROVED NOISE AND TRANSITION RESISTANCE | |
DD214242A1 (en) | METHOD FOR PRODUCING THIN FILM RESISTANCES IN INTEGRATED SEMICONDUCTOR CIRCUITS | |
DE3112215A1 (en) | Process for producing a semiconductor device | |
DE4329260B9 (en) | Method for producing a wiring in a semiconductor device | |
EP0079459B1 (en) | Method of manufacturing a metallisation on a semiconductor device | |
DE1764937C3 (en) | Process for the production of insulation layers between multilayered metallic line connections for a semiconductor arrangement | |
DE4123249C2 (en) | Method of making a variety of matched metallic thin film resistor structures | |
DE19848524C1 (en) | Platinum thin film resistor for temperature measurement purposes | |
EP1093132A2 (en) | Planer trimming resistor, its application and manufacturing process | |
DE4243410C2 (en) | Process for producing a thin film measuring resistor | |
DE1514668B2 (en) | PROCESS FOR PRODUCING CHROME-SILVER CONTACTS ON SEMICONDUCTOR COMPONENTS |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PV | Patent disclaimer (addendum to changes before extension act) |