DD214215A1 - MEASURING ARRANGEMENT FOR QUADRATED AND / OR ARITHMETIC AVERAGE - Google Patents

Abstract

Die Messanordnung zur digitalen Bildung des quadratischen und/oder arithmetischen Mittelwertes von periodischen Wechselsignalen beliebiger Kurvenform, auch mit Gleichanteil ist in der Wechselstrommesstechnik fuer hoehere Frequenzen mit beliebig hohen Ausloesung bei kurzer Mess-und Rechenzeit fuer Echtzeitbetrieb anwendbar. Die Erfindung realisiert im wesentlichen mehrere parallel laufende pegelgesteuerte Zeitmessvorgaenge, mittels Auszaehlung hochgenauer Referenzsignale und anschliessender Verrechnung nach speziellen Algorithmen durch einen Mikrorechner.The measuring arrangement for the digital formation of the quadratic and / or arithmetic average of periodic alternating signals of any waveform, even with DC component is in the AC technology for higher frequencies with arbitrarily high triggering with short measurement and computing time for real-time operation applicable. Essentially, the invention realizes a plurality of level-controlled time measuring processes running in parallel, by means of counting highly accurate reference signals and subsequent offsetting according to special algorithms by a microcomputer.

Description

Meßanordnung: für quadratischen und/oder arithmetischen MittelwertMeasuring arrangement: for quadratic and / or arithmetic mean Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft eine Anordnung zur digitalen Bildung des quadratischen und/oder arithmetischen Mittelwertes von periodischen Wechselsignalen beliebiger Kurvenform, auch mit einem Gleichanteil.The invention relates to an arrangement for the digital formation of the quadratic and / or arithmetic mean of periodic alternating signals of any waveform, even with a DC component.

Hauptanwendungsgebiet ist die automatische elektronische Meßtechnik, insbesondere die automatische Punktionsprüfung in der Leiterplattenfertigung·The main field of application is the automatic electronic measuring technique, in particular the automatic puncture test in printed circuit board production ·

Charakteristik der bekannten technischen LösungenCharacteristic of the known technical solutions

Seit langer Zeit (W. Witt, D. Pränkel, Technisches Messen atm, 1976, Heft 11, Seite 341 ff.) sind Verfahren zur digitalen Ermittlung des Effektivwertes periodischer Zeitfunktionen bekannt, bei denen der Amplituden-Zeitfunktion in zeitlich äquidistanten Schritten Probenwerte entnommen v/erden» aus.denen nach Analog-Digital-Wandlung und digitaler Zwischenspeicherung eine Sffektivwertberechnung in einem sehr schnellen Digitalrechner nach der Effektivwertdefinitionsformel erfolgt oder·die Speicherv/erte quadriert und zu einem Näherungswert des Integrals über eine Periode T weiterverarbeitet werden, beispielsweise mittels der bekannten Simpsonregel oder der Trapezformel_e Es sind weiterhin Verfahren bekannt (DS-OS 28 06 695), bei denen eine Periode der Amplitudenzeitfunktion in Έ gleich großeFor a long time (W. Witt, D. Pränkel, Technisches Messen atm, 1976, Issue 11, page 341 ff.) Are known methods for digital determination of the effective value of periodic time functions in which the amplitude-time function in time equidistant steps sample values v / earth »aus.denen after analog-to-digital conversion and digital buffering a Rffektivwerteberechnung in a very fast digital computer according to RMS definition formula takes place or • the memory / serte squared and processed to an approximate value of the integral over a period T, for example by means of the known Simpson rule or the trapezoidal _{e e} method are also known (DS-OS 28 06 695), in which a period of the amplitude time function in Έ the same size

Zeitabschnitte A± = w geteilt wird, der Amplituden-Zeitfunktion zu den Zeitpunkten η » ^t = S T Probenwerte f (^- 'T) entnommen werden, und der Effektivwert EW durch den AlgorithmusTime intervals A ± = w is divided, the amplitude time function at the times η »^ t = ST sample values f (^ - 'T) are taken, and the effective value EW by the algorithm

(M)² = I \ f² (§ T) 1 .(M) ² = I \ f ² (§ T) 1.

ermittelt wird»is determined »

Es sind jedoch auch Anordnungen bekannt (DD-W? 140 923_S 146 659? 151 510j 151 511)j mit denen am zu messenden Signal zuerst eine quadrierende Analog-Frequenzumsetzung bzw« Analog-Impulszahlumsetzung mit anschließender radizierender Impulszählung vorgenommen wird und die Ausgabe des Sffektivwertes numerisch erfolgt _β However, arrangements are also known (DD-W 140 923 _S 146 659-1551 510j 151 511) j with which at the signal to be measured first a squaring analog frequency conversion or "analog pulse number conversion is performed with subsequent radizierender pulse count and the output of the Rms value is numerically _β

Ein erster entscheidender Nachteil dieser Anordnungen besteht.darin, daß für ihre technische Realisierung ein hochschneller und hochauflösender Analog-Digitalumsetzer benötigt wird, der über eine ultraschnelle Abtast- und Halteschaltung verfügen nraJ3_s wenn der Effektivwert von Zeitfunktionen ermittelt werden soll, deren Frequenzen im MHz-Gebiet liegen.»A first decisive disadvantage of these arrangements besteht.darin that a high-speed and high-resolution analog-to-digital converter is required for their technical realization, which have an ultra-fast sample and hold circuit nraJ3 _s when the effective value of time functions is to determine the frequencies in the MHz Area. »

Ein v^eiterer Fachteil besteht darin, daß zur Ermittlung des genäherten Integralwertes viele zeitaufwendige Operationen, insbesondere Multiplikationen erforderlich sind, so daß die Auswertung grundsätzlich erst nach Zwischenspeicherung sämtlicher Probenwerte erfolgen kann und einen hohen Zeitaufwand erfordert, Eine mit Änderung der Meßgröße zeitlich schritthaltende Messung (Echtzeitverarbeitung) ist deshalb nicht möglich«A fourth part of the art consists in the fact that many time-consuming operations, in particular multiplications, are required to determine the approximated integral value, so that the evaluation can basically only take place after buffering all sample values and requires a great deal of time. Real-time processing) is therefore not possible «

Mit dem Ziel, die Nachteile der bekannten Verfahren zur digitalen Effektivwertmessung mit AD-Umsetzung, insbesondere bei stark von der Sinusform abweichenden Signalen zu vermeiden und dabei eine hohe Auflösegenauigkeit bei höherer Signalfrequenz und kurzer Meß- und Rechenzeit zu ermöglichen, wurde bereits ein Verfahren vorgeschlagen, das im Echtzeitbetrieb eine digitale Effektivwertmessung von periodischen Wechselsignalen beliebiger Kurvenform, auch mit Gleichanteil für höhere Grundfrequenzen gestattet, wobei eine superschnelle Abtast- und Halteschaltung sowie aufwendige AD-Umsetzer vermieden werden· Die Messung ist im wesentlichen auf eine pegelgesteuerte Zeitmessung zurückgeführt·A method has already been proposed with the aim of avoiding the disadvantages of the known methods for digital rms measurement with AD conversion, in particular in the case of signals deviating greatly from the sinusoidal mode and thereby enabling a high resolution accuracy with a higher signal frequency and short measurement and calculation time. the real-time operation allows a digital RMS measurement of periodic alternating signals of any waveform, even with DC component for higher fundamental frequencies, with a super fast sample and hold circuit and complex AD converter are avoided · The measurement is essentially attributed to a level-controlled time measurement ·

Dazu wurde bereits für abszissensymmetrische Kurvenformen vorgeschlagen, daß der positive Spitzenwert A, der negative Spitzenwert 3, die Periodendauer T und die höchste repräsentative spek-. tral8 Frequenzkomponente des Signals fmaz nach bekannten Meßverfahren digital ermittelt und gespeichert werden, daß eine Anzahl von 2(IT-1)+1, wobei IT - O,75«T.fmax gewählt wird, unterschiedlicher Amplitudenpegel, die sich wie folgt ergeben:For this purpose, it has already been proposed for abscissa-symmetric waveforms that the positive peak value A, the negative peak value 3, the period T and the highest representative spek-. tral8 frequency component of the signal fmaz are digitally determined and stored according to known measuring methods, that a number of 2 (IT-1) +1, where IT-O, 75 << T.fmax is selected, different amplitude levels, which result as follows:

Uullpegel P_Q = ^{A + B} Uull level P _Q = ^{A + B}

positive Pegelpositive levels

negative Pegel _p" = *HJ-ü - ^-f^ I/ ff H - 2negative levels _p "= * HJ-ü - ^ -f ^ I / ff H - 2

mit dem Signalmomentanwstwährend einer oder mehrerer Perioden verglichen werden, wobei die Zeitabschnitte t⁺; t" während der der Signalmomentanwert innerhalb einer Periode positiver als der jeweilige positive Pegel P* bzw. negativer als der jeweilige negative Pegel P" ist, digital gemessen und gespeichert werden und daß 'der Effektivwert EW der Gesamtfunktion mittels bekannter Rechenverfahren nach folgendem Algorithmusare compared with the signal momentum during one or more periods, the time periods t ⁺ ; t "during which the signal instantaneous value within a period is more positive than the respective positive level P * or more negative than the respective negative level P", digitally measured and stored and that 'the effective value EW of the overall function by means of known calculation methods according to the following algorithm

N-1 , ΪΓ-1N-1, ΪΓ-1

22 BB ++ _AA umaround BB AA ₊₊ CVJCVJ 22 BB AA __ AA ++

i η = 1,2,i η = 1,2,

gebildet wird»is formed »

Für beliebige Kurvenformen wurde in v/eiterer Ausbildung des Verfahrens vorgeschlagen, daß in einer ersten Folge von Meßschritten die Ermittlung des Effektivwertes (SWW) des reinen, mittels kapazitiver Trennung vom Gleichanteil befreiten Wechsel-For arbitrary waveforms it has been proposed in further development of the method that, in a first series of measuring steps, the determination of the effective value (SWW) of the pure alternating element freed from direct component by means of capacitive separation

signals derart erfolgt, daß in Abhängigkeit vom positiven Spitzenwert 1" und negativen Spitzenwert B eine Anzahl N' positiver Pegel PT und eine Anzahl M' negativer Pegel p""', die sich wie folgt ergebensignals such that, depending on the positive peak value 1 "and negative peak value B, a number N 'positive level PT and a number M' negative level p" "', which result as follows

η = 0, 1, .,., N'-1η = 0, 1,..,., N'-1

= 1, 2, .„, M'-1= 1, 2,..., M'-1

gewählt wird, der Effektivwert durch den Algorithmusis chosen, the RMS value through the algorithm

IP-1 _ ^ M'-1 -2IP-1 _ ^ M'-1 -2

(EWW)* = |r(EWW) * = | r

0,5 3J0.5 3y

n=1n = 1

Β"^ώ Β " ^ώ

T-tT-t

0,50.5

m=1m = 1

gebildet wird, in einer zweiten Polge von Meßschritten die Messung des Signals mit Gleichanteil gemäß Grundverfahren erfolgt j wobei für den Fall eines negativen Spitsenwertes B^O nur eine Anzahl IT positiver Pegelstufen, die sich wie folgt ergebenis formed, in a second Polge of measuring steps, the measurement of the signal with DC component according to the basic method is carried out j wherein in the case of a negative Spitsenwertes B ^ O only a number of IT positive level levels, which result as follows

=A= A

n«0,n "0,

._#, 11-1, _# 11-1

und für den Fall eines negativen Spitzenwertes B 0, eine Anzahl H positiver Pegel ρ und eine Anzahl M negativer Pegel p~_f die sich wie folgt ergebenand in the case of a negative peak value B 0, a number H of positive levels ρ and a number M of negative levels p ~ _f which result as follows

= A= A

η = 0, 1, _β,,, H-1η = 0, 1, _β ,,, H-1

m = 1, 2m = 1, 2

.j M-1.j M-1

gewählt werden und der Sffektivwert des Gesamtsignals je nach Torzeichen des negativen Spitzenwartes 3 durch einen der beiden Algorithmenand the RMS value of the total signal depending on the goal of the negative Spitzenwartes 3 by one of the two algorithms

(EW)² = £(EW) ² = £

3J-13J-1

für B Ξfor B Ξ

(EW)² =|ί(EW) ² = | ί

0,5 ^0.5 ^

Έ-1 Έ- 1

n=1n = 1

M-1M-1

m=1m = 1

für B<0for B <0

gebildet wird und in einem letzten Auswertungsschritt der arithmetische.Mittelwert AM durch'den Algorithmusis formed and in a final evaluation step the arithmetic mean AM through the algorithm

(AM)² = (EW).² - (EWW)² (AM) ² = (EW). ² - (EWW) ²

gebildet wird«is formed «

Es wurde auch bereits eine Anordnung vorgeschlagen, bestehend aus einem programmierbaren Ein/Ausgabebaustein, einem Digital-Analog-Umsetzer mit bipolarer Ausgangsspannung, einem ersten Komparator und einem RS-Flipflqp, die zusammen mit einem Mikrorechner im ersten Meßschritt einen sukzessiv approximierenden Analog-Digital-Umsetzer zur Bestimmung des Spitzenwertes A bilden, einem zweiten Komparator, einem quarzgenauen Taktgenerator, einer logischen Verknüpfungsschaltung, einem elektronischen Zähler und einer die wahlweise 1- bis M-fache Periodendauer des Meßsignals erzeugenden Impulsausblendeschaltung· Diese vorgeschlagene Anordnung ist dadurch gekennzeichnet, daß der erste Eingang des zweiten Komparators mit dem zweiten Eingang des ersten Komparators und dem gemeinsamen Signaleingang und der zweite Eingang des zweiten Komparators mit Bezugspotential verbunden sind, der Ausgang des ersten Komparators mit einem ersten Eingang der logischen Verknüpfungsschaltung und der Ausgang des zweiten Komparators über die Impulsausblendeschaltung mit einem zweiten Eingang .der logischen Verknüpfungsschaltung verbunden sind, ein Takteingang der logischen Verknüpfungsschaltung durch den Taktgenerator gespeist ist, ein Steuereingang mit dem Ein-/Ausgabe-Baustein verbunden ist und der Ausgang der logischen Verknüpfungsschaltung den Zähler speist, dessen Informationsausgänge über den Ein/Ausgabe-Baustein mit dem Mikrorechner verbunden sind«An arrangement has already been proposed, consisting of a programmable input / output module, a digital / analog converter with bipolar output voltage, a first comparator and an RS flip-flop, which together with a microcomputer in the first measuring step, a successively approximating analog-digital Converters for determining the peak value A, a second comparator, a quartz-precise clock generator, a logical combination circuit, an electronic counter and an optionally 1 to M times the duration of the measurement signal generating pulse blanking circuit · This proposed arrangement is characterized in that the first input the second comparator having the second input of the first comparator and the common signal input and the second input of the second comparator are connected to reference potential, the output of the first comparator with a first input of the logic operation circuit and the output of the second comparator via the Impulsausblendeschaltung with a second input of the logical combination circuit are connected, a clock input of the logic operation circuit is fed by the clock generator, a control input is connected to the input / output device and the output of the logical combination circuit feeds the counter whose Information outputs are connected to the microcomputer via the input / output module «

Eine zweite bereits vorgeschlagene Anordnungj bestehend aus einem mit einem Mikrorechner verbundenen Ein-/Ausgabebaustein programmierbaren Digital-Analog-Wandler, dessen Ausgang einen Eingang der Widerstandskette speist, aus RS-Flip-flops, mehreren Komparatoren, einem quarzstabilen Taktgenerator, einem invertierenden Verstärker, dessen Eingang mit dem Digital-Analog-Umsetzer und dessen Ausgang mit dem zweiten Eingang der Widerstandskette verbunden ist, mehrere Zähler-/Zeitgeberbausteine und Verknüpfungsschaltungen, ist dadurch gekennzeichnet, daß die 2U-1 Ausgänge der die Referenzpegel P_Q = 0 und P_n » + U_Q )Jn/I liefernden Abgriffe der Widerstandskette jeweils mit einem Eingang der 2N-1 Komparatoren verbunden sind und die jeweils zweiten Eingänge der Komparatoren untereinander und mit der Eingangsklemme verbunden sind, der Ausgang des am Bezugspotential liegenden Komparator s über eine die M-fache Periodendauer ausblendende _} über ein Steuersignal am Steuereingang aktivierbare Impulsausblendeschaltung sowie über die konjunktiv wirkende Verknüpfungsschaltung, die von dem (Taktgenerator gespeist wird, mit dem ersten Zähler-/Zeitgeberbaustein verbunden ist, die Ausgänge aller weiteren Komparatoren paarweise über die Funktion Y = (ZT.η + X2*n) · C « Σ0 realisierenden Verknüpfungsschaltungen mit weiteren Zähler-/Zeitgeberbaust'einen verbunden sind, deren Informations- und Steuerleitungen an dem Mikrorechnerbus liegen, der Taktgenerator mit allen Takteingängen der Verknüpfungsschaltungen verbunden ist, deren Steuereingänge untereinander und mit dem Ausgang der Impulsausblendeschaltung verbunden sind, und die Ausgänge der oberhalb des Symmetriepunktes liegenden Komparatoren außerdem mit den Setzeingängen der H-1 RS-Flipflops verbunden sind, deren Rücksetzeingänge untereinander und mit einem Ausgang des Ein-/Ausgabebausteins und deren U-1 Ausgänge mit U-T Eingängen des Ein-/Ausgabebausteins verbunden sind·A second arrangement already proposed consisting of a digital-to-analog converter programmable with a microcomputer, the output of which feeds an input of the resistor chain, RS flip-flops, a plurality of comparators, a quartz-stable clock generator, an inverting amplifier Input connected to the digital-to-analog converter and whose output is connected to the second input of the resistor chain, a plurality of counter / timer modules and logic circuits, characterized in that the 2U-1 outputs of the reference levels P _Q = 0 and P _n »+ U _Q ) J n / I taps of the resistor chain are each connected to one input of the 2N-1 comparators and the respective second inputs of the comparators are connected to each other and to the input terminal, the output of the reference potential at the comparator s via a M fache period-fading _} on a control signal at the control input activier bare pulse blanking circuit and the conjunctive combination circuit, which is fed by the (clock generator, connected to the first counter / timer module, the outputs of all other comparators in pairs via the function Y = (ZT.η + X2 * n) · C « Σ0 connecting circuits are connected to other Zähl- / Zeitgeberbaust'eine whose information and control lines are located on the microcomputer bus, the clock generator is connected to all clock inputs of the logic circuits whose control inputs are interconnected and to the output of Impulsausblendeschaltung, and the outputs of the comparators located above the point of symmetry are also connected to the set inputs of the H-1 RS flip-flops whose reset inputs are connected to one another and to an output of the input / output module and whose U-1 outputs are connected to UT inputs of the input / output module.

Ziel der ErfindungObject of the invention

Die Erfindung verfolgt das Ziel, die Nachteile der sum Stand der Technik gehörenden Lösungen zu vermeiden und eine digitale Bildung des quadratischen und arithmetischen Mittelwertes von beliebigen Signalfunktionen zu ermöglichen, die auch stark von der Sinusform abweichen*The invention aims to avoid the disadvantages of the prior art solutions and to allow a digital formation of the quadratic and arithmetic mean of arbitrary signal functions, which also deviate greatly from the sinusoidal shape *

des Wesens der Erfindungthe essence of the invention

Ausgehend von obiger Zielstellung- besteht die Aufgabe, die zuletzt bereits vorgeschlagene Anordnung zur Durchführung der bereits vorgeschlagenen Verfahren weiter auszugestalten»On the basis of the above objective, the task is to further develop the last proposed arrangement for the implementation of the procedures already proposed »

Bei einer Anordnung, bestehend aus einem mit einem Mikrorechner verbundenen Ein-ZAusgabebaustein, zwei über den Ein-/Ausgabebaustein programmierbaren Digital-Analog-Umsetzern, einem Taktgenerator, einer Impulsausblendeschaltung, mehreren Komparatoren, UlTD-Gliedern und Zählern, wobei jeweils ein Komparator, ein UND-Glied und ein Zähler zu einer Zeitmeßeinheit verbunden ist und 221—1 Zeitmeßeinheiten parallel betrieben sind, indem N-1 invertierende und N nichtinvertierende Eingänge miteinander und der Eingangsklemme, die verbliebenen Eingänge mit den 2N-1 Abgriffen einer Widerstandskette und alle Zählerausgänge mit dem Mikrorechner-Bus verbunden sind, wird die Aufgabe dadurch gelöst, daß die beiden Eingänge der die Referenzpegel p_Q = Q_} P* = U-, j/n/N, ρ" = U₉ tfn/N liefernden Widerstandskette mit den Ausgängen von zwei Digital-Analog-Umsetzer verbunden sind, der Eingang der Impulsausblendeschaltung über ein kapazitives Trennglied mit der Eingangsklemme und der Ausgang über ein UND-Glied mit einem Periodendauerzähler sowie Jeweils einem Eingang der UND-Glieder aller Zeitmeßeinheiten verbunden ist und die verbleibenden Eingänge aller UND-Glieder wie bereits vorgeschlagen mit dem Taktgenerator verbunden sind·In an arrangement consisting of a connected to a microcomputer on-Z output device, two programmable via the input / output module digital-to-analog converters, a clock generator, a Impulsausblendeschaltung, a plurality of comparators, UlTD gates and counters, each with a comparator, a AND gate and a counter is connected to a time measuring unit and 221-1 time measuring units are operated in parallel by N-1 inverting and N non-inverting inputs with each other and the input terminal, the remaining inputs with the 2N-1 taps of a resistor string and all counter outputs with the Microcomputer bus, the object is achieved in that the two inputs of the reference level p _Q = Q _} P * = U-, j / n / N, ρ "= U ₉ tfn / N supplying resistor chain with the outputs of two digital-to-analog converter are connected, the input of the Impulsausblendeschaltung via a capacitive isolator with the input terminal and the output ng via an AND gate with a period counter and each one input of the AND gates of all Zeitmeßeinheiten is connected and the remaining inputs of all AND gates are connected as already proposed with the clock generator ·

Die aus einem Komparator und einem D-llipflop bestehenden Impulsausblendeschaltung, die mit dem UND-Glied und dem Periodendauerzähler eine funktioneile Einheit bildet, ist dadurch gekennzeichnet, daß der Übertragsausgang des PeriodendauerZählers mit dem Setzeingang eines ES-Flipflops und der negierte AusgangThe consisting of a comparator and a D-llipflop Impulsausblendeschaltung, which forms a functional unit with the AND gate and the period counter is characterized in that the carry output of the period counter with the set input of an ES flip-flop and the negated output

desselben mit dem B-Eingang des D-Flipflops verbunden ist» dessen Takteingang durch den Ausgang des Komparators gespeist ist und das zentrale Rucksetzsignal an die Rücksetzeingänge von D-Flipflop, RS-Plipflop und Periodendauerzähler geführt ist·the same is connected to the B input of the D flip-flop »whose clock input is fed by the output of the comparator and the central reset signal is fed to the reset inputs of the D flip-flop, RS dip-flop and period counter.

Zur Ermittlung der Periodendauer sieht die Erfindung vor, daß der Ausgang des Komparators und der Ausgang des D-Flipflops mit den Eingängen eines weiteren USD-Gliedes verbunden sind, dessen Ausgang mit dem Eingang eines die Periodenanzahl η zählenden Periodenzählers verbünden ist·To determine the period, the invention provides that the output of the comparator and the output of the D flip-flop are connected to the inputs of another USD element whose output is connected to the input of a period number η counting period counter ·

Zur zweckmäßigen Pegelanpassung sieht die Erfindung vor, daß für die Zähler der Zeitmeßeinheiten programmierbare Zähler-/ Zeitgeber-Baustein (CfC) verwendet s€nd, die bezüglich Interruptauslö'sung derart zu einer Interrupt-Kaskade verbunden sind, daß zwei Prioritätsgruppen mit in Sichtung Symmetriepunkt fallender.Priorität entstehen und diese beiden Prioritätsgruppen aneinandergereiht sind»For appropriate level adjustment, the invention provides that for the counters of the Zeitmeßeinheiten programmable counter / timer module (CfC) uses s nd, which are connected with respect to Interruptauslausung such an interrupt cascade that two priority groups with in sight Symmetriepunkt decreasing priority and these two priority groups are strung together »

Ausführungsbeis-pielAusführungsbeis-piel

Sie Erfindung soll nachfolgend in einigen Ausführungsbeispielen saher erläutert werden« 'The invention will hereafter be explained in some embodiments saher «'

1 zeigt das Blockschaltbild einer Parallel-Meßeinrichtung zur digitalen Bildung des Effektivwertes und/oder arithmetischen Mittelwertes periodischer Signale»1 shows the block diagram of a parallel measuring device for the digital formation of the effective value and / or arithmetic mean value of periodic signals »

Sie Ausgänge von zwei Digital-Analog-Umsetzern^·!; 2.2 sind mit den äußeren Klammen einer aus 21 Widerständen bestehenden Widarstandskette 3 verbunden, deren Symmetriepunkt S auf Bezugspotental liegt« .Outputs from two digital-to-analogue converters ^ · !; 2.2 are connected to the outer ridges of a resistor chain consisting of 21 resistors 3 whose point of symmetry S lies on the reference potential valley.

Die Widerstandskette 3 realisiert an ihren Anzapfungen oberhalb des Synaaetriepunktes S positive Referenzspannungen der StufuiigThe resistor chain 3 realized at their taps above the Synaaetriepunktes S positive reference voltages of Stufuiig

p+> TS_x \Π7Έ TS_x > ©p +> TS _x \ Π7Έ TS _x > ©

= ¥_t i/I/i= ¥ _t i / I / i

und unterhalb des Symmetriepunktes S negative Referenzspannungenand below the symmetry point S negative reference voltages

_P; = u_o i/tTS u_o < ο _P ; = u _o i / tTS u _o < _o

Darin sind mit U^J U₂ die Ausgangs spannungen der beiden Digital-Analog-Umsetzer 2#1; 2#2 bezeichnet·These are U ^ JU _2, the output voltages of the two digital-to-analog converter 2 # 1; 2 # 2 denotes ·

Die Anzapfungen der Widerstandskette 3 sind mit jeweils einem Eingang einer aus Komparator 13» UHD-Glied 14 und Zähler 15 bestehenden Zeitmeßeinheit 4·Ρ bzw« 4·Χ«¥ (X - 1» 2 Y - 1, 2» ·.·, H-1) verbunden, deren jeweils zweite Eingänge untereinander und über ein durch einen Sehalter 11 überbrückbares kapazitives Trennglied 10 mit der Eingangsklemme E verbunden sind*The taps of the resistor chain 3 are each provided with an input of a time measuring unit consisting of comparator 13 »UHD element 14 and counter 15 · 4 or 4 4 · Χ« ((X - 1 »2 Y - 1, 2» · · ·, H-1), whose respective second inputs are connected to each other and to the input terminal E via a capacitive isolator 10 which can be bridged by a Sehalter 11 *

Außerdem ist über ein weiteres kapazitives frennglied 12 eine Impulsausblendeschaltung 8 mit der Eingangsklemme E verbunden· Die Impulsausblendeschaltung 8 erzeugt nach Aktivierung durch den Mikrorechner 9 über den E/A-Baustein 1 einen Torimpuls der Dauer Μ·Τ, der allen UHD-Gliedern 14 der Zeitmeßeinheiten 4 zugeführt ist·In addition, a Impulsausblendeschaltung 8 is connected to the input terminal E via another capacitive frennglied 12 · The pulse blanking circuit 8 generates after activation by the microcomputer 9 via the I / O module 1 a gate pulse of duration Μ · Τ, the all UHD members 14 of Timing units 4 is supplied ·

Der Schalter 11 sei zunächst geschlossen· Die Digital-Analog-Umsetzer 2.1; 2*2 werden vom Mikrorechner 9 über den E/A-Baust ein auf ihre maximalen Ausgangsspannungen ü-t_ma2. > 0 ^ηά ^omax^{< ö} programmiert·The switch 11 is initially closed · The digital-to-analog converter 2.1; 2 * 2 are set by the microcomputer 9 via the I / O stage to their maximum output _voltages . > 0 ^ ηά ^ omax ^<ö programmed ·

Danach werden alle Zähler 7; 15 über das Signal R vom Mikrorechner 9 zurückgesetzt. Anschließend erfolgt durch den Mikrorechner 9 die Startfreigabe der Impulsausblendeschaltung 8.Thereafter, all counters 7; 15 reset via the signal R from the microcomputer 9. Subsequently, by the microcomputer 9, the start release of the pulse blanking circuit 8.

Während der positiven Halbwelle des Eingangssignals werden nun die Inhalte all der Zeitmeßeinheiten 4·1·1 bis 4.1.n geändert, bei denen die am Komparator 13 anliegende^ Eingangsspannung zumindest kurzzeitig die Referenzspannung ^_max · ]/ö71T überschreitet· Gleiches gilt während der negativen Halbwelle für die Inhalte der Zeitmeßeinheiten 4*2·1,bis 4#2*m.During the positive half cycle of the input signal, the contents of all the time measuring units 4 · 1 · 1 to 4.1.n are changed, at which the input voltage applied to the comparator 13 at least briefly exceeds the reference voltage ^ _max · 1 / ö71T · The same applies during the negative Half-wave for the contents of the time measuring units 4 * 2 · 1, up to 4 # 2 * m.

S 9 3 βS 9 3 β

Dtiroh Abfragen der Zählerinhalte stellt der Mikrorechner 9 die Hummer n+1 des ersten nichtbeeinflußten Zählers im positiven Pegelbereich und die Hummer m+1 des ersten nichtbeeinflußten Zahlers im negativen Pegelbereich fest* Anschließend werden die Ausgangs Spannungen der Digital-Analog-Umsetzer 2.1; 2·2 von " Dtiroh queries the counter contents of the microcomputer 9, the lobster n + 1 of the first uninvolved counter in the positive level range and the lobster m + 1 of the first uninvolved counterpart in the negative level range fixed * Then the output voltages of the digital-to-analog converter 2.1; 2 · 2 of "

U₁ auf U₁ U ₁ on U ₁

bzw· von U₂ auf U₂ or from U ₂ to U ₂

umprogrammiert* .reprogrammed *.

Dieser Torgang wird zyklisch wiederholt, bis der positive Spitzenwert U im PegelbereichThis gate cycle is repeated cyclically until the positive peak value U in the level range

und der negative Spitzenwert U_n im Pegelbereich t < \ ^{< p}i-2 ,and the negative peak value U _n in the level range t < \ ^{< p} i-2,

liegt· .lies· .

Anschließend werden die Ausgangsspannungen der Digital-Analog-Umsetzer 2· Ij 2#2 solange geändert j. bis eine Veränderung'am Jeweils niedrigsten Biteingang (XSB) eine Inhaltsänderung der beiden höchstwertigen Zeitmeßeinheiten 4*1* (H-t) und 4·2· (¥-1)Subsequently, the output voltages of the digital-to-analog converter 2 · Ij 2 # 2 are changed as long j. until a change at the lowest bit input (XSB) a change in content of the two most significant time measuring units 4 * 1 * (H-t) and 4 * 2 * (¥ -1)

bewirkt· " · _causes · "_

Hach Erreichen dieses Zustandes werden die Ausgangsspannungen der DAUs 2*1; 2*2 vonAfter reaching this state, the output voltages of the DACs become 2 * 1; 2 * 2 of

U₁ auf U₁ bzw* U₂ auf U₂ U ₁ on U ₁ or * U ₂ on U ₂

paOgrammiert (U J U positiver bzw· negativer Spitzenwert des periodischen Signals)·paOgrammiert (U J U positive or negative peak value of the periodic signal) ·

In der sich nun anschließenden Zeitmeßphase wird die Impulsausblende schal tang 8 erneut gestartet· Während der Torzeit Μ·Τ passieren Taktimpulse der Periodendauer Δ% des Taktgenerators 5 die UUD-Glieder 14 aller Zeitmeßeinrichtungen sowie das UHD-Glied-6 eines PeriodendauerZählers 7·During the subsequent time measuring phase, the pulse blanking is restarted scarf tang 8 · During the gate time Μ · Τ, clock pulses of the period Δ% of the clock generator 5 pass through the UUD elements 14 of all the time measuring devices and the UHD element 6 of a period counter 7 ·

In der darauffolgenden Auswertephase ermittelt der Mikrorechner 9 die Inhalte Z₀Γz|, Z*, ♦♦«, Zj_-1, Z~, Z~, ···»In the subsequent evaluation phase, the microcomputer 9 determines the contents Z ₀ Γz |, Z *, ♦♦ «, Zj _-1 , Z ~, Z ~, ···»

Z^J * der Zähler 15 der Zeitmeßeinheiten 4*0 und 4«Χ·Χ und den Inhalt Z des Periodendauerzählers 7 und bildet daraus den Effektivwert nach folgendem AlgorithmusZ ^ J * the counter 15 of the Zeitmeßeinheiten 4 * 0 and 4 «Χ · Χ and the content Z of the period counter 7 and forms from this the RMS value according to the following algorithm

(EW)'(EW) '

0,50.5

Z-ZZ-Z

n=1n = 1

U-1U-1

⁰ +- ⁰ + -

^Zn W ^Z n W

n=1n = 1

= (EW_p)² += (EW _p ) ² +

Interessiert der Effektivwert der reinen Wechselgröße EWW, so wird der, Gesamtvorgang mit geöffnetem Schalter ti wiederholt♦ Dann erhält man mit den gleichen Verfahrenssehritten die Größe (EWW)²,If the rms value of the pure exchange variable EWW is of interest, then the overall process is repeated with the switch ti open ♦ Then one obtains the size (EWW) ² with the same methodology.

Baraus werden abschließendBaraus will be final

A = (EW)² - (EWW)² (arithm. Mittelwert)A = (EW) ² - (EWW) ² (arithmetic mean)

und EW, EWW durch Radizieren gebildet.and EW, EWW formed by etching.

In einem zweiten Ausführungsbeispiel ist eine besonders vorteilhafte Gestaltung der Impulsausblendeschaltung 8 dargestellt* Fig· 2 zeigt die PrinzipschaltungIn a second embodiment, a particularly advantageous design of the pulse blanking circuit 8 is shown * Fig. 2 shows the circuit principle

Einem Komparator 13* dessen Referenz eingang auf Beaugspotential liegt. wird die vom Gleiehanteil befreite WechselgrSße zugeführt.A comparator 13 * whose reference input is Beaugspotential. the change quantity freed from the slip is supplied.

Sein Ausgang, ist mit dem Takteingang eines D-Flipflops 16 verbunden, dessen Ausgang über das UUD-Glied 6 mit dem Periodendauerzähler 7 verbunden ist.Its output is connected to the clock input of a D flip-flop 16, the output of which is connected to the period duration counter 7 via the UUD element 6.

An den Übertragsausgang des Periodendauerzählers 7 ist ein RS-Flipflop 17 geschaltet, dessen negierter Ausgang mit dem D-Eingang des D-Flipflops 16 verbunden ist♦To the carry output of the period duration counter 7, an RS flip-flop 17 is connected, whose negated output is connected to the D input of the D flip-flop 16 ♦

Solange R = Tief gilt, ist ^ = D= Hoch und Qp = Tief. Wird R =s Hoch, so wird mit der ersten positiven Flanke des Komparatorausgangssignals Q^ a D = Hoch. Damit wird das UUD-Glied β aufgetort und Taktimpulae des Taktgenerators 5 laufen in den Periodendauerzähler 7.As long as R = low, ^ = D = high and Qp = low. If R = s high, then the first positive edge of the comparator output signal Q ^ a D = high. Thus, the UUD element β is aufgetort and clock pulses of the clock generator 5 run in the period duration counter. 7

Ist der max. Zählerinhalt Z_ _ erreicht, so tritt mit dem nächstfolgenden Taktimpuls ein Übergang von Z__ auf 0 ein und am Übertragsausgang erscheint ein Impuls, der das RS-Flipflop setzt. Damit wird D = Tief, so daß mit der nächsten positiven Planke des Komparatorausgangssignals Q^ = Tief und somit das ^MD-Glied 6. gesperrt wird. Der Periodendauerzähler 7 besitzt nun den Inhalt 2^f. Wegen des erfolgten Überlaufs ist für die Rechnung jedochIs the max. Counter content reaches Z_ _, so occurs with the next clock pulse, a transition from Z__ to 0 and at the carry output appears a pulse that sets the RS flip-flop. Thus D = low, so that with the next positive plank of the comparator output signal Q ^ = low and thus the MD-member 6 is locked. The period duration counter 7 now has the content 2 ^f . Because of the overflow is for the bill, however

J zu verwenden« J to use «

Am-Ausgang A kann ein Impuls der Dauer Μ·Τ entnommen werden. Mit der geschilderten Schaltungsanordnung wird eine automatische Anpassung der verfügbaren Zählkapazität Z an die Periodendauer des Eingangssignals bewirkt, so daß eine sonst erforderliche lereichsumsehaltung entfallen kann. Sieht man für die Zähler· 15 der Zeitmeßeinheiten 4.Χ.Ϊ und 4·0 jeweils die Zählkapazitäten 2 · Z vor, so ist ein Überlauf dieser Zähler ausgeschlossen.At the output A, a pulse of duration Μ · Τ can be taken. With the described circuit arrangement, an automatic adjustment of the available counting capacity Z is effected to the period of the input signal, so that an otherwise required lereichsumsehaltung can be omitted. If the counting capacities 2 · Z are provided for the counters 15 of the time measuring units 4.Χ.Ϊ and 4 ·0, an overflow of these counters is excluded.

In einem dritten» nicht dargestellten Ausführungsbeispiel ist die .Schaltungsanordnung des zweiten Ausführungsbeispiels dahin gehend erweitert, daß der Ausgang des Komparators 13 und der Ausgang des D-Flipflops 16 mit den Eingängen eines zweitenIn a third embodiment, not shown, the circuit arrangement of the second embodiment is extended so that the output of the comparator 13 and the output of the D flip-flop 16 are connected to the inputs of a second

ÜUD-Gliedes verbunden sind, dessen Ausgang mit dem Zähleingang eines weiteren sogenannten Periodenzählers verbunden ist·ÜUD member are connected, whose output is connected to the counting input of another so-called period counter ·

Dieser Zähler enthält am Ende des Ausblendvorgangs die Zahl M der Perioden, so daß sich die Periodendauer T aus den Inhalten des Periodendauerzählers 7 und des Periodenzählers wie folgt berechnen läßt:At the end of the blanking process, this counter contains the number M of the periods, so that the period T from the contents of the period duration counter 7 and of the period counter can be calculated as follows:

zl t = Taktperiode des Taktgenerators 5zl t = clock period of the clock generator 5

Mit dieser einfachen Ergänzung kann somit zusätzlich eine genaue Messung der Periodendauer des Eingangssignals erfolgen«With this simple addition, an additional accurate measurement of the period of the input signal can be made «

In einem vierten Ausführungsbeispiel sind für die Zähler 15 der Zeitmeßeinheiten 4.0 und 4·Σ·Υ programmierbare Zähler-/ Zeitgeberbausteine (CTC) verwendet, die bezüglich Interruptauslösung derart zu einer Kaskade geschaltet sind, daß die Prioritäten in der Reihenfolge 4*1. (N-1), 4.1. (E-2), ·.· 4.1.1, 4.2* (H-1), 4·2· (ΪΓ-2), ... 4.2.1 geordnet sind.In a fourth exemplary embodiment, programmable counter / timer modules (CTC) are used for the counters 15 of the time measuring units 4.0 and 4 · Σ ·,, which are connected in a cascade with respect to interrupt triggering such that the priorities are in the order 4 * 1. (N-1), 4.1. (E-2), ·. · 4.1.1, 4.2 * (H-1), 4 · 2 · (ΪΓ-2), ... 4.2.1 are ordered.

Zur sukzessiven Ermittlung der Spitzenwerte U ; TJ_n des Eingangssignals werden alle GTG-Bausteine mit einer 1 geladen und so programmiert, daß ein einziger Zählimpuls jeweils einen Interrupt auslöst.For the successive determination of the peak values U; TJ _{n of} the input signal, all GTG blocks are loaded with a 1 and programmed so that a single count each triggers an interrupt.

In Analogie zum ersten Ausführungsbeispiel senden im vorliegenden Fall all die CTC-Bausteine ein Interruptgesuch aus, bei denen die am Komparator anliegende Eingangsspannung kurzzeitig den Referenzpegel sehneidet.In analogy to the first exemplary embodiment, in the present case, all the CTC modules send out an interrupt request in which the input voltage applied to the comparator briefly short-circuits the reference level.

Zögert man die Abarbeitung- der Gesuche bis an das Ende einer Periode T hinaus, so beginnt die Abarbeitung mit dem Gesuch der höchsten Priorität, Damit liegt die Zahl η fest und der positive Spitzenwert liegt zwischen den PegelnIf the processing of the requests is delayed until the end of a period T, processing begins with the request of the highest priority. Thus, the number η is fixed and the positive peak lies between the levels

Alle weiteren Gesuche im positiven Pegelbereich werden nun ignoriert, d«h· durch den Befehl "Rückkehr vom Interrupt" (RETI) beantwortet·All further requests in the positive level range are now ignored, ie they are answered by the command "Return from Interrupt" (RETI).

Dann legt das höchstpriorisxerte Interruptgesuch im negativen Pegelbereich die Zahl m fest und der negative Spitzenwert liegt zwischen den PegelnThen the highest priority interrupt request sets the number m in the negative level range and the negative peak value is between the levels

Alle weiteren @esuche werden wie oben angeführt beantwortet*All other @esuche will be answered as mentioned above *

Anschließend werden die Ausgangs spannungen der DAU 2·1; 2· wie im ersten Ausführungsbeispiel geändert und der Vorgang beginnt von vorn·Subsequently, the output voltages of the DAU 2 · 1; 2 · as changed in the first embodiment and the process starts from the beginning ·

Claims (4)

Erfindungsans-pruchInvention Sans-Pruch 1· Anordnung zur digitalen Bildung des quadratischen und/ oder arithmetischen Mittelwertes periodischer Signalfunktionen beliebiger Kurvenform, auch mit Gleichanteil, bestehend aus einem mit einem Mikrorechner verbundenen Ein-/Ausgabebaustein, zwei über den Ein-/Ausgabebaustein programmierbaren Digital-Analog-Umsetzern, einem Taktgenerator, einer Impulsausblendeschaltung, mehreren Komparatoren, UHD-Gliedern und Zählern, wobei jeweils ein Komparator, ein UHD-Glied und ein Zähler zu einer Zeitmeßeinheit verbunden ist und 2N-1 Zeitmeßeinheiten parallel betrieben sind, indem H-I invertierende und Έ nichtinvertierende Eingänge miteinander und der Eingangsklemme, die verbliebenen Eingänge mit den 2N-1 Abgriffen einer Widerstandskette und alle Zählerausgänge mit dem Mikrorechner-Bus verbunden sind,gekennzeichnet dadurch, daß die beiden Eingänge der die Referenzpegel ρ = 0, ρ* a U₁ /n/H, p~ = U₂ |/n/N liefernden Widerstandskette (3) mit den Ausgängen von zwei-Digital-Analog-Umsetzer (2#t; 2·2) verbunden sind, der Eingang der Impulsausblende schaltung (8) über ein kapazitives Trennglied (12) mit der Eingangs klemme (E) und der Ausgang über ein UND-Glied (6) mit einem Periodendauerzähler (7) sowie jeweils einem Eingang der USB-Glieder (14) aller Zeitmeßeinheiten (4) verbunden ist und die verbleibenden Eingänge aller UND-Glieder (14; 6) wie bereits vorgeschlagen mit dem-Taktgenerator (5) verbunden sind·1 · Arrangement for the digital formation of the quadratic and / or arithmetic average of periodic signal functions of any waveform, also with DC component, consisting of a connected to a microcomputer input / output device, two programmable via the input / output module digital-to-analog converters, a clock generator , a pulse blanking circuit, a plurality of comparators, UHD gates and counters, each having a comparator, a UHD gate and a counter connected to a timing unit and 2N-1 time measuring units operated in parallel by HI inverting and non-inverting inputs to each other and the input terminal , the remaining inputs are connected to the 2N-1 taps of a resistor string and all counter outputs are connected to the microcomputer bus, characterized in that the two inputs of the reference levels ρ = 0, ρ * a U ₁ / n / H, p ~ = U ₂ | / n / N supplying resistive chain (3) with the outputs of two-digital-analog-Um the input of the pulse blanking circuit (8) via a capacitive isolator (12) to the input terminal (E) and the output via an AND gate (6) with a period duration counter (2 # 2). 7) and each one input of the USB members (14) of all Zeitmeßeinheiten (4) is connected and the remaining inputs of all AND gates (14; 6) as already proposed with the clock generator (5) are connected · 2. Anordnung nach Pkt· 1 mit einer' aus einem Komparator und einem D-Flipflop bestehenden Impulsausblende schaltung, die mit dem UND-Glied und dem Periodendauerzähler eine funktioneile Einheit bildet, gekennzeichnet dadurch, daß der Übertragsausgang des Periodendauerzählers (7) mit dem Setzeingang eines RS-Flipflops (17) und der negierte Ausgang desselben mit dem D-Eingang des D-Flipflops (16) verbunden ist, dessen Takteingang durch den Ausgang des Komparators (13) gespeist ist und das zentrale Rücksetzsignal (R) an die Rückset ζ eingänge von D-Plipflop (16), RS-Flipflop (17) und Periodendauer(7) geführt-ist. -2. Arrangement according to Pkt · 1 with a 'consisting of a comparator and a D flip-flop pulse blanking circuit, which forms a functional unit with the AND gate and the period counter, characterized in that the carry output of the period duration counter (7) with the set input an RS flip-flop (17) and the negated output thereof is connected to the D input of the D flip-flop (16) whose clock input is fed by the output of the comparator (13) and the central reset signal (R) to the reset ζ inputs of D-Plipflop (16), RS flip-flop (17) and period duration (7) is guided. - 3· Anordnung nach Pkt. 1 und 2, gekennzeichnet dadurch, daß der Ausgang des !Comparators (13) und der Ausgang des D-Plipflops (16) mit den Eingängen eines weiteren UITD-Gliedes verbunden sind, dessen Ausgang mit dem Singang eines die Periodenanzahl η zählenden Periodenzählers verbunden ist·Arrangement according to items 1 and 2, characterized in that the output of the comparator (13) and the output of the D-flip-flop (16) are connected to the inputs of a further UITD-member whose output is connected to the input of a Period number η counting period counter is connected · 4· Anordnung nach Punkt 1 bis 3, gekennzeichnet dadurch, daß für die Zähler (15) der Zeitmeßeinheiten (4) programmierbare Zähler-/2eitgeber-Baustein (GTG) verwendet sind, die bezuglich InterruptauslSsung derart zu einer Interrupt-Kaskade verbunden sind, daß zwei Prioritätsgruppen mit in Richtung Symmetriepunkt (S) fallender Priorität entstehen und diese beiden Prioritätsgruppen aneinandergereiht sind.4 · Arrangement according to item 1 to 3, characterized in that for the counters (15) of the Zeitmeßeinheiten (4) programmable Zähler- / 2eitgeber block (GTG) are used, which are connected to Interruptauslung so in an interrupt cascade, that two priority groups with priority falling in the direction of symmetry point (S) and these two priority groups are lined up. iinu_JL.Seiien Zeichnungiinu_JL.Seiien drawing