DD153301A1 - PULSE-LEAF-CONTROLLED GATE CONTROL TO AVOID DAMAGING INFLUENCE OF THE SWITCHING SIGNAL - Google Patents

Abstract

Die Erfindung betrifft eine impulsflankengesteuerte Torschaltung zur Vermeidung stoerender Einfluesse des Schaltsignales und faellt in das Gebiet der digitalen Schaltungstechnik. Das Ziel der Erfindung besteht darin, aufbauend auf der bekannten AND-Schaltung, eine erweiterte Torschaltung zu schaffen, bei der durch ein Schaltsignal das eigentliche Eingangssignal beliebig oft unterbrochen und wieder weitergeleitet werden kann, ohne dass stoerende Low-High-Signalflanken im Ausgangssignal durch das Schaltsignal und Fehlschaltungen in einer nachfolgenden Geraetekette entstehen. Einer AND-Schaltung werden das zu schaltende Eingangssignal und das Schaltsignal zugefuehrt. Das Wesen der Erfindung besteht darin, dass ein weiterer Eingang der AND-Schaltung mit dem Ausgang einer impulsflankengesteuerten Flip-Flop-Schaltung verbunden ist, derem impulsflankengesteuerten Setzeingang das Eingangssignal und derem impulsflankengesteuerten Ruecksetzeingang das Schaltsignal zugefuehrt wird. Der Ausgang der AND-Schaltung stellt gleichzeitig den Ausgang der Torschaltung dar. Ein bevorzugtes Anwendungsgebiet stellen Steuerschaltungen nach Standard-Interface SI 1.2 dar.The invention relates to a pulse-edge-controlled gate circuit for avoiding interfering influences of the switching signal and falls in the field of digital circuit technology. The object of the invention is to provide, based on the known AND circuit to provide an extended gate, in which the actual input signal can be interrupted as often as desired by a switching signal and forwarded again, without disturbing low-high signal edges in the output signal through the Switching signal and faulty circuits in a subsequent Geraetekette arise. An AND circuit is supplied with the input signal to be switched and the switching signal. The essence of the invention is that a further input of the AND circuit is connected to the output of a pulse-edge-triggered flip-flop circuit, the pulse edge-controlled set input the input signal and the pulse edge-controlled reset input the switching signal is fed. The output of the AND circuit simultaneously represents the output of the gate circuit. A preferred field of application are control circuits according to standard interface SI 1.2.

Description

224038224038

Titel der ErfindungTitle of the invention

Irapulsflankengesteuerte Torschaltung zur Vermeidung störender Einflüsse des SchaltsignalesIrapulsflankengesteuerte gate circuit to avoid disturbing influences of the switching signal

Anwendungsgebiet der ErfindungField of application of the invention

Die Erfindung betrifft das Gebiet der digitalen SchaltungstechnikeThe invention relates to the field of digital circuit technology

Im Rahmen der digitalen Schaltungstechnik besitzen Torschaltungen eine große Bedeutung* Ein Anwendungsgebiet der Erfindung stellen Steuerschaltungen bei Kettenverkehr von Punktionseinheiten nach Standard-Interface SI 1·2 dar« Fügt man eine impulsflankengesteuerte Torschaltung in den Steuersignalweg ein, so läßt sich bei Bedarf der automatische Betrieb der Geräte anhalten und wieder fortsetzen« Wichtig ist dabei, daß durch Anhalten und Portsetzen zu beliebigen Zeitpunkten keine den Steuerablauf störenden, also unzulässige Pegelübergänge entstehen, die vom Schaltsignal herrühren β Dabei wird hier der Low-High-Übergang des zu schaltenden Signales als aktiv angesehen· Die Umkehrung, wie bei Standard-Interface SI 1.2 erforderlich, ist durch Signalinvertierungen leicht erreichbar.In the context of digital circuit technology gate circuits have a great importance * A field of application of the invention are control circuits in chain traffic of puncture units according to standard interface SI 1 · 2 "Inserting a pulse-edge-triggered gate in the control signal, so it can be, if necessary, the automatic operation of Stopping and resuming devices «It is important that stopping and port networks at any time do not interfere with the control flow, thus causing inadmissible level transitions resulting from the switching signal. In this case, the low-high transition of the signal to be switched is considered active. The inversion, as required with standard interface SI 1.2, is easily achievable through signal inversions.

Charakteristik der bekannten technischen Lösungen Ch arakteristik the known technical solutions

Herkömmliche mechanische Schalter kommen zur Steuersignalunterbrechung nicht in Betracht, da unzulässige Pegelübergänge und Kontaktprellerscheinungen beim Schalten auftreten können.Conventional mechanical switches are not considered for control signal interruption, since impermissible level transitions and contact bounce may occur during switching.

2 2403 82 2403 8

Eine weitere Möglichkeit zum Schalten binärer Signale ergibt sich bei Verwendung des klassischen MD-Tores« Führt man einem Eingang der AED-Schaltung das zu schaltende Signal und einem weiteren Eingang das eigentliche Schaltsignal zu, so erzielt man prinzipiell die gewünschte Beeinflussung«, Der Ausgang der AliD-Schaltung soll zu der nachfolgenden Kette von Punktionseinheiten führen* Den Mangel bei Verwendung einer derartigen Anordnung erkennt man daran, daß beim Einschalten durch das Schaltsignal im Ausgangssignal ein unzulässiger Low-High-Über- ' gang auftritt, sofern sich das zu schaltende Signal noch auf dem High»Pegel befindet_} bei dem zuvor ausgeschaltet wurde« Dieser Low-High-Übergang des Ausgangssignales bewirkt eine Fehlsteuerung der dem Tor nachfolgenden Gerätekette·Another possibility for switching binary signals results when using the classical MD gate "If one leads the signal to be switched to one input of the AED circuit and the actual switching signal to another input, then in principle the desired influencing is achieved ALID circuit will lead to the following chain of puncture units * the deficiency in using such an arrangement can be recognized that an illegal low-high over- 'occurs transition when switching by the switching signal in the output signal if the signal to be switched yet is on the high _"level} in the above-off was" This low to high transition of the output signal causes a dysregulation of the gate following daisy chain ·

Ziel, der ErfindungAim of the invention

Ziel der Erfindung ist es, auf der Grundlage der bekannten AND»Schaltung eine Schaltungsanordnung für eine Torschaltung anzugeben, bei der durch ein Schaltsignal der automatisch gesteuerte Meßzyklus in der nachfolgenden Gerätekette beliebig oft unterbrochen und wieder fortgesetzt werden kann, ohne daß FehlSteuerungen der Gerätekette durch unerwünschte Low-High-Übergänge vom Schaltsignal her auftreten«The aim of the invention is to provide, based on the known AND circuit, a circuit arrangement for a gate circuit in which can be interrupted as often as desired by a switching signal automatically controlled measuring cycle in the subsequent device chain and resumed without Fehlsteerungen the device chain by unwanted Low-high transitions occur from the switching signal «

Darlegung des Wesens,,,der ErfindungPresentation of the essence ,,, the invention

Die Erfindung löst die Aufgabe, eine Schaltungsanordnung für eine Torschaltung auf der Basis einer AND-Schaltung anzugeben. Dabei darf die Torschaltung bei ein-oder mehrmaligem Aus- und Einschalten durch das Schaltsignal, d»h_e High-Low- und Low-High-Über gänge, keine Low-High-Übergänge im Ausgangssignal aufweisen, die vom Schaltsignal herrühren* Diese Forderung muß auch dann gewährleistet sein, wenn sich das zu schaltende Signal beim Aus- und wieder Einschalten gerade auf High-Pegel befinden sollte©The invention solves the problem of providing a circuit arrangement for a gate circuit on the basis of an AND circuit. Whereby the maximum gate at once or several times off and on by the switching signal, d "h _e high-low and low-high About gears, do not have low-high transitions in the output signal resulting from the switching signal * This requirement must also be ensured if the signal to be switched should be just at high level during switching on and off ©

- 3- .224038- 3-224038

Die Merkmale der Erfindung bestehen darin, daß einem Eingang einer AND-Schaltung das Schaltsignal und einem zweiten Eingang das zu schaltende Signal zugeführt wird, während ein dritter Eingang erfindungsgemäß mit dem Ausgang einer impulsflankengesteuerten Flip-Flop-Schaltung verbunden ist. Außerdem führt der Signaleingang der Torschaltung zum Low-High-wirkenden Setzeingang und der Schal-tsignaleingang der Torschaltung zum High-Low-wirkenden Rücksetzeingang der Flip-Flop-Schaltung· Der Ausgang der AHD-Schaltung bildet den Ausgang der impulsflankengesteuerten Torschaltung.The features of the invention are that one input of an AND circuit, the switching signal and a second input is supplied to the signal to be switched, while a third input according to the invention is connected to the output of a pulse edge-triggered flip-flop circuit. In addition, the signal input of the gate circuit leads to the low-high-acting set input and the switching signal input of the gate circuit to the high-low-acting reset input of the flip-flop circuit. The output of the AHD circuit forms the output of the pulse-edge-triggered gate circuit.

Die Torschaltung ist geöffnet, wenn das Schaltsignal und der Ausgang der impulsflankengesteuerten Flip-Flop-Schaltung auf High-Pegel liegen. Zur Sperrung des Tores genügt es, wenn eines dieser beiden Signale Low-Pegel aufweist. Die impulsflankengesteuerte Flip-Flop-Schaltung wird durch den Low-High-Übergang des zu schaltenden Signales gesetzt und durch den High~Low-Übergang des Schaltsignales rückgesetzt« Beim Ausschalten, doh« High-Low-Übergang des Schaltsignales, erfolgt Rücksetzung der impulsflankengesteuerten Flip-Flop-Schaltung und damit Sperrung des Tores. Beim (bzw. nach dem) Einschalten durch einen Low-High-Übergang des Schaltsignales entsteht am Ausgang der Torschaltung ein Low-High-Übergang, wenn vor dem (bzw. nach dem) Einschalten ein Low-High-Übergang des zu schaltenden Signales erfolgte (bzw. erfolgt)· Insgesamt erscheinen im Ausgangssignal der impulsflankengesteuerten Torschaltung nur Low-High-Übergänge, die vom zu schaltenden Signal, nicht aber vom Schaltsignal herrühren, obwohl sie im Moment des Einschaltens auftreten können. Ein weiteres Merkmal der Erfindung besteht darin, daß anstelle der impulsflankengesteuerten Flip-Flop-Schaltung zwei EAND-Schaltungen benutzt werden, die in bekannter Weise zu einem Flip-Flop zusammengesehaltet sind. Das Schaltsignal wird mittels eines Inverters negiert, in einem Differenzierglied differenziert, nochmals negiert und danach dem Rücksetzeingang des Flip-Flops zugeführt. Aus dem zu schaltenden Signal v/erden mittels eines weiteren Differenziergliedes und eines weiteren Inverters Impulse gewonnen, die dem Setzeingang des Flip-Flops zugeführt werden. Der Ausgang des Flip-Flops ist mit einemThe gate circuit is open when the switching signal and the output of the pulse-edge-triggered flip-flop circuit are at high level. To block the gate, it is sufficient if one of these two signals has low level. The pulse-edge-controlled flip-flop circuit is set by the low-high transition of the signal to be switched and reset by the high ~ low transition of the switching signal «When you turn off, doh« high-low transition of the switching signal, resetting the pulse edge-controlled flip -Flop circuit and thus blocking the gate. When (or after) switching on by means of a low-high transition of the switching signal, a low-high transition occurs at the output of the gate circuit, if before (or after) switching on a low-high transition of the signal to be switched took place (or takes place) · Overall, appear in the output signal of the pulse-edge-triggered gate circuit only low-high transitions, which originate from the signal to be switched, but not from the switching signal, although they can occur at the moment of switching. Another feature of the invention is that instead of the pulse edge-triggered flip-flop circuit, two EAND circuits are used, which are held together in a known manner to a flip-flop. The switching signal is negated by an inverter, differentiated in a differentiator, again negated and then fed to the reset input of the flip-flop. From the signal to be switched v / earth obtained by means of another differentiator and another inverter pulses, which are fed to the set input of the flip-flop. The output of the flip-flop is with a

Eingang der AND»Schaltung verbunden* Ein zweiter Eingang der MD-Schaltung führt wiederumg zum Signaleingang und ein dritter Eingang der MD-Schaltung zum Schaltsignaleingang der erfindungsgemäßen impulsflankengesteuerten Torschaltung,» Ein weiteres Merkmal der Erfindung besteht darin, die aus zwei einzelnen NMD-Schaltungen realisierte Flip-Flop-Stufe durch ein bekanntes D-Flip-Flop zu ersetzen« Durch den dynamischen Charakter seines Clock-Einganges kann dieser direkt mit dem Signaleingang verbunden werden, und die Zwischenschaltung eines zusätzlichen Differenziergliedes und eines Inverters erübrigt sich« Der Dateneingang des D-Flip-Flops wird mit der Betriebsspannung verbunden· Dem Rücksetzeingang des D-Flip-Flops wird über einen Inverter und ein nachgeschaltetes Differenzierglied ein aus dem Schaltsignal abgeleiteter Schaltimpuls zugeführt« Eine nochmalige legierung dieses Schaltimpulses, wie sie bei der diskret aufgebauten Flip-Flop-Schaltung erforderlich ist, entfällt«Input of the AND circuit connected * A second input of the MD circuit again leads to the signal input and a third input of the MD circuit to the switching signal input of the pulse edge triggered gate according to the invention, "Another feature of the invention is that realized from two separate NMD circuits Replacing the flip-flop stage with a well-known D-type flip-flop "The dynamic nature of its clock input allows it to be directly connected to the signal input, eliminating the need for an additional differentiator and an inverter." The data input of the D- Flip-flops is connected to the operating voltage · The reset input of the D flip-flops is fed via an inverter and a downstream differentiating a derived from the switching signal switching pulse «A repeated alloying of this switching pulse, as in the discretely constructed flip-flop circuit is required, not applicable

Die Erfindung soll nachstehend an einem Ausführungsbeispiel näher erläutert werden.The invention will be explained in more detail below using an exemplary embodiment.

In der zugehörigen Zeichnung zeigt:In the accompanying drawing shows:

Figur 1 die Grundform der impulsflankengesteuerten Torschaltung zur Vermeidung störender Einflüsse des Schaltsignales,FIG. 1 shows the basic form of the pulse-edge-controlled gate circuit for avoiding interfering influences of the switching signal.

Figur 2 eine praktische Realisierung der impulsflankengesteuerten Torschaltung in TTL-oder CIvIOS-Technik undFigure 2 is a practical implementation of the pulse edge-triggered gate in TTL or CIvIOS technology and

Figur 3 eine vorteilhafte Realisierung der impulsflankengesteuerten Torschaltung in CIvIOS-Technik unter Verwendung eines handelsüblichen D-Flip-Flops«FIG. 3 shows an advantageous implementation of the pulse-edge-triggered gate circuit in CIvIOS technology using a commercially available D flip-flop.

- 5 - 2 2 4 0 3 8- 5 - 2 2 4 0 3 8

In der Figur 1 wird dem Signaleingang 2 das Eingangssignal B und dem Schaltsignaleingang 3 das Schaltsignal A zugeführt. Sowohl das Eingangssignal B als auch das Schaltsignal A gelangen zu je einem Eingang der AHD-Schaltung 5. Außerdem besteht noch eine Verbindung vom Signaleingang 2 zu dem Low-High-wirkenden Setzeingang S₁ und eine v/eitere Verbindung vom Schaltsignaleingang 3 zu dem High-Low-wirkenden Rücksetzeingang R-einer impulsflankengesteuerten Flip-Flop-Schaltung TE... Der Ausgang der impulsflankengesteuerten Flip-Flop-Schaltung Q führt zu einem dritten Eingang der AUD-Schaltung 5. Ihr Ausgang führt zum Signalausgang 4· Dabei stellt das Ausgangssignal F das durch das Schaltsignal A beeinflußte Eingangssignal B dar.In the figure 1 the signal input 2, the input signal B and the switching signal input 3, the switching signal A is supplied. Both the input signal B and the switching signal A reach each one input of the AHD circuit 5. In addition, there is still a connection from the signal input 2 to the low-high-acting set input S ₁ and a v / eitere connection from the switching signal input 3 to the high - Low-acting reset input R-a pulse edge-triggered flip-flop circuit TE ... The output of the pulse-edge-triggered flip-flop Q leads to a third input of the AUD circuit 5. Its output leads to the signal output 4 · This provides the output signal F is the input signal B influenced by the switching signal A.

Eine praktische Realisierung der im Figur 1 dargestellten Grundform der impulsflankengesteuerten Torschaltung in TTL- oder 'CIvIOS-Technik gibt Figur 2 wieder. Auen hier besteht wieder je eine Direktverbindung zwischen dem Signaleingang 2 und dem Schaltsignaleingang 3 einerseits und zwei Eingängen der AND-Schaltung 5 andererseits. Der dritte Eingang dieser Schaltung ist mit dem Ausgang Q von zwei zu einer Flip-Flop-Stufe zusammengeschalteten NAHD-Schaltungen 6¹ und 6" verbunden. Über ein Differenzierglied 7^! und einen Inverter 1* wird das Eingangssignal B an den freien Eingang der UAHD-Schaltung 6¹ geführt. Das Schaltsignal A gelangt über den Inverter 1" auf das Differenzierglied 7" und von dort über einen weiteren Inverter 1"^f an den freien Eingang der NAND-Schaltung 6". Parallel zu den Widerständen der Differenzierglieder 7' und 7" kann zum Schutz der Schaltkreise je eine Diode angeordnet sein.A practical realization of the basic form of the pulse-edge-controlled gate circuit in TTL or 'CIvIOS technology shown in FIG. 1 is shown in FIG. Outside here there is again a direct connection between the signal input 2 and the switching signal input 3 on the one hand and two inputs of the AND circuit 5 on the other. The third input of this circuit is commonly connected to the output Q of two to a flip-flop stage NAHD circuits connected 6 ¹ and 6 ". Via a differentiating circuit ^7!, And an inverter 1 *, the input signal B to the free input of the UAHD circuit 6 ¹ performed. the switching signal a passes through the inverter 1 "to the differentiator 7" and from there via a further inverter 1 ^"f at the free input of the NAND circuit 6". in parallel to the resistances of the differentiating members 7 'and 7 "can be arranged to protect the circuits each have a diode.

Figur 3 stellt eine vorteilhafte und ökonomische Realisierung einer impulsflankengesteuerten Torschaltung in CMOS-Technik dar. Durch Verwendung eines handelsüblichen D-Flip-Flops TE₂ ergeben sich erhebliche Einsparungen an Bauelementen im Vergleich zu der in Figur 2 wiedergegebenen Schaltungsanordnung» Der. dynamisch v/irksame Clockeingang C des D-Flip-FlopsFIG. 3 shows an advantageous and economical realization of a pulsed-edge-triggered gate circuit in CMOS technology. By using a commercially available D-type flip-flop TE ₂ , considerable savings in components are achieved in comparison to the circuit arrangement shown in FIG. dynamic / effective clock input C of the D flip-flop

- β - 2 2 4 0 0b- β - 2 2 4 0b

gestattet eine Zuführung des unveränderten Eingangssignales B* Man erkennt die Einsparung eines Inverters, so daß die Verbindung vom Schaltsignaleingang 3 zum Rücksetzeingang R₂ nur noch über den Inverter 1" und das Differenzierglied 7" führte Der Dateneingang D des D»Flip~Flops TE₂ v/ird mit der positiven Betriebsspannung U verbunden· Wird die impulsflankengesteuerteallows the supply of the unchanged input signal B * One recognizes the saving of an inverter, so that the connection from the switching signal input 3 to the reset input R ₂ only via the inverter 1 "and the differentiator 7" led the data input D of D flip flop TE ₂ v / ird is connected to the positive operating voltage U · is the pulse edge controlled

Torschaltung nach Figur 3 mit handelsüblichen Schaltkreisen in TTL-Technik ausgeführt, so ist zwischen das Differenzierglied 7" und den Rücksetzeingang R₂ des D-Flip-Flops TE₂ ein Inverter einzufügen»Gate circuit according to Figure 3 with commercially available circuits in TTL technology executed, so is between the differentiator 7 "and the reset input R _{2 of} the D flip-flop TE ₂ insert an inverter»

Claims (3)

224 Erf in dun gs an s pru ch224 T o ou ssu re pr ou s 1· Impulsflankengesteuerte Torschaltung zur Vermeidung störender Einflüsse des Schaltsignales, bestehend aus einer impulsflankengesteuerten Flip-Flop-Schaltung, die einen Setz- und einen Rücksetzeingang sowie einen Ausgang besitzt und' einer AND-Schaltung, die mit dem Signaleingang, dem das Eingangssignal zugeführt wird und dem Schaltsignaleingang, dem das mit einem High-Low-Übergang beginnende Schaltsignal zugeführt wird, in Verbindung steht, wobei der Ausgang der AND-Schaltung den Ausgang der Torschaltung bildet, gekennzeichnet dadurch, daß der Schaltsignaleingang (3) mit dem High-Low-wirkenden Rücksetzeingang (R.) der impulsflankengesteuerten Flip-Flop-Schaltung (TE₁) und der Signaleingang (2) mit dem Low-High-wirkenden Setzeingang (S₁) der impulsflankengesteuerten Flip-Flop-Schaltung (TE..) in Verbindung steht und daß der Ausgang der impulsflankengesteuerten Flip-Flop-Schaltung (Q) mit einem dritten Eingang der AKTD-Schaltung (5) verbunden ist·1 · pulse edge-controlled gate circuit to avoid disturbing influences of the switching signal, consisting of a pulse-edge-triggered flip-flop circuit having a set and a reset input and an output and 'an AND circuit which is supplied to the signal input to which the input signal the switching signal input, which is supplied to the starting with a high-low transition switching signal is in communication, wherein the output of the AND circuit forms the output of the gate, characterized in that the switching signal input (3) with the high-low-acting Reset input (R.) of the pulse-edge-triggered flip-flop circuit (TE ₁ ) and the signal input (2) with the low-high-acting set input (S ₁ ) of the pulse edge-triggered flip-flop circuit (TE ..) is in communication and in that the output of the pulse-edge-controlled flip-flop circuit (Q) is connected to a third input of the AKTD circuit (5) 2· Impulsflankengesteuerte Torschaltung nach Punkt 1, gekennzeichnet dadurch, daß die irapulsfIankengesteuerte Flip-Flop-Schaltung (TE ) realisiert wird durch zwei IAND-Schaltungen (6¹; 6")» durch zwei Differenzierglieder (7'; 7") und durch drei Inverter (1«; 1"; 1"«), daß die NAND-Schaltungen (6¹; 6") eine an sich bekannte Flip-Flop-Schaltung bilden, wobei der Ausgang der NAND-Schaltung (6^f) den Ausgang der impulsflankengesteuerten Flip-Flop-Schaltung (Q) bildet, der mit einem Eingang der AND-Schaltung (5) verbunden ist, daß der Signaleingang (2) mit dem Eingang des Differenziergliedes (7') verbunden ist, dessen Ausgang zum Inverter (1^!) führt und dessen Ausgang seinerseits zum freien Eingang der NAND-Schaltung (6^!) führt und daß der Schaltsignaleingang (3) mit dem Eingang des Inverters (1^tf) verbunden ist, dessen Ausgang zum Eingang des Differenziergliedes (7") führt,2. Pulse-edge-controlled gate circuit according to item 1, characterized in that the flip flop circuit (TE) controlled by an IAP is realized by two IAND circuits (6 ¹ , 6 ") by two differentiating circuits (7 ', 7") and by three Inverter (1 ", 1", 1 "") that the NAND circuits (6 ¹ ; 6 ") form a known flip-flop circuit, wherein the output of the NAND circuit (6 ^f ) the output of pulse-edge-controlled flip-flop circuit (Q), which is connected to an input of the AND circuit (5), that the signal input (2) to the input of the differentiating element (7 ') is connected, whose output to the inverter (1 ^! ) and whose output in turn leads to the free input of the NAND circuit (6 ^! ) and that the switching signal input (3) is connected to the input of the inverter (1 ^tf ) whose output leads to the input of the differentiating element (7 "), „ Ä <£» ¹^ W *"* w"Ä <£» ¹ ^ W * "* w wobei dessen Ausgang zum Eingang des Inverters (1^lfl) führt und dessen Ausgang schließlich mit dem freien Eingang der »Schaltung (6^H) verbunden ist·the output of which leads to the input of the inverter (1 ^lfl ) and whose output is finally connected to the free input of the circuit (6 ^H ) 3* Impulsflankengesteuerte Torschaltung nach Punkt 1, gekennzeichnet dadurch, daß die impulsflankengesteuerte Flip-Flop-Schaltung (TE ) realisiert wird durch ein D»Flip»Flop (TE₂), ein Differenzierglied (7") und einen Inverter (1^I!)» daß der Signaleingang (2) mit dem Clockeingang (C) des D^Flip-Flops (TEp) verbunden ist, daß der Schaltsignaleingang (3) mit dem Eingang des Inverters (1") verbunden ist, dessen Ausgang zum Eingang des Differenziergliedes (7") führt und dessen Ausgang mit dem Rücksetzeingang (R₂) des D-Flip-Flops (TE ) in Verbindung steht, daß der Dateneingang (D) des D»Flip-Flops (TE ) mit der Betriebsspannung (U ) und der Ausgang des D-Flip~Flops (TE₂) mit einem dritten Eingang der AND-Schaltung (5) verbunden ist«3 * pulse edge-controlled gate circuit according to item 1, characterized in that the pulse-edge-controlled flip-flop circuit (TE) is realized by a D »flip flop (TE ₂ ), a differentiator (7") and an inverter (1 ^I! ) »That the signal input (2) to the clock input (C) of the D ^ flip-flop (TEp) is connected, that the switching signal input (3) to the input of the inverter (1") is connected, whose output to the input of the differentiating element ( 7 ") and whose output is connected to the reset input (R ₂ ) of the D flip-flop (TE), that the data input (D) of the D flip-flop (TE) with the operating voltage (U) and the Output of the D flip flop (TE ₂ ) is connected to a third input of the AND circuit (5) « Hierzu.... «LSeiten ZeichnungenFor this .... "LSeit drawings