CS276197B6

CS276197B6 - Circuitry of safe logic circuit

Info

Publication number: CS276197B6
Application number: CS904370A
Authority: CS
Inventors: Karol Ing Rastocny
Original assignee: Vysoka Skola Dopravy Spojov
Priority date: 1990-09-10
Filing date: 1990-09-10
Publication date: 1992-04-15
Also published as: CS437090A3

Abstract

Bezpečný logický obvod realizuje funk ciu logického súčinu alebo súčtu v závislos ti od zapojenia bloku napafových deličov (2), ktorý tvoří základ zapojenia. Prvý vstup (21) bloku napafových deličov (2) je přepojený s prvým výstupem (11) generátora (1), ktoré ho druhý výstup je přepojený s druhým výstu- pom (25) bloku napafových deličov (2) a s třetím výstupom (33) výstupného obvodu (3), čo zároveň tvoří spoločnú vstupno-výstupnú svorku (46) zapojenia. Vstup (12) generátora (1) a druhý vstup (32) výstupného obvodu (3) sú navzájom přepojené a tvoria tretiu vstup- nú svorku (43) zapojenia. Prvý výstup (24) bloku napafových deličov (2) je přepojený s prvým vstupom (31) výstupného obvodu (3). Druhý a třetí vstup (22, 23) bloku napátových deličov (2) tvoří prvú a druhé vstupnú svorku (41, 42) zapojenia. Prvý a druhý výstup (34, 35ď_výstupného obvodu (3) tvoří prvú a druhu výstupná ESřorku (44, 45) zapojenia.secure logic circuit implements funk CIU logical the product of or sum in Addiction you from involvement block of the voltage dividers (2), which forms basis involvement. The first one entry (21) block of the voltage dividers (2) is a is switched with first output (11) generator (1), which ones him Types output is a is switched with second readouts pom (25) block of the voltage dividers (2) and with third output (33) output circuit (3), what at the same forms common input-output terminal (46) involvement. entry (12) generator (1) and Types entry (32) output circuit (3) They are each other line transferred and make up third input- eh terminal (43) involvement. The first one output (24) block of the voltage dividers (2) is a is switched with first entry (31) output circuit (3). Types and third entry (22, 23) block voltage dividers (2) forms first and other input terminal (41, 42) involvement. The first one and Types output (34, 35ď_výstupného circuit (3) forms first and kind output ESřorku (44, 45) wiring.

Description

Vynález sa týká problematiky špeciálnych logických obvodov. Rieši zapojenie bezpečného súčinového a súčtového logického obvodu, ktoré vyhovuje požiadavkám zabezpečovacej techniky v železničnej dopravě.The invention relates to the problem of special logic circuits. It solves the connection of a safe product and sum logic circuit, which meets the requirements of security technology in railway transport.

V železničnej zabezpečovacej technike často vyžadujeme, aby u obvodov realizujúcich logickú funkciu nedošlo při vzniku uvažovanej poruchy k zmene logickej funkcie resp. vyžadujeme, aby sa každá uvažovaná porucha prejavila vopred definovaným spůsobom, ktorý vedie k bezpečnému stavu zariadenia. Pře realizáciu takýchto obvodov zviazaných logickou funkciou sa v súčastnosti najčastejšie používají! špeciálne konstruované elektromechanické relé, feritotranzistorové členy, bezpečné logické obvody s optoelektronickými prvkami, připadne elektronické obvody so špeciálnou funkčnou kontrolou. Špeciálne elektromechanické relé pre zabezpečovaciu techniku majú oproti elektronickým bezkontaktným prvkom menšiu dobu životnosti, sú priestorovo, materiálovo a energeticky náročné. Feritotranzistorové členy nie sú jednoducho zlučitelné s modernými elektronickými obvodmi. Bezpečné logické členy s optoelektronickými prvkami sú príkonovo náročné a pracujú s nízkým odstupem signálov medzi útovňou log. 0 a log. 1. Elektronické obvody so špeciálnou funkčnou kontrolou nemajú univerzálně použitie a sú často obvodovo zložité aj při realizácii jednoduchých funkcií.In railway signaling technology, we often require that the circuits implementing the logic function do not change the logic function or we require that each failure considered manifests itself in a predefined manner that leads to the safe condition of the equipment. For the implementation of such circuits connected by a logic function, they are currently most often used! specially designed electromechanical relays, ferritotransistor elements, safe logic circuits with optoelectronic elements, or electronic circuits with special functional control. Special electromechanical relays for security technology have a shorter service life compared to electronic contactless elements, they are space, material and energy intensive. Ferrite transistor members are not easily compatible with modern electronic circuits. Safe logic elements with optoelectronic elements are power-intensive and operate with a low signal spacing between the log level. 0 a log. 1. Electronic circuits with special functional control have no universal use and are often circuit-intensive even when performing simple functions.

Hoře uvedené nedostatky rieši zapojenie bezpečného logického obvodu, ktorého podstata je v tom, že prvý výstup generátora je připojený na prvý vstup bloku napáťových deličov, prvý výstup bloku napaťových deličov je připojený na prvý vstup výstupného obvodu, prvá vstupná svorka bezpečného logického obvodu je připojená na druhý vstup bloku napaťových deličov, druhá vstupná svorka bezpečného logického obvodu je připojená na třetí vstup bloku napaťových deličov, tretia vstupná.svorka bezpečného logického obvodu je připojená na prvý vstup generátora a druhý vstup výstupného obvodu, prvá výstupná svorka bezpečného logického obvodu je připojená na prvý výstup výstupného obvodu, druhá výstupná svorka bezpečného logického obvodu je připojená na druhý výstup výstupného obvodu, společná vstupno-výstupná svorka bezpečného logického obvodu je připojená na druhý výstup generátora, ďalej na druhý výstup bloku napaťových deličov a třetí výstup výstupného obvodu. Bezpečný logický obvod realizuje funkciu logického súčinu v zapojení, ktorého podstata je v tom, že prvý vstup bloku napaťových deličov je připojený na prvý vstúp prvého dynamického napáťového deliča, druhý vstup bloku napaťových deličov je připojený na druhý vstup prvého dynamického napáťového deliča, prvý výstup prvého dynamického napáťového deliča je připojený na prvý vstup druhého dynamického napáťového deliča, třetí vstup bloku napaťových deličov je připojený na druhý vstup druhého dynamického napáťového deliča, prvý výstup bloku napaťových deličov je připojený na prvý výstup druhého dynamického napáťového deliča, druhý výstup bloku napaťových deličov je připojený na druhý výstup prvého dynamického napáťového deliča a na druhý výstup druhého dynamického napáťového deliča. Logický bezpečný obvod realizuje funkciu logického súčtu v zapojení, ktorého podstata je v tom, že prvý vstup bloku napaťových deličov je připojený na prvý vstup prvého dynamického napáťového deliča a na prvý vstup druhého dynamického napáťového deliča, druhý vstup bloku napaťových deličov je připojený na druhý vstup prvého dynamického napáťového deliča, třetí vstup bloku napáťových deličov je připojený na druhý vstup druhého dynamického napáťového deliča, prvý výstup bloku napáťových deličov je připojený na prvý výstup prvého dynamického napáťového deliča a prvý výstup druhého dynamického napáťovélro deliča, druhý výstup bloku napáťových deličov je připojený na druhý výstup prvého dynamického napáťového deliča a na druhý výstup druhého dynamického napáťového deliča; Základ-zapojenia bezpečného logického obvodu tvoří dynamický napáťový-dělič, ktorého . podstata je v—tom, že prvý vstup dynamického napáťového deliča- je cez prvý rezistor připojený na bázu prvého-tranzistora, druhý vstup dynamického napáťového deliča je-cez druhý rezistor připojený na prvý uzol, pričom prvý uzóTje ešte připojený na kolektor prvého tranzistora, ďalej je^ cez prvú diodu připojený na druhý uzol a cez třetí rezistor na bázu druhého-tranzistora,rpričom druhý uzol je ďalej cez štvrtý rezistor připojený na štvrtý uzol a cez prvý kondenzátor na třetí uzol, k tretiemu uzlu je ešte připojený emitor prvého tranzistora, ďalej emitor druhého tranzistora a druhý výstup dynamického napáťového deliča, pričom na štvrtý uzol je ešte připojený kolektor druhého tranzistora a prvý výstupThe above shortcomings are solved by connecting a safe logic circuit, the essence of which is that the first output of the generator is connected to the first input of the voltage divider block, the first output of the voltage divider block is connected to the first input of the output circuit, the first input terminal of the safe logic circuit is connected to the second input of the voltage divider block, the second input terminal of the safe logic circuit is connected to the third input of the voltage divider block, the third input. the safe logic circuit terminal is connected to the first generator input and the second output circuit input the output of the output circuit, the second output terminal of the safe logic circuit is connected to the second output of the output circuit, the common input-output terminal of the safe logic circuit is connected to the second output of the generator, the second output of the voltage divider block and the third output of the output circuit. The safe logic circuit implements the function of a logic product in a circuit, the essence of which is that the first input of the voltage divider block is connected to the first input of the first dynamic voltage divider, the second input of the voltage divider block is connected to the second input of the first dynamic voltage divider dynamic voltage divider is connected to the first input of the second dynamic voltage divider, the third input of the voltage divider block is connected to the second input of the second dynamic voltage divider, the first output of the voltage divider block is connected to the first output of the second dynamic voltage divider, the second output of the voltage divider block is connected to the second output of the first dynamic voltage divider and to the second output of the second dynamic voltage divider. The logic safe circuit implements the function of a logic sum in a circuit, the essence of which is that the first input of the voltage divider block is connected to the first input of the first dynamic voltage divider and to the first input of the second dynamic voltage divider, the second input of the voltage divider block is connected to the second input. of the first dynamic voltage divider, the third input of the voltage divider block is connected to the second input of the second dynamic voltage divider, the first output of the voltage divider block is connected to the first output of the first dynamic voltage divider and the first output of the second dynamic voltage divider, the second output of the voltage divider block is connected to a second output of the first dynamic voltage divider and a second output of the second dynamic voltage divider; The basis-wiring of a safe logic circuit is a dynamic voltage divider, of which. The essence is that the first input of the dynamic voltage divider is connected via a first resistor connected to the base of the first transistor, the second input of the dynamic voltage divider is connected via a second resistor to the first node, the first node still being connected to the collector of the first transistor. is connected via a first diode to the second node and via a third resistor based on the second transistor, the second node being further connected via a fourth resistor to the fourth node and via a first capacitor to the third node, the emitter of the first transistor being further connected to the third node, emitter of the second transistor and the second output of the dynamic voltage divider, while the collector of the second transistor and the first output are still connected to the fourth node

CS 276 197 B6 2 dynamického napáťového deliča. Bezpečný logický obvod sa vyznačuje malým príkonom logických vstupov, dobrou reprodukovatelnosťou, nenáročnosťou na nastavenie a možnosťou pripojenia na ITL logiku. Požadovaná bezpečnost je zaistená dynamickým režimom práce zapojenia. Vzhladom k použitým prvkom má zapojenie dobré předpoklady pre případná integráciu.CS 276 197 B6 2 dynamic voltage divider. The safe logic circuit is characterized by low power input of logic inputs, good reproducibility, ease of setup and the possibility of connection to ITL logic. The required safety is ensured by the dynamic mode of operation of the connection. Due to the elements used, the involvement has good preconditions for possible integration.

Na obr. 1 je bloková schéma bezpečného logického obvodu, na obr. 2 je zapojenie dynamických napáťových deličov v bloku napáťových deličov pre realizáciu funkcie logického súčinu, na obr. 3 je zapojenie dynamických napáťových deličov v bloku napáťových deličov pře realizáciu funkcie logického sáčtu a na obr. 4 je zapojenie dynamického napáťového deliča.In FIG. 1 is a block diagram of a secure logic circuit, FIG. 2 is the connection of dynamic voltage dividers in a voltage divider block for realizing a logical product function, FIG. 3 is the connection of dynamic voltage dividers in a voltage divider block to implement a logic sum function, and FIG. 4 is the connection of a dynamic voltage divider.

Bezpečný logický obvod podía blokovej schémy zobrazenej na obr. 1 je zapojený tak, že prvý výstup 11 generátora 1 je připojený na prvý vstup 21 bloku napáťových deličov 2, prvý výstup 24 bloku napáťových deličov £ je‘připojený na prvý vstup 31 výstupného obvodu £, prvá vstupná svorka 41 bezpečného logického obvodu je připojená na druhý vstup 22 bloku napáťových deličov £, druhá vstupná svorka 42 bezpečného logického obvodu je připojená na třetí vstup 23 bloku napáťových deličov £, tretia vstupná svorka 43 bezpečného logického obvodu je připojená na prvý vstup 12 generátora £ a druhý vstup 32 výstupného obvodu £, prvá výstupná svorka 44 bezpečného logického obvodu je připojená na prvý výstup 34 výstupného obvodu £, druhá výstupná svorka 45 bezpečného logického obvodu je připojená na druhý výstup 35, výstupného obvodu £, společná vstupno-výstupná svorka 46 bezpečného logického obvodu je připojená na druhý výstup 13 generátora £, ďalej na druhý výstup 25 bloku napáťových deličov £ a třetí výstup 33 výstupného obvodu £. Na obr. 2 je zobrazené preppjenie dynamických napáťových deličov £ v bloku napáťových deličov £ pře realizáciu funkcie logického súčinu, podía ktorého je prvý vstup 21 bloku napáťových deličov £ připojený na prvý vstup 51 prvého dynamického napáťového deliča 5, druhý vstup ££ bloku napáťových deličov £ je připojený na druhý vstup 52 prvého dynamického napáťového deliča £, prvý výstup 54 prvého napáťového dynamického deliča £ je připojený na prvý vstup 51 druhého dynamického napáťového deliča £, třetí vstup 23 bloku napáťových deličov £ je připojený na druhý vstup 52 druhého dynamického napáťového deliča £, prvý výstup 24 bloku napáťových deličov £ je připojený na prvý výstup 54 druhého dynamického napáťového deliča £, druhý výstup 25 bloku napáťových deličov £ je připojený na druhý výstup 53 prvého dynamického napáťového deliča 5 a na druhý výstup 53 druhého dynamického napáťového deliča £. Na obr. 3 je zobrazené prepojenie dynamických napáťových deličov £ v bloku napáťových deličov £ pře realizáciu funkce logického súčtu, podía ktorého je prvý vstup £1 bloku napáťových deličov £ připojený na prvý vstup 51 prvého dynamického napáťového deliča £ a na prvý vstup 51 druhého dynamického napaťového deliča £, druhý vstup ££ bloku napáťových deličov £ je připojený na druhý vstup 52 prvého dynamického napáťového deliča £, třetí vstup 23 bloku napáťových deličov £ je připojený na druhý vstup 52 druhého dynamického napáťového deliča £, prvý výstup 24 bloku napáťových deličov £ je připojený na prvý výstup 54 prvého dynamického napáťového deliča £ a prvý výstup 54 druhého dynamického napáťového deliča. £, druhý výstup 25 bloku napáťových deličov £ je připojený na druhý, výstup 53 prvého dynamického napáťového deliča £ a na druhý výstup 53 druhého dynamického napáťového deliča £. Na obr. 4 Je zobrazené zapojenie dynamického napáťového deliča £, kde prvý vstup 51 dynamického napáťovéfto dělič? £ je cez prvý rezistor 510 připojený na bázu prvého tranzistora 511, druhý vstup 52 dynamického napáťového deliča £ je cez druhý rezistor 512 připojený na prvý uzol 501, pričom prvý uzol 501 je ešte připojený na kolektor prvého tranzistora 511. ďalej je cez prvú,diodu 51Ť připojený na druhý^sg^ uzol 502 a cez třetí rezistor 514 na bázu druhého tranzistora 517, pričom druhý uzol 502----je ďalej cez štvrtý rezistor 516 připojený na štvrtý uzol 504 a cez prvý kondenzátor 515 ~ na tretí-uzol 503, k tretiemu uzlu 503 je ešte připojený emitor prvého tranzistora 511. '__ Ďalej emitor druhého tranzistora 517 a druhý výstup'£3 dynamického napáťového deliča £, <The safe logic circuit according to the block diagram shown in FIG. 1 is connected such that the first output 11 of the generator 1 is connected to the first input 21 of the voltage divider block 2, the first output 24 of the voltage divider block 6 is connected to the first input 31 of the output circuit 6, the first input terminal 41 of the safe logic circuit is connected to the second input 22 of the voltage divider block £, the second input terminal 42 of the safe logic circuit £ is connected to the third input 23 of the voltage divider block £, the third input terminal 43 of the safe logic circuit is connected to the first input 12 of the generator £ and the second input 32 of the output circuit £. the output terminal 44 of the safe logic circuit is connected to the first output 34 of the output circuit 6, the second output terminal 45 of the safe logic circuit is connected to the second output 35 of the output circuit 6, the common input-output terminal 46 of the safe logic circuit is connected to the second output 13 of the generator £, further to the second output 25 of the voltage divider block £ and the third output 33 of the output circuit £. In FIG. 2 shows the switching of the dynamic voltage dividers £ in the voltage divider block £ to implement the logic product function, according to which the first input 21 of the voltage divider block £ is connected to the first input 51 of the first dynamic voltage divider 5, the second input ££ of the voltage divider block £ is connected. to the second input 52 of the first dynamic voltage divider £, the first output 54 of the first voltage dynamic divider 6 is connected to the first input 51 of the second dynamic voltage divider 6, the third input 23 of the voltage divider block 6 is connected to the second input 52 of the second dynamic voltage divider 6, the first the output 24 of the voltage divider block £ is connected to the first output 54 of the second dynamic voltage divider 6, the second output 25 of the voltage divider block 6 is connected to the second output 53 of the first dynamic voltage divider 5 and to the second output 53 of the second dynamic voltage divider 6. In FIG. 3 shows the interconnection of dynamic voltage dividers £ in a voltage divider block £ to implement a logic sum function, according to which the first input £ 1 of the voltage divider block £ is connected to the first input 51 of the first dynamic voltage divider £ and to the first input 51 of the second dynamic voltage divider £. , the second input ££ of the voltage divider block £ is connected to the second input 52 of the first dynamic voltage divider £, the third input 23 of the voltage divider block £ is connected to the second input 52 of the second dynamic voltage divider £, the first output 24 of the voltage divider block £ is connected to the first output 54 of the first dynamic voltage divider 6 and the first output 54 of the second dynamic voltage divider. £, the second output 25 of the voltage divider block £ is connected to the second, output 53 of the first dynamic voltage divider £ and to the second output 53 of the second dynamic voltage divider £. In FIG. 4 Is the connection of the dynamic voltage divider £ shown, where the first input 51 of the dynamic voltage divider? £ is connected via a first resistor 510 to the base of the first transistor 511, the second input 52 of the dynamic voltage divider £ is connected via a second resistor 512 to a first node 501, the first node 501 still being connected to the collector of the first transistor 511. further via a first diode. 51 'connected to the second node 502 and via a third resistor 514 to the base of the second transistor 517, the second node 502 being further connected via a fourth resistor 516 to the fourth node 504 and via a first capacitor 515 to the third node 503. The emitter of the first transistor 511 is further connected to the third node 503. The emitter of the second transistor 517 and the second output of the dynamic voltage divider 6 are further connected.

pričom na štvrtý uzol 504 je ešte připojený kolektor druhého² tranzistora 517 a prvý výstup 54 dynamického napáťového deliča £. Základ bezpečného logického obvodu zobrazeného na obr. 1 tvoří dynamický napáťový dělič znázorněný na obr. 4. Na jeho vstup 51 je privádzaný obdížnikový signál z generátora £ alebo z predchádzajúceho dynamického napáťového deliča £. Na ^{the collector of the second 2} transistor 517 and the first output 54 of the dynamic voltage divider 6 are still connected to the fourth node 504. The basis of the secure logic circuit shown in FIG. 1 forms the dynamic voltage divider shown in FIG. 4. A rectangular signal from the generator £ or from the previous dynamic voltage divider £ is fed to its input 51. On the

CS 276 197 86 vstup 52 sa pripája statický signál. Tranzistory 511 a 517 pracujú navzájem inverzně a v spínacom režime. Ak tranzistor 511 nevedie, je zopnutý tranzistor 517 a cez diodu 513 dochádza k nabíjaniu kondenzátora 515 na hodnotu napatia, ktorá závisí od frekvencie a striedy obdížnikového signálu privádzaného na vstup 51, velkosti napatia na vstupe 52. časovej konstanty nabíjacieho obvodu a od velkostí hodnůt rezistorov 512, 514 a 516. Počas tejto doby je na výstupoch 54, 53 napatie rovné úbytku napatia medzi kolektorom a emitorom' zopnutého tranzistora 517. Toto napatie je nepostačujíce na zopnutie vstupného tranzistora nasledujúceho stupňa. V době, keň je tranzistor 511 zopnutý, nevedie tranzistor 517 a napatie z kondenzátora 515 pósobí na výstup 54. Len za předpokladu správnej činnosti obvodu a dostatečné velkého napatia na vstupe 52 (minimálně požadovaná hodnota tohto napatia sa dá nastavit rezistormi 512, 514, £16) dochádza k transformácii dynamického signálu zo vstupu 51 na výstup £4. V případe refazcového zapojenia dynamických napaťových deličov £ v bloku napaťových deličov £, podlá obr. 2, realizuje bezpečný logický obvod funkciu logického súčinu. Na vstup 51 prvého napaťového deliča £ je nepřetržíte privádzaný obdížnikový signál z generátora £. Výstup 54 posledného dynamického napaťového deliča £ v reťazci je připojený na vstup 31 výstupného obvodu £. Výstupný obvod £ zosilňuje dynamický signál privádzaný na jeho vstup 31 (dynamický výstup 35) a premieňa ho na statický signál (statický výstup 34). Musí byť realizovaný tak, aby sa nemohol v důsledku uvažovanej poruchy objaviť na výstupoch 34, 35 signál významu log. 1 (tj. dynamický signál na výstupe 35 alebo statický signál o úrovni log. 1 na výstupe 34), ak na vstupe 31 nie je dynamický signál. Na výstupných svorkách £4, 45 je signál významu log. 1 len vtedy, ak celý obvod pracuje správné a na obidvoch vstupných svorkách 41 a 42 je signál o úrovni log. 1. V případe paralelného zapojenia dynamických napaťových deličov £ v bloku napaťových deličov 2, podlá obr. 3, realizuje bezpečný logický obvod funkciu logického súčtu. Na vstup 51 prvého aj druhého napaťového deliča £ je privádzaný nepřetržíte obdížnikový signál z generátora £. Na vstup 31 výstupného obvodu £ je připojený výstup 54 prvého aj druhého napaťového deliča £. Na výstupných svorkách 44, 45 je signál významu log. 1 len vtedy, ak celý obvod pracuje správné a aspoň na jednej zo vstupných svoriek 41, 42 je signál o úrovni log. 1. Zapojenie generátora £ a výstupného obvodu £ je všeobecne známe a preto ich nepopisujem.CS 276 197 86 input 52 a static signal is connected. Transistors 511 and 517 operate inversely with each other and in switching mode. If the transistor 511 does not conduct, the transistor 517 is switched on and the capacitor 515 is charged via the diode 513 to a voltage value which depends on the frequency and alternation of the rectangular signal applied to input 51, the voltage at input 52 of the charging circuit time constant 52 and the resistor values. 512, 514 and 516. During this time, the voltage at the outputs 54, 53 is equal to the voltage drop between the collector and the emitter of the switched-on transistor 517. This voltage is insufficient to turn on the input transistor of the next stage. When the transistor 511 is turned on, the transistor 517 does not conduct and the voltage from the capacitor 515 acts on the output 54. Only if the circuit is working properly and a sufficiently large voltage is input at input 52 (the minimum required value of this voltage can be set by resistors 512, 514, 16) the dynamic signal is transformed from input 51 to output £ 4. In the case of a phase connection of dynamic voltage dividers £ in a block of voltage dividers £, according to FIG. 2, the safe logic circuit implements the function of a logic product. The rectangular signal from the generator £ is fed continuously to the input 51 of the first voltage divider £. The output 54 of the last dynamic voltage divider £ in the chain is connected to the input 31 of the output circuit £. The output circuit £ amplifies the dynamic signal supplied to its input 31 (dynamic output 35) and converts it into a static signal (static output 34). It must be implemented in such a way that a log-meaning signal cannot appear at the outputs 34, 35 due to the considered fault. 1 (i.e., a dynamic signal at output 35 or a static signal at logic level 1 at output 34) if there is no dynamic signal at input 31. There is a log meaning signal at the output terminals £ 4, 45. 1 only if the whole circuit is working properly and there is a log level signal on both input terminals 41 and 42. 1. In the case of parallel connection of dynamic voltage dividers 6 in the voltage divider block 2, according to FIG. 3, the safe logic circuit performs a logic sum function. A continuous rectangular signal from the generator £ is fed to the input 51 of the first and second voltage dividers £. The output 54 of the first and second voltage dividers 6 is connected to the input 31 of the output circuit 6. There is a log meaning signal at the output terminals 44, 45. 1 only if the whole circuit is working properly and at least one of the input terminals 41, 42 has a log level signal. 1. The connection of the generator £ and the output circuit £ is generally known and therefore I do not describe them.

Bezpečný logický obvod je možné predovšetkým použit’ v obvodoch železničnej zabezpečovacej techniky, ktorých činnosť je popísaná logickou funkciou. Samotný dynamický napěťový dělič je možné použiť aj ako úrovňový napěťový člen.The safe logic circuit can be used in particular in railway signaling circuits, the operation of which is described by a logic function. The dynamic voltage divider itself can also be used as a level voltage element.

Claims

CS 276 197 86 vstup 52 sa pripája statický signál. Tranzistory 511 a 517 pracujú navzájem inverzně av spínacom režime. Ak tranzistor 511 nevedie, je zopnutý tranzistor 517 a cez diodu 513dochádza k nabíjaniu kondenzátora 515 na hodnotu napatia, ktorá závisí od frekvencie astriedy obdlžnikového signálu privádzaného na vstup 51, velkosti napatia na vstupe 52, ča-sovej konstanty nabíjacieho obvodu a od velkostí hodnůt rezistorov 512, 514 a 516. Počastejto doby je na výstupoch 54, 53 napatie rovné úbytku napatia medzi kolektorom a emitorom'zopnutého tranzistore 517. Toto napatie je nepostačujúce na zopnutie vstupného tranzistořanasledujúceho stupňa. V době, keS je tranzistor 511 zopnutý, nevedie tranzistor 517 a na-patie z kondenzátora 515 pósobí na výstup 54. Len za předpokladu správnej činnosti obvodua dostatočne velkého napatia na vstupe 52 (minimálně požadovaná hodnota tohto napatia sadá nastavit rezistormi 512, .514, 516) dochádza k transformácii dynamického signálu zo vstupu 51 na výstup 54. V případe refazcového zapojenia dynamických napaťových deličov 5 v bioku napaťových deličov 2, podlá obr. 2, realizuje bezpečný logický obvod funkciu logickéhosúčinu. Na vstup 51 prvého napaťového deliča 5_ je nepřetržíte privádzaný obdížnikový sig-nál z generátora L· Výstup 54 posledného dynamického napatového deliča 2 v refazci je při-pojený na vstup 31 výstupného obvodu 2· Výstupný obvod 2 zosilňuje dynamický signál pri-vádzaný na jeho vstup 31 (dynamický výstup 35) a premieňa ho na statický signál (statickývýstup 34)· Musí byť realizovaný tak, aby sa nemohol v důsledku uvažovanej poruchy objaviťna výstupoch 34, 35 signál významu log. "1" (tj. dynamický signál na výstupe 35 alebo sta-tický signál o úrovni log. "1" na výstupe 24), ak na vstupe 31 nie je dynamický signál. Navýstupných svorkách 44, 45 je signál významu log. "1" len vtedy, ak celý obvod pracujesprávné a na obidvoch vstupných svorkách 41 a 42 je signál o úrovni log. "1". V případeparalelného zapojenia dynamických napaťových deličov 5 v bloku napaťových deličov 2, podláobr. 3, realizuje bezpečný logický obvod funkciu logického súčtu. Na vstup 51 prvého ajdruhého napáťového deliča 2 Je privádzaný nepřetržíte obdížnikový signál z generátora 2· Na vstup 31 výstupného obvodu 2 je připojený výstup 54 prvého aj druhého napáťového deliča2- Na výstupných svorkách 44, 45 je signál významu log. "1" len vtedy, ak celý obvod pracuje správné a aspoň na jednej zo vstupných svoriek 41, 42 je signál o úrovni log. "1". Zapojenie generátora 2 a výstupného obvodu 2 je všeobecne známe a preto ich nepopisujem. Bezpečný logický obvod je možné predovšetkým použit’ v obvodoch železničnej zabezpečo-vacej techniky, ktorých činnosť je popísaná logickou funkciou. Samotný dynamický napěťovýdělič je možné použiť aj ako úrovňový napátový člen. PATENTOVÉNÁROKYEN 276 197 86 A static signal is connected to input 52. Transistors 511 and 517 operate inversely and in switching mode. If the transistor 511 is not running, the transistor 517 is closed and the capacitor 515 is charged through the diode 513 to a voltage value that depends on the frequency of the rectangular signal fed to input 51, the input voltage 52, the charge circuit time constant, and the resistor magnitude values. 512, 514 and 516. At this time, the voltage drop between the collector and the emitter of the transistor 517 is equal to the voltage outputs 54, 53. This voltage is insufficient to close the input transistor stage. At the time the transistor 511 is closed, the transistor 517 does not conduct and the on-patie of the capacitor 515 acts on the output 54. Only if the circuit is sufficiently large enough to input 52 (at least the setpoint of this voltage set by resistors 512, .514, 516), the dynamic signal from the input 51 to the output 54 is transformed. In the case of the wiring connection of the dynamic voltage divider 5 in the voltage divider 2, according to FIG. The input 51 of the first voltage divider 5 is continuously supplied with a rectangular signal from the generator L. The output 54 of the last dynamic voltage divider 2 is connected to the input 31 of the output circuit 2. The output circuit 2 amplifies the dynamic signal applied to its input. 31 (dynamic output 35) and converting it to a static signal (static output 34) · It must be realized so that the signal of meaning log cannot be detected by the outputs 34, 35 due to the considered fault. "1" (ie, a dynamic output signal 35 or a logical "1" static signal at output 24) when there is no dynamic signal at input 31. The output terminals 44, 45 are the signal meaning log. "1" only if the entire circuit is working properly and there is a log level signal on both input terminals 41 and 42. "1". In the case of the parallel connection of the dynamic voltage divider 5 in the voltage divider block 2, FIG. 3, a secure logic circuit implements a logical sum function. The input 51 of the first and second voltage divider 2 is fed continuously. The output 54 of the first and second voltage divider 2 is connected to the input 31 of the output circuit 2. At the output terminals 44, 45, there is a signal of the meaning of the log. "1" only if the entire circuit is operating correctly and at least one of the input terminals 41, 42 is a log level signal. "1". The connection of generator 2 and output circuit 2 is generally known and is not described here. Above all, a safe logic circuit can be used in railway security circuits whose operation is described by a logical function. The dynamic voltage divider itself can also be used as a level voltage member. PATENTOVNÍROKY

1. Zapojenie bezpečného logického obvodu je vyznačené tým, že prvý výstup (11) generátora(1) je připojený na prvý vstup (21) bloku napaťových deličov (2), prvý výstup (24) blo-ku napaťových deličov.(2) je připojený na prvý vstup (31) výstupného obvodu (3), prvávstupná svorka (41) bezpečného logického obvodu je připojená na druhý vstup (22) blokunapěťových deličov (2), druhá vstupná svorka (42) bezpečného logického obvodu je při-pojená na třetí vstup (23) bloku napaťových deličov (2), tretia vsřtupná~s4£orka (43) bezpečného logického obvodu je připojená na prvý vstup (12) generátora (1) a druhý vstup(32) výstupného obvodu (3), prvá výstupná svorka (44) bezpečného logického obvodu je—·připojená na prvý výstup (34) výstupného obvodu (3), druhá výstupná svorka (45) bezpeč-ného logického obvodu je připojená na druhý výstup (35) výstupného obvodu—(3), spoločnávstupno^výstupná svorka (46) bezpečného logického obvodu je připojená na druhý Výstup(13) generátora (1), Sálej na druhý výstup (25) bloku napaťových deličov (2) a třetívýstup—(33) výstupného obvodu (3). — __ 2Γ--A secure logic circuit wiring is characterized in that the first output (11) of the generator (1) is connected to the first input (21) of the voltage divider block (2), the first output (24) of the voltage divider block (2) is connected to the first input (31) of the output circuit (3), the first logic circuit terminal (41) is connected to the second input (22) of the voltage voltage divider (2), the second safe logic input terminal (42) is connected to the third the voltage divider block (2) input (23), the safe logic circuit third input (43) is connected to the first generator input (1) (1) and the output circuit second input (3), the first output terminal (44) of the secure logic circuit is connected to the first output (34) of the output circuit (3), the second output terminal (45) of the safe logic circuit is connected to the second output (35) of the output circuit (3), co-operatively. output terminal (46) safe logic circuit it is connected to the second output (13) of the generator (1) being preferred and the second output (25) using voltage dividers (2) třetívýstup- (33) of the output circuit (3). - __ 2Γ--

-2. Zapojenie dynamických napaťových deličov v bloku napěťových deličovtak, že bezpečnýlogický obvod podlá bodu 1 plní funkciu logického súčinu, je vyznačené tým, že prvývstup (21) bloku napaťových deličov (2) je připojený na prvý vstup. (51) prvého dynamic- CS 276 197 B6 4 kého napaťového deliča (5), druhý vstup (22) bloku napaťových deličov (2) je připojenýna druhý vstup (52) prvého dynamického napaťového deliča (5), prvý výstup (54) prvéhonapaťového dynamického deliča (5) je připojený na prvý vstup (51) druhého dynamickéhonapaťového deliča (5), třetí vstup (23) bloku napaťových deličov (2) je připojený nadruhý vstup (52) druhého dynamického napaťového deliča (5), prvý výstup (24) bloku na-paťových deličov (2) je připojený na prvý výstup (54) druhého dynamického napaťovéhodeliča (5), druhý výstup (25) bloku napaťových deličov (2) je připojený na druhý výstup (53) prvého dynamického napaťového deliča (5) a na druhý výstup (53) druhého dynamickéhonapaťového deliča (5).-2. The connection of dynamic voltage dividers in a voltage divider block, such that the security logic circuit according to item 1 performs the function of a logic product, is characterized in that the first input (21) of the voltage divider block (2) is connected to the first input. (51) of the first dynamic voltage splitter (5), the second input (22) of the voltage splitter block (2) is connected to the second input (52) of the first dynamic voltage divider (5), the first output (54) of the first voltage divider The dynamic divider (5) is connected to the first input (51) of the second dynamic voltage divider (5), the third input (23) of the voltage divider block (2) is connected to the second input (52) of the second dynamic voltage divider (5), the first output (24). ) of the block of on-board splitters (2) is connected to the first output (54) of the second dynamic voltage transducer (5), the second output (25) of the voltage splitter block (2) is connected to the second output (53) of the first dynamic voltage divider (5) and a second output (53) of the second dynamic voltage divider (5).

3. Zapojenie dynamických napaťových deličov v bloku napaťových deličov tak, že bezpečnýlogický obvod podlá bodu 1 plní funkciu logického súčtu, je vyznačené tým, že prvý vstup(21) bloku napaťových deličov (2) je připojený na prvý vstup (51) prvého dynamického na-paťového deliča (5) a na prvý vstup (51) druhého dynamického napaťového deliča (5), dru-hý vstup (22) bloku napaťových deličov (2) je připojený na druhý vstup (52) prvého dyna-mického napaťového deliča (5), třetí vstup (23) bloku napaťových deličov (2) je připoje-ný na druhý vstup (52) druhého dynamického napaťového deliča (5), prvý výstup (24) blo-ku napaťových deličov (2) je připojený na prvý výstup (54) prvého dynamického napaťové-ho deliča (5) a prvý výstup (54) druhého dynamického napaťového deliča (5), druhý výstup(25) bloku napaťových deličov (2) je připojený na druhý výstup (53) prvého dynamickéhonapaťového deliča (5) a na druhý výstup (53) druhého dynamického napaťového deliča (5).3. Plugging the dynamic voltage divider in a voltage divider block so that the secure logic circuit according to item 1 performs the logical sum function is characterized in that the first input (21) of the voltage divider block (2) is connected to the first input (51) of the first dynamic divider a voltage divider (5) and a first input (51) of a second dynamic voltage divider (5), the second input (22) of the voltage divider block (2) is connected to a second input (52) of the first dynamic voltage divider (5) ), the third input (23) of the voltage divider block (2) is connected to the second input (52) of the second dynamic voltage divider (5), the first output (24) of the voltage divider block (2) is connected to the first output ( 54) of the first dynamic voltage divider (5) and the first output (54) of the second dynamic voltage divider (5), the second output (25) of the voltage divider block (2) is connected to the second output (53) of the first dynamic voltage divider (5) and on a second output (53) of the second dynamic voltage divider (5).

4. Zapojenie dynamického napaťového deliča, ktorý je súčasťou bezpečného logického obvodupodlá bodu 1, je vyznačené tým, že prvý vstup (51) dynamického napaťového deliča (5) jecez prvý rezistor (510) připojený na bázu prvého tranzistora (511), druhý vstup (52) dy-namického napaťového deliča (5) je cez druhý rezistor (512) připojený na prvý uzol (501),pričom prvý uzol (501) je ešte připojený na kolektor prvého tranzistora (511), Balej jecez prvé diodu (513) připojený na druhý uzol (502) a cez třetí rezistor (514) na bázudruhého tranzistora (517), pričom druhý uzol (502) je Balej cez štvrtý rezistor (516)připojený na štvrtý uzol (504) a cez prvý kondenzátor (515) na třetí uzol (503), k tre-tiemu uzlu (503) je ešte připojený emitor prvého tranzistora (511), Balej emitor druhé- • ho tranzistora (517) a druhý výstup (53) dynamického napaťpvého deliča (5), pričom naštvrtý uzol (504) je ešte připojený kolektor druhého tranzistora (517) a prvý výstup (54) dynamického napaťového deliča (5). 2 výkresy4. The dynamic voltage divider wiring, which is part of the secure logic circuit of item 1, is characterized in that the first input (51) of the dynamic voltage divider (5) is the first resistor (510) connected to the base of the first transistor (511), the second input ( 52) of the dynamic voltage divider (5) is connected via a second resistor (512) to a first node (501), wherein the first node (501) is still connected to the collector of the first transistor (511). to a second node (502) and through a third resistor (514) to a second second transistor (517), the second node (502) being packed through a fourth resistor (516) connected to a fourth node (504) and via a first capacitor (515) to a third a node (503), an emitter of the first transistor (511) is still connected to the third node (503), a packaged emitter of the second transistor (517) and a second output (53) of the dynamic voltage splitter (5), the fourth node ( 504) is a second collector connected a transistor (517) and a first output (54) of a dynamic voltage divider (5). 2 drawings