CS238812B1 - Device for checking of semiconductor elements - Google Patents

Device for checking of semiconductor elements Download PDF

Info

Publication number
CS238812B1
CS238812B1 CS817978A CS797881A CS238812B1 CS 238812 B1 CS238812 B1 CS 238812B1 CS 817978 A CS817978 A CS 817978A CS 797881 A CS797881 A CS 797881A CS 238812 B1 CS238812 B1 CS 238812B1
Authority
CS
Czechoslovakia
Prior art keywords
block
data
program
memory
unit
Prior art date
Application number
CS817978A
Other languages
English (en)
Slovak (sk)
Other versions
CS797881A1 (en
Inventor
Jozef Chamraz
Jozef Kubo
Original Assignee
Jozef Chamraz
Jozef Kubo
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jozef Chamraz, Jozef Kubo filed Critical Jozef Chamraz
Priority to CS817978A priority Critical patent/CS238812B1/cs
Publication of CS797881A1 publication Critical patent/CS797881A1/cs
Publication of CS238812B1 publication Critical patent/CS238812B1/cs

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

238812
Vynález rieši zariadenie pře testovaniepolovodičových prvkov. U doposiaí známýchzariadení sa tesíovacis algoritmy vytvárajúvo zvláštnych generátoroch riešených načisto obvodovom základe. Volbu nových al-goritmov je možné urobit iba nadrátovanímnových generátorov, čo neumožňuje opera-tivně modiíikácie testovacích algoritmov.Taktiož pomocou týchto zapojení nemožnotestovat pamati PROM a integrované obvo-dy s nepravidelnými štruktúrami. Iné zná-me zariadenia sú zostavené pomocou špe-ciálnych obvodových prvkov emitorovo via-zanej logiky, ktoré nie sú k dispozícii.
Uvedené nevýhody odstraňuje zariadeniepre testovanie polovodičových prvkov po-dlá vynálezu, ktorého podstatou je, že naparná! mikroprogramu je připojená jednot-ka pomocných obvodov, ktorá obsahujeokrem ovládacieho registra i blok interfacemagnetofonu, blok interface klávesnice ablok pripojeoia funkčných klúčov. Na vstu-py ovládaciebo registra je připojený výstupbloku interface magnetofonu, výstup blokuinterface klávesnice a výstup bloku pripo-jenia funkčných klúčov. Na blok interfacemagnetofonu je připojený magnetofon, nablok interface klávesnice je připojená klá-vesuica a na blok pripojenia funkčných klú-čov sú připojené funkčně klúče. Na parná!mikroprogramu sú připojené multiplexer in-dexovacieho registra, obvody postupnéhospracovania a multiplexer programového re-gistra, ktoré tvoria súčasť jednotky riade-nia programového priebehu. Výstup progra-mového čítača je připojený 11a vstup pamatimikroprogramu, na ktorú je tiež připojenájednotka generovania dát. Jednotka genero-vania dát obsahuje hlavný datový blok, po-mocný datový blok, maskovací register, blokkomparátorov dát a pamáť testovaciehovzoru. Na jednotku generovania dát je při-pojený dekodér inšrukcií, ktorý spolu s ob-vodmi postupného spracovania, indexovacímregistrom so svojím multiplexerom, prvýmzásobníkom, prvým ukazovatelom zásobní-ka, programovým čítačom so svojím multi-plexerom, druhým zásobníkom a druhýmukazovatelom zásobníka tvoří jednotku ria-denia programového priebehu. Na dekadérinštrukcií je připojený hlavný blok genero-vania adrles, blok komparátorov adries apomocný blok generovania adries, ktoréspolu s registrom horného limitu a blokomkomparátorov adries tvoria jednotku gene-rovania adries a sú medzi sebou přepojené.Jednotka generovania adries je spojená sjednotkou generovania dát. Testovaný po-lovodičový prvok je připojený k jednotkeriadenia programového priebehu, k jednot-ke generovania dát a k jednotke generova-nia adries. Výhoda zariadenia podlá vynálezu je vtom, že pre testovanie integrovaných obvo-dov strednej a velkej hustoty integrácie savyužije relativné pomalých integrovanýchobvodov z domácej súčiastkovej základné, 4 z ktorých je skonštruovaný mikroprogramo-vatelný generátor pre generovanie testova-cej postupnosti s ekvivalentnými vlastnos-ťami, aké májů špičkové zahraničně zaria-denia, t. j. s rovnakým súbororn inštrukciía operačnými schopnosťami a s pracovnýmkmítočtom do 5 MHz.
Zariadenie pre testovanie polovodičovýchprvkov podlá vynálezu je příkladné znázor-něné na přiložených výkresoch, kde obr. 1znázorňuje základné schéma zariadenia aobr. 2 zobrazuje zapojenie jednotky pomoc-ných obvodov a pripojenie vonkajších spo-lupracujúcich členov.
Na pamáť 1 mikroprogramu je vedením154 připojená jednotka 5 pomocných obvo-dov. Táto jednotka obsahuje okrem ovláda-cieho registra 54 i blok interface 51 magne-tofonu, blok interface 52 klávesnice a blokpripojenia 53 funkčných kllúčov. Tieto blo-ky sú navzájom přepojené vedeniami 532 a533. Na vstupy 540 ovládacieho registra 54je připojený výstup 511 bloku interface 51magnetofonu, výstup 521 bloku interface 52klávesnice a výstup 531 bloku pripojenia 53funkčných klúčov. Na blok interface 52klávesnice je vedením 752 připojená kláves-nica 7. K bloku pripojenia 53 funkčnýchklúčov sú vedením 853 připojené funkčněklúče 8. Na pamáť 1 mikroprogramu je při-pojená jednotka riadenia 2 programovéhopriebehu tak, že vedenie 123 je připojené-,na multiplexer 231 indexovacieho registra'--“23, vedenie 111 na obvody 21 postupnéhospracovania a vedenie 124 na multiplexer241 programového čítača 24. Výstup 244programového čítača 24 je připojený navstup 125 pamati 1 mikroprogramu. Na tutopamáť je taktiež pripejná jednotka 3 gene-rovania dát vedením 123. Jednotka 3 gene-rovania dát obsahuje hlavný dátový blok 31,pomocný dátový blok 32, maskovací register33, blok 34 komparátorov dát a pamáť 35testovacieho vzoru, ktoré sú medzi sebounavzájom přepojené vedeniami 311 až 31S.Na jednotku 3 generovania dát je vedeniami317 až 320 připojený dekodér 22 inštrukcií.Tento spolu s obvodmi 21 postupného spra-covania, indexovacím registrom 23 so svo-jím multiplexerom 231, zásobníkom 232 aukazovatelom zásobníka 233, ako i progra-movým čítačom 24 so svojím multipleberom241, zásobníkom 242 a ukazovatelom zásob-níka 243 tvoří jednotku riadenia 2 progra-mového priebehu, v ktorej sú navzájom pře-pojené vedeniami 251, 252, 253, 254, 255,256, 257, 258, 260, 261, 262, 283, 264, 265,266, 267, 268, 269. Na dekodére 22 inštrukciíjednotky riadenia 2 programového priebehu2 je vedením 412 připojený hlavný blok 41generovania adries, vedením 411 připojenýblok 45 komparátov adries a vedením 413připojený pomocný blok 42 generovaniaadries, ktoré spolu s registrom 43 dolnéholimitu a registrom 44 horného limitu tvoriajednotku generovania adries a sú medzi se- 238812 bou přepojené vedeniami 414, 415, 416, 417,418, 419. Jednotka 4 generovania adries jespojená s jednotkou 3 generovania dát ve-deniami 220, 421, 422, 423. Testovaný polo-vodičový prvok 9 je připojený vedením 92k jednotke riadenia 2 programového priebe-hu, vedením 91 k jednotke 3 generovaniadát a k jednotke 4 generovania adries jepřepojený vedením 93. Na blok interface 51magnetofonu 651 připojený magnetofon 6.
Funkcia zariadenia podfa vynálezu je ná-sledovně: Cez blok interface klávesnice 52pomocou bloku pripojenia funkčných kfú-čov 53 a jednotky pomocných obvodov 5 sanahrá mikroprogram z magnetofonu 6 ale-bo mikropočítača připadne manuálně z klá-vesnice 7 do pamati mikroprogramu 1 pristlačenom funkčnom kfúči nahrávanie pro-gramu. Mikrokódy uložené v jednotlivýchsektoroch určených pre jednotku riadeniaprogramového priebehu 2, jednotku genero-vania dát 3 a jednotku generovania adries 4sú cez vedenia 111 vedené do obvodov po-stupného spracovania 21 a z týchto cez ve-denia 269 do dekodéru inštrukcií 22, ktorýriadi činnosf jednotky riadenia programo-vého priebehu 2, jednotky generovania dát3 a jednotky generovania adries 4 v závis-losti od funkcie navolenej na funkčnýchkfúčoch 8. Po nahratí programu do pamatimikroprogramu 1 a stlačení tlačítka RESTsa programový čítač 24 nastaví na nulovúadresu a zariadenie je připravené pracovalpodfa predom připraveného mikroprogra-mu. Po stláčaní funkčného kfúča RVN začneprogramový čítač 24 krakoval po jednotli-vých adresách a vykonávat činnost určenúmikroprogramu uloženu v pamati mikropro-gramu 1. Dekodér inštrukcií začne riadiťčinnost multiplexera programového čítača241 cez vedenia 261 a tento cez vedenia 262riadi činnost programového čítača 24. Úro-veň zásobníka programového čítača 242riadi ukazovatel zásobníka 243 cez vedenie263 a tento je riadený z dekodéru inštruk-cií 22 tak, že pri inštrukcií skoku do pro-gramu inkrementuje a pri návratovej in-strukci! dekrementuje, z čoho vyplývá, žeprvá adresa skoku do programu je uloženána najnižšej úrovni zásobníka programové-ho čítača 242 a n-tá adresa skoku do pro-gramu na najvyššej úrovni. Ukazovat! zásob-níka programového čítača 243 je lBurovňo-vý. Pri inštrukcií návratu z podprogramu ječinnost programového čítača 24 následovně.Cez vedenie 263 je zásobník programovéhočítača 242 připojený na multiplexer progra-mového čítača 241, ktorý povelom z deko-déru inštrukcií 22 tento přepne tak, že doprogramového čítača 24 sa přepíše návra-tová adresa uložená v zásobníku programo-vého čítača 242 na úrovni, ktorú má ukazo-vatef zásobníka programového čítača 243 atento zároveň urobí dekrement a na zásob-ník nastaví novů návratovú adresu. Pri in-dexovacích skokoch sa do zásobníka pro-gramového čítača 242 zapisuje adresa, na ktorej tento skok bol uložený takým spóso-bom, ako i inštrukcie skoku do podprogra-mu. Hodnota indexu uložená v pamati mikro-programu 1 sa cez vedenie 123 privádza namultiplexer indexovacieho registra 231 a zněho cez vedenia 253 na indexovací regis-ter 23. Indexovací register 23 sa skládá z 8-bitového paralelného registra a odčítačky,ktorá je jeho súčasťou a je připojená vý-stupmi na multiplexer indexovacieho regist-ra a touto vazbou je zabezpečené dekremen-tovanie. Indexovací register vykonává dveoperácie, a to dekrement a kontrolu svojhoobsahu. Zároveň výstup indexovacieho re-gistra 23 je připojený cez vedenina 252 nazásobník Indexovacieho registra 232, ktorýpředstavuje pamať a híbku 32 slov, ktorúriadi ukazovatel' zásobníka 233 riadený zdekodéru inštrukcií 22. Ak je obsah inde-xovacieho registra rovný nule posledný za-písaný údaj v zásobníku indexovacieho re-gistra 232 sa cez vedenie 251 a multiplexerindexovacieho registra 231 zapíše cez vede-nie 253 do indexovacieho registra 23. Jed-notka riadenia programového priebehu 2riadi činnost' jednotky generovania adries 4a jednotky generovania dát 3, ktoré zadaspatné ovplyvňujú jej činnost na základevýsledkov z bloku komparátorov adries 45a bloku komparátorov dát 34. Tieto pod-mieňujú vetvenie programu pri podmienko-vých skokoch. Jednotka generovania adries4 pozostáva zo štyroch 16bitových paralel-ných registrov a pridruženej logiky. Jednot-livé časti jednotky generovania adries sú:Hlavný blok generovania adries 41, v kto-rom možno vykonávat osem operách, a todržanie, inkrementovanie, dekrementovanie,komplementovanie, plnenie registra horné-ho limitu 44, plnenie pomocného bloku ge-nerovania adries 42, externě plnenie a po-suv. Hlavný blok generovania adries 41 jeriadený z dekodéru inštrukcií 22 cez vede-nie 412 a jeho výstupy sú cez vedenia 414připojené na blok komparátorov adries 45a vedenia 418 připojené na pomocný blokgenerovania adries 42. Pomocný blok gene-rovania adries 42 sa používá pre dočasnépamatanie adresy (adresový směrník] počastestovacích operách. Jeho operácie sú: drža-nie, plnenia hlavného bloku generovaniaadries 41, plnenie údajom adhesa plus jed-na a výměna obsahov pomocného bloku ge-nerovania adries 42 s hlavným blokom ge-nerovanie adries 41. Výstupy pomocnéhobloku generovania adries 42 sú připojenécez vedenie 415 na blok komparátorov ad-ries 45. Na blok komparátorov adries 45sú připojené ostatně dva registre bloku ge-nerovania adries 4 následovně. Cez vedenie416 je připojený register dolného limitu 43.Tento register sa používá na uchovanie naj-nižšej adresy práce testovacej pamati. Ďal-šou jednotkou tohoto zariadenia je jednotkagenerovania dát 3. Táto jednotka má tiež šty-ri 16bitové paralelné registre a přidruženu.

Claims (2)

  1. 238812 '7 logiku. Sú to: Hlavný clátový blok 31, ktorýdodává testovacie slovo, ktoré sa popisujedo testovacieho prvku a používá sa na po-rovnáme s dátami vyčkanými z testovanéhoprvku. V hlavnom dátovom bloku možno vykoná-vat tieto operácie: držanie, inkrementovanie,tieto oporácie: držanie, inkrementovanie,dekrementovanie, komprenientovanie zavá dzanio pomale testovaného vzoru 33, zavá-dzanie dát z pomocného bloku dát 32 posuvvl'avo, kruhový posev s pomocným blokomdát. Posuv je modifikovaný s riadiacimi in-štrukciami. Pomocný datový blok 32 sa po-užívá spolu s hlavným datovým blokom 31na generovanie dát. V pomocnom dátovombloku možno vykonával tri operácie: drža-nie, zavádzanie lilavného datového bloku 31a kruhový posun s hlavným datovým blo-kom. Maskovací register 33 sa používá nameranie dížky slova testovaného prvku, ale-bo jednoducho blokuje časti slova právětestovaného prvku. Blok komparátorov dát34 sa používá na popis dát z testovanéhoprvku. Tieto sa do bloku strobujú vo vyba-vovacom čase parná tového cyklu a potomporovnávají, s potřebnými výstupmi hJavné-ho bloku generovania dát 31 cez vedenie314 alebo pomocného datového bloku 32 cezvedenia 315. Cez vedenia 31G je do blokukomparátorov dát přivedená maska z mas-kovacieho registra 33. Cez vodenie 320 jez bloku komparátorov dát ovládaná jednot-ka riadenia programového priobehu 2 po-mocou dekodéru inštrukcií 22. Výstupy hlav-ného bloku generovania dát 31 sú cez vede-nia 91 přivedené na testovaný prvok 9 ako dá ta zbernica. Jednotka generovania dát 3obsahuje ďalej pamat testovaného vzoru,ktorá sa používá vtedy, ak sa nejedná o al-goritmický vzor, ple priamo určené sekven-cie, ktoré sú uležené v tejto památi. Pamatje adresovaná z hlavného bloku generova-nia adries a sekveucie uložené na danej ad-rese sa cez hlavný blok generovania dát 31dostávají, na testovaný prvok 9. Toto spo-jenie umožňuje taktiež modifikáciu uloženejsekvencíe. Ďaišia výhoda takejto skladby jetá, že namiesto pamate testovacieho vzorusa dá použit referenčný prvok (napr. pritestovaní pamatí ROM), ktorý obdobné akopamáť testovacieho vzoru je adresovaný zhlavného bloku generovania adries a datasú zapísané do hlavného datového bloku.Konštrukcla zariadenia spočívá v tom, ževyužívá zároveň typové karty, ktoré slúžiaako interfeys s určitým testovaným prvkomalebo systémom. Výkonnost tohoto systémuvychádza z faktu, že tento nepotřebuje pev-no hardwarovo realizované testovacie ru-tiny, ako iné testery památi, ani nevyužívávýlučné testovanie vzorom s vyrovnávacejpamate. Zariadenie pre testovanie polovodi-čových prvkov je špeciálny multiprocesor,ktorý jo mikroprogramovaný, využívá pro-gramovatelné testovacie rutiny, ktoré bežianepřetržíte s rýchlosťou v reálnom čase. Sú-bor inštrukcií je navrhnutý pre účinné ge-nerovanie testovacích vzorov a systém jedostatočne rýchly. Zariadenie je zostavenév panelovej konštrukcii na doškách o roz-meroch 135 x 2 mm. Dva konektory, ktorésú umiestnené na prednom panely, sú opa-třené vodítkami pre zosunutie typovej karty. Γ R E D Μ E T Zariadenie pre testovanie polovodičovýchprvkov obsahujňce pamáť mikroprogramu,jednotku riadenia programového priebehu,jednotku generovania dát, jednotku genero-vania adries a jednotku pomocných obvodovvyznačujúce sa tým, že na pamáť j 1) mikro-programu jo vedením {:1.54] připojená jed-notka (5] pomocných obvodov obsahujúcaokrem ovládacieho registra [54] i blok in-terface (51] magnetofonu, blok interface(52] klávesnice a blok pripojenia (53) funkč-nýcíi klúčov, ktoré sú navzájom přepojenévedením (532, 533] a na vstupy (540) ovlá-dacieho registra (54] je připojený výstup(511) bloku interface (51] magnetofonu,výstup (521) bloku interface (52} klávesni-ce a výstup (531) bloku pripojenia (53)funkčných kfúčov, pričom na blok interfa-ce (51 j magnetofonu je vedením (651) při-pojený magnetofon (6), na blok interface(52) klávesnice je vedením (752) připojenáklávesnica (7) a na blok pripojenia (53)funkčných kfúčov sú vedením (853) připo-jené funkčně kfúče (8), ďalej je na pamat(1) mikroprogramu připojená jednotka (2) VYNÁLEZU riadenia programového priebehu tak, že ve-denie (123) je připojené na multiplexer(231) indexovacieho registra (23), vedenie(11.1) na obvody (21) postupného spracova-nia a vedenie (124) na multiplexer [241]programového čítača (25), pričom jeho vý-stup (244) je připojený na vstup (125) pa-máti (lj mikroprogramu, na ktorú je tak-tiež připojená jednotka (3) generovania dátvedením (133], ktorá obsahuje hlavný dato-vý blok (3Í), pomocný datový blok (32),maskovací register (33), blok (34) kompa-rátorov dát a pamat (35) testovacieho vzo-ru, ktoré sú medzi sebou. navzájom přepoje-né vedeniami (311, 312, 314, 315, 316) a najednotku (3) generovania dát je vedeniami(317, 318, 319, 320) připojený dekodér (22)inštrukcií, ktorý spolu s obvodmi (21) po-stupného spracovania, indexovacím regist-rom (23) so svojím multiplexerom (231),zásobníkom (232) a ukazovatelom zásobníka(233), ako i programovým čítačom (24) sosvojím multiplexerom (241), zásobníkom(242) a ukazovatelom zásobníka (243) tvo- 233812 ria jednotku riadenia (2) programovéhopriebehu, v ktorej sú navzájom přepojenévedeniami (251, 252, 253, 254, 255, 256, 257,258, 260, 261, 262, 263, 264, 265, 266, 267,268, 269), pričom na dekodér (22) inštruk-cií jednotky riadenia (2) programovéhopriebehu je vedením (411) připojený blok(45) komparátorov adries, vedením (412)připojený hlavný blok (41) generovania ad-ries a vedením (413) připojený pomocnýblok (42) generovania adries, ktoré spolus registrom (44) horného limitu a registrom lil (43) dolného limitu tvoria jednotku (4) ge-nerovania adries a sú medzi sebou přepoje-né vedeniami (414, 415, 416, 417, 418, 419),pričom jednotka (4) generovania adries jespojená s jednotkou (3) generovania dát ve-deniami (420, 421, 422, 423) a testovaný po-lovodičový prvok (9) je připojený vedením(92) k jednotke riadenia (2) programovéhopriebehu, vedením (91) k jednotke (3) ge-nerovania dát a taktiež vedením (93) k jed-notke (4) generovania adries.
  2. 2 listy výkresov
CS817978A 1981-10-30 1981-10-30 Device for checking of semiconductor elements CS238812B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CS817978A CS238812B1 (en) 1981-10-30 1981-10-30 Device for checking of semiconductor elements

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CS817978A CS238812B1 (en) 1981-10-30 1981-10-30 Device for checking of semiconductor elements

Publications (2)

Publication Number Publication Date
CS797881A1 CS797881A1 (en) 1985-05-15
CS238812B1 true CS238812B1 (en) 1985-12-16

Family

ID=5429805

Family Applications (1)

Application Number Title Priority Date Filing Date
CS817978A CS238812B1 (en) 1981-10-30 1981-10-30 Device for checking of semiconductor elements

Country Status (1)

Country Link
CS (1) CS238812B1 (cs)

Also Published As

Publication number Publication date
CS797881A1 (en) 1985-05-15

Similar Documents

Publication Publication Date Title
EP0053665B1 (en) Testing embedded arrays in large scale integrated circuits
US4493045A (en) Test vector indexing method and apparatus
AU734278B2 (en) Diagnostic memory access
US5157781A (en) Data processor test architecture
US4313200A (en) Logic test system permitting test pattern changes without dummy cycles
CA1145852A (en) Diagnostic circuitry in a data processor
KR100240662B1 (ko) 제이태그에 의한 다이나믹램 테스트장치
US3961251A (en) Testing embedded arrays
US5051997A (en) Semiconductor integrated circuit with self-test function
US5781560A (en) System testing device and method using JTAG circuit for testing high-package density printed circuit boards
US5636227A (en) Integrated circuit test mechansim and method
EP1036338B1 (en) Boundary scan system with address dependent instructions
EP0180196B1 (en) Programmable counter/timer device
US4670879A (en) Pattern generator
JPH0374796B2 (cs)
US5673274A (en) Test method for semiconductor device
NL8620022A (nl) Opslaginrichting.
EP0699999B1 (en) Memory architecture for automatic test equipment using vector module table
CS238812B1 (en) Device for checking of semiconductor elements
CN100370269C (zh) 一种边界扫描测试控制器及边界扫描测试方法
US4513400A (en) Circuit for reading out address data applied to a memory in a one-chip microcomputer
JPS6153579A (ja) 論理回路機能試験機
Hassan et al. Pseudo-exhaustive testing of sequential machines using signature analysis
SU739658A1 (ru) Устройство дл контрол пам ти
Angwin et al. The need for real-time intelligence when testing VLSI