CN2694339Y - 一种适用于航空航天器中的嵌入式计算机*** - Google Patents

Abstract

本实用新型涉及一种适用于航空航天器中的嵌入式计算机***，基于Compact PCI结构，包括一底板和第一***主板，第二***主板及一电源/控制板，两***主板和一电源/控制板插接在底板的插槽上，其中，两***主板分别插接在底板的两***插槽内，互为备份；所述***通过电源/控制板的控制逻辑来控制信号高低，从而控制两***主板的主从关系。本实用新型采用基于COMPACT PCI总线结构的设计和可重构技术，对COMPACT PCI规范做了重新定义，由原来一底板支持单***板扩展为一底板支持双***板，且在电源/控制接口板上备份有启动芯片BOOTROM BAK，作为备份启动，充分提高了所述计算机***的处理能力和性能，并增加了所述计算机***的稳定性。

Description

一种适用于航空航天器中的嵌入式计算机***

技术领域

本实用新型涉及一种嵌入式计算机***，尤其涉及应用于航空、航天领域中的高性能、高可靠计算机***。

背景技术

Compact PCI技术是一种基于标准PCI总线的小巧而坚固的高性能总线技术。1994年PICMG(PCI Computer Manufacturer’s Group，PCI工业计算机制造商联盟)提出了Compact PCI技术，它定义了更加坚固耐用的PCI版本。在电气、逻辑和软件方面，它与PCI标准完全兼容。

Compact PCI板具有以下特点：

·  PCI局部总线

·标准的Eurocard尺寸(根据IEEE 1101.1机械标准)

·HD(高密度)2mm引脚与插座连接器(IEC认可，Bellcore)

一、PCI局部总线

PCI即***设备互联之意，1992年由Intel发布，很快成为商业PC机总线标准。PCI是一种独立于处理器的数据总线，不但性能良好而且价格便宜。PCI局部总线大意两种数据宽度：32位和64位，总线速度可达66MHZ，理论数据处理能力：32位为264MB/S，64位为528MB/S。大多数计算机和操作***都支持PCI。因为有大量支持PCI的产品，使得PCI产品既便宜又容易买到。拥有这些优势，PCI总线非常适合在高速计算和高速数据通讯领域中应用。

二、欧式插卡机械结构

欧式插卡机械结构是一种由VMEbus推广的工业级包装标准。有两种欧式插卡规格：3U和6U。3U Compact PCI卡尺寸为160mm×100mm，6U卡为160mm×233.35mm，其具体形状如图1所示。Compact PCI卡的前面板符合IEEE 1101.1和IEEE 1101.10标准，并且可以包含可选的EMC密封圈以降低电磁干扰。典型情况下前面板包含I/O接口，LED指示灯和开关。Compact PCI也支持IEEE 1101.11的后面板I/O。由于其易于维护的特性，后面板I/O在电信设备上用的非常普遍。由于所有的连线都连接在后部转接板上，前面的Compact PCI插卡没有任何连线，因此可以在更换板卡时无需重新连线。

三、针孔连接器

Compact PCI使用符合IEC-1076国际标准高密度气密式针孔连接器，其2mm的金属针脚具有低感抗和阻抗，从而减少了高速PCI总线引起的信号反射，使Compact PCI***在单总线段即可达到8个槽，Compact PCI定义了5种接口：J1到J5，规范只定义了J1和J2的信号线管脚。3U Compact PCI板卡只有J1和J2两个接口，6U板J1到J5都包括。J1和J2在3U和6U Compact PCI板卡上的定义是一样的，因此3U和6U Compact PCI板卡在电气上是可以互换的。

Compact PCI***由一个或一个以上的Compact PCI段组成，每一个段包括1块***板(System Slot)和7块***板(Peripheral Slot)，板与板中心的间距为20.32mm。***板为所有该段内的板提供仲裁、时钟分配和复位功能。***板负责执行***的初始化，管理每一个本地板的IDSEL信号。在物理上，***板可以插在背板上的任何位置。为了简化问题，规范规定最左边的槽位为***板的插槽(从背板前面看)，具体的位置如图2所示。***中卡为垂直安装，以确保适当的散热。气流均匀，散热性好。

Compact PCI总线具有良好的机械特性。它增强了PCI***在电信或其他条件恶劣的工业环境中的可维护性和可靠性。Compact PCI板遵从Eurocard封装标准，从而为PCI环境增加了工业级别的可靠性与可维护性。Eurocard特性包括大量可选的板卡特性(可有4096个组合)，如前端面板封挡、减少电磁干扰的EMC保护特性等。Compact PCI电路板采用IEC规格的2mm插针插接连接器，其插槽电路板可从机箱前面***，I/O板可从机箱前面***也可以从背面***。Compact PCI的连接器本身是高低不同的针和槽式连接器。这些针槽连接器可提供更快的传播速度，减少总线/连接器接口上的反射，降低噪音，可更好地匹配阻抗，并且提高了机械可靠性。这些针槽连接器、封挡机制等综合在一起，为每一块板与***间的连接提供更好的支持和耐久性，维护、修理和升级等也都得到明显的简化。

Compact PCI总线是以PCI电气规范为标准的高性能工业用总线。Compact PCI总线易于扩展，可同时支持多达256个的标准PCI总线设备。它可在每个子***中支持8个插槽，加上桥接芯片后，Compact PCI可很容易地扩展支持到32个插槽。

基于以上Compact PCI总线技术的优点，该总线结构正逐渐取代原有的总线结构，被广泛应用于工业控制等领域的计算机***中。目前APCI5000系列嵌入式工业控制机采用了Compact PCI总线技术，底板只有一个***槽，单CPU板卡，其性能得到了大大提高，但是对于***可靠性和计算机性能都要求较高的领域，例如航空、航天领域，其可靠性和性能都有待提高。

同时，现代航天科技的高速发展，需要航天计算机的数据处理能力大幅度提高，而目前国内使用的航天计算机还不能达到这样的高要求，为此，基于高性能CPU的计算机主板的研究开发就显得尤为必要。一个航天电子***是一个典型的层次结构，越向上层，对计算机的处理能力的要求越高，同时对可靠性的要求也越高，不同的功能块对计算机的处理能力要求不相同，数据信息交换的量也不同。目前，我国的航天电子***在中低处理能力计算机和中低速率数据联网传输方面已有较成熟的技术储备，而在高性能计算机和高速数据传输方面和国际先进水平还有明显的差距。

此外，卫星或飞船***一般提供给27V电源给载荷，而多数的集成电路芯片采用的电压为5V、3.3V、2.5V等；同时，为了控制和监测计算机***的工作方式，使其更加有效地为航天工程服务，须采用的先进合理控制逻辑和有效的监测手段。现有计算机***的结构和板卡的设计都需要进一步的改进。

实用新型内容

本实用新型所要解决的技术问题是提供一种适用于航空航天器的嵌入式计算机***，以提高单***主板的计算机***性能和处理能力，增加***稳定性。

为了解决上述技术问题，本实用新型提供的一种适用于航空航天器的嵌入式计算机***，基于Compact PCI结构，包括一底板和第一***主板，其特征在于，还包括第二***主板及一电源/控制板，两***主板和一电源/控制板插接在底板的插槽上，其中，两***主板分别插接在底板的两***插槽内，互为备份；所述***通过电源/控制板的控制逻辑来控制信号高低，所述信号通过底板分别传入两***主板，控制两***主板的主从关系；两***主板均有各自的启动芯片，并在电源/控制板上有一备份启动芯片，通过电源/控制板上的控制逻辑产生高低信号来控制所述嵌入式计算机***的启动方式；两***主板和电源/控制板与底板通过COMPACT PCI总线和X端口总线进行通讯和连接；电源/控制板通过底板向底板上各板提供所需电压。

在上述技术方案中，所述两***主板CPU的只读存储器的RCSO#地址空间的一部分可以当作输入/输出空间使用，定义为X端口。

在上述技术方案中，两***主板和电源/控制板上均有X端口总线和X端口，在底板上，X端口被连接到每个插槽，供需要的设备使用。

在上述技术方案中，两***主板通过X端口总线与电源/控制板中的备份启动芯片连接，所述备份启动芯片提供备用的启动代码地址。

在上述技术方案中，两个***插槽中一个相当于是另一个的备份，任一时刻只有一个***槽处于主***槽，所述底板除两***插槽和电源/控制板插槽外，其它插槽均可插接基于Compact PCI总线或基于Compact PCI和X端口总线的板卡，电源/控制板可插接在底板上非***插槽的其它任一插槽上。

在上述技术方案中，主***主板可从本板的启动芯片启动，也可从电源/控制板上的备份启动芯片启动，从***主板只能从本板的启动芯片启动。

在上述技术方案中，所述计算机***电复位过程中，作为主***主板在启动过程是：首先复位其它插槽中的插卡，主***主板上电复位后，可打开或保持包括从***主板在内的其它插卡的复位状态，其它插卡在复位被解除之后才能正常启动。

在上述技术方案中，所述计算机***一般的启动过程中，主***主板先启动，在主***主板启动完成之后，才开始从***主板和其它接口板的启动；如果主***主板没有解除其它插卡的复位信号，则从***主板和其它的接口板始终保持复位状态。

在上述技术方案中，所述计算机***的时钟和仲裁信号只由主***主板提供，所述时钟和仲裁信号在底板上通过模拟开关连接到各个插槽，且电源/控制板上的双串口只能由主***主板使用。

在上述技术方案中，所述计算机***内的其它设备，即COMPACT PCI总线上的其它插卡向主***主板申请使用总线，得到许可后才使用总线。

在上述技术方案中，所述底板插槽上的插卡其机械外形均满足COMPACT PCI 3U标准或COMPACT PCI 6U标准。

在上述技术方案中，所述计算机***可通过CPU板卡上的1553B总线与和外部设备进行通讯。

由上可知，本实用新型采用基于COMPACT PCI总线结构的设计和可重构技术，对COMPACT PCI规范做了重新定义，由原来一底板支持单***板扩展为一底板支持双***，且在电源/控制接口板上备份有启动芯片(BOOTROM)BAK，作为备份启动，对COMPACT PCI的引脚做了扩展应用和定义，在CPU板卡上和电源/控制接口板上定义有PORTX接口和总线，在底板上定义有PORTX接口，从而通过PCI总线和PORTX总线进行***内通讯，以上设计充分提高了所述计算机***的处理能力和性能，并增加了所述计算机***的稳定性。

本实用新型提供了一种适用于航空航天器的嵌入式计算机***，该***具有高性能、高可靠性的计算机***，功能强大，可靠性高，体积较小，功耗适中，适用于航空航天等领域，特别适合需要高可靠且处理能力需求较高的项目。

附图说明

图1为本实用新型实施例的嵌入式计算机***结构示意图；

图2为本实用新型实施例的嵌入式计算机***启动逻辑图；

图3为本实用新型实施例的嵌入式计算机***底板上的时钟和仲裁信号连接示意图；

图4为本实用新型实施例的嵌入式计算机***的***主板原理图；

图5为本实用新型实施例的嵌入式计算机***的***主板中现场可编程门阵列芯片的控制双启动逻辑图；

图6为本实用新型实施例的嵌入式计算机***的***主板中X端口地址空间分配图；

图7为本实用新型实施例的嵌入式计算机***的电源/控制板原理图；

图8为本实用新型实施例的嵌入式计算机***的电源/控制板上平面层电源的分割示意图；

图9为本实用新型实施例的嵌入式计算机***的电源/控制板与控制面板的连接示意图；

图10为本实用新型实施例的嵌入式计算机***的控制面板的示意图。

图面说明：

一嵌入式计算机***——10；底板——20；第一***主板——30；

1394接口板——40；以太网接口板——50；电源/控制板——60；

数字信号处理接口板(DSP接口板)——70；第二***主板——80；

第一插槽——21；第二插槽——22；第三插槽——23；第四插槽——24；第五插槽——

25；第六插槽——26；第一***主板——30；

CPU芯片——31；同步动态随机存储芯片(SDRAM)——32；

启动芯片(BOOTROM芯片)——33；

快闪存储芯片(FLASHDISK)——34；

现场可编程门阵列芯片(FPGA芯片)——35；

PCI-1553B接口芯片——36；复位及看门狗电路——37；

10欧姆电阻——38；电源/控制板——60；

+27V转+5V/±12V DC/DC电源模块——61；

备份启动芯片(BOOTROMBAK芯片)——62；

+5V转+2.5V电源芯片——63；+5V转+3.3V电源芯片——64；

第一控制继电器——65；第二控制继电器——66；

双串口芯片——67；遥测/遥控/电源接——68；

第一***主板为主***板按钮——92；

第二***板为主***板按钮——93；

***复位按钮——94；

主启动芯片启动按钮(BOOTROM芯片启动按钮)——95；

备份启动芯片启动按钮(BOOTROMBAK芯片启动按扭)——96；

第一***主板为主***板指示灯——97；

第一***主板从主启动芯片启动指示灯——98；

第一***主板从备份启动芯片启动指示灯——99；

第一***主板电源监测指示灯——100；

第二***主板为主***板指示灯——101；

第二***主板从主启动芯片启动指示灯——102；

第二***主板从备份启动芯片启动指示灯——103；

第二***主板电源监测指示灯104。

具体实施方式

下面结合附图和具体实施例详细说明本实用新型的技术方案。

参考图1-10，一种适用于航空航天器的嵌入式计算机***，采用了一个底板加6个插卡的计算机硬件结构，其机械外形为标准的PCI 3U结构，6个板垂直安装，如图1所示，一嵌入式计算机***10包括一底板20，第一***主板30、一1394接口板40、一以太网接口板50、一电源/控制板60、一数字信号处理接口板(DSP接口板)70及第二***主板80。所述计算机***的底板和底板插槽上***的各个板卡以下将依次说明其结构和

具体实施方式。

标准的Compact PCI结构中，每个底板最多可开8个插槽，其中一个插槽为***插槽，插接***主板，另外的插槽为周边槽，插接除主板外的其它接口板，且电源/控制板可插接在除***槽外的任一插槽。本实用新型实施例中，底板20，尺寸为130mm×162mm，底板上开有6个插槽，如图1所示，分别为第一插槽21、第二插槽22、第三插槽23、第四插槽24、第五插槽25和第六插槽26，其中，作为普通***接口板的插槽为第二插槽、第三插槽、第四插槽、第五插槽，第四插槽插接电源/控制板，第二插槽插接1394接口板、第五插槽插接DSP接口板，第三插槽插接以太网接口板；第一插槽21和第六插槽26为***主板插槽，即***插槽，分别插接第一***主板和第二***主板，在两个***插槽中，一个相当于是另一个的备份，通过控制逻辑使得在任一时刻只有一个处于***槽的功能，后述将详细描述所述控制逻辑。以上6块PCI板卡与底板上的插槽的连接都是基于Compact PCI总线结构的连接，其中两***主板和一电源/控制板与所述计算机***底板是基于Compact PCI总线和X端口总线(PORTX总线)结构的，在底板上，X端口被连接到每个插槽，供需要的设备(板卡)使用，关于X端口的定义将在***主板的介绍中详细说明。

此处，两个互为备份的***槽是对Compact PCI技术规范做了扩展和创新应用。第一插槽21和第六插槽26中的一个固定引脚被拉低或拉高，并且此信号被引入到***主板中的现场可编程门阵列芯片(FPGA芯片)35中(图4示出)，当***主板被***到第一插槽21或者第六插槽26中时，***软件运行时通过判断上述固定引脚信号的高或低就可以知道所述***主板是***到第一插槽21或者第六插槽26中。本实施例中，第一插槽的此引脚被拉低，而第六插槽的此引脚被拉高。

由上可知，一嵌入式计算机***10包括两块***主板，两个***主板互为备份，一个作为主设备(HOST)，另一个作为从设备(AGENT)，HOST与AGENT的设定可通过电源/控制接口板的控制逻辑来控制两边的***槽SYSEN#信号来实现，具体实现方式将在后述***主板部分详细说明。在对可靠性要求不是特别高的场合，可只使用一个***主板。所述嵌入式计算机***的PCI时钟和仲裁均由HOST主板提供，PCI总线上的其它设备需要使用总线必须向HOST主板申请，得到许可方可使用总线。

一嵌入式计算机***10与外界的接口包括1553B总线接口、串口、以太网接口，而且可以通过插卡扩展1394高速总线接口或其它标准的接口。一嵌入式计算机***10有两对串口和一对网口(图中未示出)，其中一对串口挂接在X端口总线上(PORTX总线)(图7示出)，另一对串口挂接在Compact PCI总线(图中未示出)，网口挂接在Compact PCI总线上(图中未示出)。挂接在PORT X上的双串口只能为HOST主板所使用。

一嵌入式计算机***10的两块***主板有各自的启动芯片(BOOTROM芯片)，另外在电源\控制板60上有一个备份启动芯片(BOOTROMBAK芯片)，作为HOST的主板可以选择从本板的启动芯片(BOOTROM芯片)启动或者从备份启动芯片(BOOTROMBAK芯片)启动，而作为AGENT的主板，只能从本板的BOOTROM芯片启动。两***主板的主从关系控制及***主板的启动方式可以通过控制面板90(图10示出)上传来的遥控命令来控制。具体实现方式将在后述***主板部分和电源/控制板部分详细说明。

在***上电复位过程中，作为主设备(HOST)的主板在启动的过程中首先复位其它5个插槽中的插卡，在主设备上电复位完成后，可使用软件打开或保持包括从设备(AGENT)主板在内的其它插卡的复位状态，其它插卡在复位被解除之后才能正常启动。所以所述嵌入式计算机***一般的启动过程是：主设备(HOST)先启动，在主设备启动完成之后，才开始从设备(AGENT)主板和其它接口板的启动，如图2所示。如果主设备没有解除其它插卡的复位信号，则从设备主板和其它的接口板始终保持复位状态。

启动步骤：

第一***主板为主设备(HOST)

步骤210，所述嵌入式计算机***以第一***主板为主设备(HOST)，并且从第一***主板启动芯片(BOOTROM芯片)启动；第一***主板启动时第二***主板为从设备，且处于复位状态。第一***主板启动完成，在超级终端打印出：“***从本地启动芯片(BOOTROM芯片)启动，HOST为第一***主板”；

步骤220，***以第一***主板为主设备(HOST)，并且从备份启动芯片(BOOTROMBAK芯片)启动；第一***主板启动时第二***主板为从设备，且处于复位状态。第一***主板启动完成，在超级终端打印出：“***从备份启动芯片(BOOTROMBAK芯片)启动HOST为第一***主板”；

步骤230，通过超级终端显示当前执行的任务，当前用户任务为：“lamp1”，通过td“lamp1”命令停止当前任务(LED闪烁停止)，然后启动任务“lamp2”，显示当前执行的任务，(LED以另一种方式闪烁)。

步骤240，然后，可以通过超级终端命令“pciRelease”解除第二***主板复位状态，第二***主板正常启动。再通过超级终端命令“pciReset”重新使第二***主板处于复位状态。位于其它插槽的插卡也可以用同样的方式复位或解除复位。

假设第一***主板发生故障，第二***主板为HOST

步骤250，模拟当第一***主板发生故障时，发遥控命令切换第二***主板为主设备(HOST)，从第二***主板的启动芯片(BOOTROM芯片)启动，启动完成，在超级终端打印出：“***从本地启动芯片(BOOTROM芯片)启动，HOST为第二***主板”；

步骤260，第二***主板作为主设备(HOST)也可以从备份启动芯片(BOOTROMBAK芯片)启动，启动完成后，在超级终端打印出：“***从备份启动芯片(BOOTROMBAK芯片)启动，HOST为第二***主板”。

如图3所示，Compact PCI的时钟和仲裁信号在底板20上是通过模拟开关连接到各个插槽的。当第一插槽SYSENA为低电平，此时第六插槽SYSENF为高电平时，第一插槽21中***的第一***主板30为主设备(HOST)，PCI***的时钟和仲裁均由第一***主板30提供；当第一插槽SYSENA为高电平，此时第六插槽SYSENF为低电平时，第六插槽26中***的第二***主板80为主设备(HOST)，PCI***的时钟和仲裁均由第二***主板80提供。

第一插槽SYSENA和第六插槽SYSENF电平的高低是通过电源/控制板接受来自控制面板90传来的外部遥控命令控制继电器来实现(图7示出)，后述将详细描述电源/控制板60和控制面板90的结构和实施方式。通过判断***主板SYSTEN#电平信号的高低，***软件可以判断出***主板是运行在主设备(HOST)模式还是从设备(AGENT)模式，从而执行相应的处理程序，详见后述说明。

所述计算机***10上的底板插槽上除了插接两***主板和一电源/控制板外，其它三个插槽插接的设备只要满足COMPACT PCI技术标准即可，其它插接板卡与底板之间既可以通过PCI总线通讯，也可以通过PCI总线和PORTX总线通讯，在底板上，X端口被连接到每个插槽，供需要的设备使用。

如图4所示，第一***主板(第一CPU板)30遵循Compact PCI 3U标准，尺寸为160mm×100mm，具有J1和J2两插件接口。所述第一***主板30包括CPU芯片31、同步动态随机存储芯片(SDRAM)32、启动芯片(BOOTROM芯片)33、快闪存储芯片(FLASHDISK)34、现场可编程门阵列芯片(FPGA芯片)35、PCI-1553B接口芯片36、复位及看门狗电路37、10欧姆电阻38、X端口(PORT X)(未示出)、数据总线、地址总线、PCI总线及X端口总线(PORTX总线)等。***主板和整个计算机***的连接是基于Compact PCI总线和PORTX总线结构的。

在上述CPU板中CPU芯片31采用MPC8240，MPC8240是MOTOROLA公司生产的高性能片上***，内部集成32位超标量PowerPC 603e处理器内核、内存控制器(支持ECC功能)、PCI总线控制器、DMA控制器、可编程中断控制器等，运行时钟可达到250M赫兹，处理能力可达到250MIPS。

CPU芯片31的ROM空间分为两部分，RCSO地址空间和RCS1地址空间，在设计中RCSO空间被配置成8位数据宽度、1M地址空间，用作***启动的BOOTROM，RCS1空间被配置成64位数据宽度、8M地址空间，用作存放用户程序，其结构被配置成类似电子硬盘的分区结构，在本***中称为FLASHDISK。

其中，CPU芯片31的RCSO地址空间既可为存储设备使用又可为非存储设备使用，即可以作为通用I/O端口使用，称为X端口(PORTX)(图中未视出)，在本设计中，通过FPGA，将RCSO地址空间的部分地址用做PORTX使用，双串口和备份BOOTROM均连接在PORTX总线上，同时PORTX的部分空间被用作PCI设备的复位、喂狗、中断读入、中断隔离控制等辅助逻辑。

如图6所示，在FPGA芯片35中，通过译码逻辑，将RCSO地址空间进行了重新划分，除高1M空间为引导程序(BOOTROM)区外，其余的1M空间被划分为：PORTX备用片选1、2，中断隔离控制，PCI设备复位控制，双串口片选，外部中断读入，喂狗等。除喂狗外，其余的信号当SYSEN为低电平时有效，当SYSEN为高电平时被隔离。这样就可以保证作为主设备的CPU板对***资源的控制。

挂接到RCS1地址空间的FLASHDISK被配置成类似硬盘的文件分区***，多个用户程序可以存放到其中，可以通过命令激活某个应用程序，从而执行相应的任务。

CPU芯片31的RAM空间为64M地址空间，数据宽度为64位+8位ECC校验，使用了1片5合1同步动态随机存储器(SDRAM)，CPU的数据总线直接和同步动态随机存储器(SDRAM)芯片32的数据总线连接，地址总线须经过10Ω电阻排后和同步动态随机存储器(SDRAM)的地址总线连接。通过配置引脚可以选择同步动态随机存储器(SDRAM)芯片32的工作频率，在本设计中，同步动态随机存储器(SDRAM)可工作在100MHZ频率下，此时CPU芯片31工作频率为200MHZ。

如图4所示，在CPU板上的1553B接口芯片36和CPU芯片31通过PCI总线连接，在1553B接口芯片36内部集成有PCI桥，将PCI信号转换为LOCAL信号，1553B总线由1553B总线A和1553B总线B组成，通过1553B总线接口CPU板就可以和外部***进行通讯。

只要给上述第一CPU板30提供电源，此高性能主板就可以通过1553B总线和外部设备进行通讯，成为一个单板计算机。

综上所述，所述FPGA完成辅助逻辑，包括对FLASHDISK、BOOTROM芯片、PORT X地址、控制总线的驱动，完成对BOOTROM芯片和PORT X数据总线的驱动。

同时由于BOOTROM芯片和PORTX均为+5V芯片，本***利用FPGA的5V Tolerance特性实现+3.3V的LVTTL电平同+5V的HCMOS电平的转换。

另外，由于本***的BOOTROM在电源板上有冗余备份，主、备份BOOTROM占用相同的物理空间，FPGA根据电源板上的控制逻辑，保证只有处于主份状态的CPU板才可使用PORTX接口功能，也只有处于主份状态的CPU板才可使用备份BOOTROM。

如图5所示，SYSEN#信号通过底板传入CPU板，SYSEN#控制CPU的MAA1信号，当MAA1信号为高，CPU工作在主模式(HOST)，当MAA1信号为低，CPU工作在从模式(AGENT)。同样SYSEN#信号被引入FPGA，控制备份启动芯片(BOOTROMBAK芯片)的地址数据总线，当设备为HOST时，BOOTROMBAK芯片地址数据总线通，当设备为AGENT时BOOTROMBAK地址数据总线为高阻态，即当设备为HOST时，既可采用BOOTROM芯片上的引导程序(BOOTROM)启动，也可采用BOOTROMBAK芯片上的备份引导程序(BOOTROMBAK)启动；当设备为AGENT时，只能采用BOOTROM芯片上的BOOTROM启动。

如图5所示，BOOTSEL信号被引入FPGA中，通过FPGA中的逻辑开关，控制启动的方式，当BOOTSEL信号为低时，BOOTROM芯片的地址、数据总线被开启，BOOTROMBAK芯片的地址、数据总线被隔离；同样当BOOTSEL信号为高时，BOOTROMBAK芯片的地址、数据总线被开启，BOOTROM芯片的地址、数据总线被隔离。

由上可知，上述***中双启动的实现是通过位于CPU板上的FPGA芯片35来控制完成，当外部控制命令SYSEN#信号为低时(此时，该CPU板为主设备)，外部控制命令BOOTSEL信号为低，***从位于该CPU板上的BOOTROM启动，BOOTSEL信号为高，***通过PORTX从位于外部接口上的备份启动芯片(BOOTROMBAK芯片)启动，BOOTROMBAK芯片来自于电源/控制接口板；当外部控制命令SYSEN#信号为高时(此时，该CPU板为从设备)，***只能从位于该CPU板上的BOOTROM启动。以下为启动的过程：

1、***主板******插槽中，输入的SYSEN#信号为低

1)外部控制命令BOOTSEL信号为低，该***主板为主设备(HOST)，并且从启动芯片(BOOTROM芯片)启动；启动完成，在超级终端打印出：“***从本地启动芯片(BOOTROM芯片)启动，HOST为该***主板”；

2)外部控制命令BOOTSEL信号为高，该***主板为主设备(HOST)，并且从备份启动芯片(BOOTROMBAK芯片)启动，启动完成，在超级终端打印出：“***从备份启动芯片(BOOTROMBAK芯片)启动，HOST为该***主板”。

2、上述***主板插槽输入的SYSEN#信号为高时

***主板只能从BOOTROM芯片启动，并且不能使用PORTX上的双串口，超级终端无打印信息。

本实用新型实施例中第二***主板80的设计实施与第一***主板30的设计实施相同。

本实用新型实施例中的电源/控制板60，如图7所示，遵循Compact PCI 3U标准，尺寸为160mm×100mm。电源/控制板60上主要包括以下元器件：+27V转+5V/±12V DC/DC电源模块61，备份启动芯片(BOOTROMBAK芯片)62，+5V转+2.5V电源芯片63，+5V转+3.3V电源芯片64，第一控制继电器65，第二控制继电器66、双串口芯片67，遥测/遥控/电源接口68等。其中，备份启动芯片(BOOTROMBAK芯片)通过X端口总线与***主板相连。X端口为***主板上CPU中只读存储器的RCSO#地址空间的一部分被当作输入输出端口空间使用，定义为X端口(PORTX)。

当+27V电压通过+27V转+5V/±12V DC/DC模块61后，得到+5V和±12V电压，因为电源/控制板60上没有元器件使用±12V电压，所以±12V被引到Compact PCI接插件上，连接到底板上，供计算机***中需要的设备使用；位于电源/控制板上的所述BOOTROMBAK芯片、第一控制继电器、第二控制继电器、双串口芯片等元器件都需要+5V供电，所以，在电源层+5V被分为一大块，同时为了便于电源层分割，如图8所示，对Compact PCI的标准电源信号进行了重新定义，重新定义后电源排列比较整齐，在Compact PCI接插件区域，电源从上至下分为+5V、+2.5V、+3.3V，这种分割使得在计算机***的设计时，底板上的电源层分割也比较整齐划一。

+5V电源分别通过所述+5V转+2.5V电源芯片63和所述+5V转+3.3V电源芯片64转换成+2.5V和+3.3V电压，连同+5V电源一起，通过底板送到***主板和其它接口板，供***主板和其它板上的芯片使用。+5V转+2.5V电源芯片63和+5V转+3.3V电源芯片64均采用MAXIM MAX1644电平转换芯片。

如图9所示，电源/控制板60通过遥测/遥控/电源接口68连接到一个控制面板90，通过控制面板90可以发控制命令使电源/控制板60处于一种工作既定的工作状态，同时控制面板90上的指示灯可以显示出目前***所处的工作状态。

如图10所示，控制面板90上有5个控制按钮和8个状态指示灯，分别是：

5个控制按钮包括，第一***主板为主***板按钮92，第二***板为主***板按钮93，***复位按钮94、主启动芯片启动按钮(BOOTROM芯片启动按钮)95、备份启动芯片启动按钮(BOOTROMBAK芯片启动按扭)96。

8个状态指示灯包括，第一***主板为主***板指示灯97、第一***主板从主启动芯片启动指示灯98、第一***主板从备份启动芯片启动指示灯99、第一***主板电源监测指示灯100、第二***主板为主***板指示灯101、第二***主板从主启动芯片启动指示灯102、第二***主板从备份启动芯片启动指示灯103和第二***主板电源监测指示灯104。

当第一***主板为主***板按钮92按下时，通过第一控制继电器66使SYSENA信号为低，计算机***中第一***主板为主***板，第一***主板为主***板指示灯97点亮；同样，第二***主板为主***板按钮93按下时，通过控制继电器1使SYSENF信号为低，计算机***中第二***主板为主***板，第二***主板为主***板指示灯101点亮。

主启动芯片启动按钮95按下时，通过第二控制继电器66使BOOT信号为低，主***板从主启动芯片启动，如果此时第一***主板作为主***主板，则第一***主板从主启动芯片启动指示灯98点亮，如果此时第二***主板作为主***板，则第二***主板从主启动芯片启动指示灯102点亮。

同样，备份启动芯片启动按扭96按下时，通过第二控制继电器66使BOOTBAK信号为低，主***板从备份启动芯片启动；如果此时第一***主板作为主***板，则第一***主板从备份启动芯片启动指示灯99点亮，如果此时第二***主板为主***板，则第二***主板从备份启动芯片启动指示灯103点亮。

当***复位按钮94按下时，整个计算机***处于复位状态，然后保持上次启动的状态重新启动。

通过控制面板90上的按钮，可以得到预期的结果，通过控制面板90上的指示灯，可以看到***当前的工作状态。

在电源/控制板60上的备份启动芯片62，通过X端口总线(PORTX总线)和***主板相连，目的是提供一个备用的启动代码地址，当位于主设备上的主启动芯片受到意外损害而不能时正常启动时，可以通过控制命令切换到备份启动芯片启动，这也适应了航天工程高可靠性的特点。

此外，如果***的电压的波动超出正常的波动范围，控制面板上的监测灯就会提示报警。

以下为***正常启动后，控制面板90的工作过程：

1)***设备正常启动后，按下第一***主板为主***板按钮92，设备复位后重新启动，第一***主板为主***板指示灯97亮，表明控制命令得到正常响应。

2)再按下主启动芯片启动按钮95，设备复位后重新启动，第一***主板从主启动芯片启动指示灯98亮，表明控制命令得到正常响应；然后再按下备份启动芯片启动按纽96，设备复位后重新启动，第一***主板从备份启动芯片启动指示灯103亮，表明控制命令得到正常响应。

3)***设备正常启动后，按下第二***主板为主***板按钮93，设备复位后重新启动，第二***主板为主***板指示灯101亮，表明控制命令得到正常响应。

4)再按下主启动芯片启动按扭95，设备复位后重新启动，第二***主板从主启动芯片启动指示灯102亮，表明控制命令得到正常响应；然后再按下备份启动芯片启动按纽96，设备复位后重新启动，第二***主板从备份启动芯片启动指示灯103亮，表明控制命令得到正常响应。

5)按下***复位按纽，设备复位后重新启动，保持上一次的启动状态。

此外，本实用新型的技术方案同样可应用于Compact PCI 6U标准下，只是板卡的尺寸发生变化。

Claims (8)

1、一种适用于航空航天器中的嵌入式计算机***，基于Compact PCI结构，包括一底板和第一***主板，其特征在于，还包括第二***主板及一电源/控制板，两***主板和一电源/控制板插接在底板的插槽上，其中，两***主板分别插接在底板的两***插槽内，互为备份；所述***通过电源/控制板的控制逻辑来控制信号高低，所述信号通过底板分别传入两***主板，控制两***主板的主从关系；两***主板均有各自的启动芯片，并在电源/控制板上有一备份启动芯片，通过电源/控制板上的控制逻辑产生高低信号来控制所述嵌入式计算机***的启动方式；两***主板和电源/控制板与底板通过COMPACT PCI总线和X端口总线进行通讯和连接；电源/控制板通过底板向底板上各板提供所需电压。

2、如权利要求1所述的适用于航空航天器中的嵌入式计算机***，其特征在于，所述两***主板CPU的只读存储器的RCSO#地址空间的一部分当作输入/输出空间使用，定义为X端口。

3、如权利要求2所述的适用于航空航天器中的嵌入式计算机***，其特征在于，所述的第一***和第二***主板和电源/控制板上均有X端口总线和X端口，在底板上，X端口被连接到每个插槽，供需要的设备使用。

4、如权利要求1或2所述的适用于航空航天器中的嵌入式计算机***，其特征在于，所述的第一***和第二***主板通过X端口总线与电源/控制板中的备份启动芯片连接，所述备份启动芯片提供备用的启动代码地址。

5、如权利要求1或3所述的适用于航空航天器中的嵌入式计算机***，其特征在于，所述的第一***和第二***插槽中一个相当于是另一个的备份，任一时刻只有一个***槽处于主***槽，所述底板除两***插槽和电源/控制板插槽外，其它插槽均可插接基于Compact PCI总线或基于Compact PCI和X端口总线的板卡，电源/控制板可插接在底板上非***插槽的其它任一插槽上。

6、如权利要求1所述的适用于航空航天器中的嵌入式计算机***，其特征在于，所述计算机***的时钟和仲裁信号只由主***主板提供，所述时钟和仲裁信号在底板上通过模拟开关连接到各个插槽，且电源/控制板上的双串口只能由主***主板使用。

7、如权利要求1所述的适用于航空航天器中的嵌入式计算机***，其特征在于，所述底板插槽上的插卡其机械外形均满足COMPACT PCI 3U标准或COMPACT PCI 6U标准。

8、如权利要求1所述的适用于航空航天器中的嵌入式计算机***，其特征在于，所述计算机***可通过CPU板卡上的1553B总线与和外部设备进行通讯。

Images