CN2490618Y - Ddrram与sdram共存于主机板的装置 - Google Patents

Ddrram与sdram共存于主机板的装置 Download PDF

Info

Publication number
CN2490618Y
CN2490618Y CN 01208956 CN01208956U CN2490618Y CN 2490618 Y CN2490618 Y CN 2490618Y CN 01208956 CN01208956 CN 01208956 CN 01208956 U CN01208956 U CN 01208956U CN 2490618 Y CN2490618 Y CN 2490618Y
Authority
CN
China
Prior art keywords
slot
motherboard
sdram
ddr ram
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN 01208956
Other languages
English (en)
Inventor
何溪轩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitac International Corp
Original Assignee
Mitac International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitac International Corp filed Critical Mitac International Corp
Priority to CN 01208956 priority Critical patent/CN2490618Y/zh
Application granted granted Critical
Publication of CN2490618Y publication Critical patent/CN2490618Y/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Memory System (AREA)

Abstract

本实用新型有关一种DDR RAM与SDRAM共存于主机板的装置,它包括设置于一主机板上供SDRAM存储器模块插置的第一插槽及供DDR RAM存储器模块插置的第二插槽,并设有分别连接至第一插槽及第二插槽的一组数据线,且于各该数据线上依序连接一电阻、开关及一电压源,通过所述开关ON、OFF决定所述电阻与电压源连接与否,以实现DDR RAM存储器模块与SDRAM存储器模块两者能共存于同一主机板上的功效。

Description

DDR RAM与SDRAM共存于主机板的装置
本实用新型有关一种DDR RAM与SDRAM共存装置。
一般在主机板上通常设有存储器模块插槽(Socket)供存储器模块(MemoryModule)插置，且借助连接于存储器模块插槽与主机板上存储器控制器(北桥)之间的总线，可使CPU通过该北桥介面对存储器模块进行存取动作。而目前主机板上常使用的一种存储器模块插槽主要是供目前较广为使用的SDRAM存储器模块设置，故其上设计的电气介面(LVTTL)是符合SDRAM存储器模块的需求；而为了使数据传输速度更加快速，一种传输速度为SDRAM两倍的双倍数据速率(DDR：Double DataRate)SDRAM被开发出来，而由于DDR RAM的工艺大部分沿用SDRAM的工艺，且大小设计也与SDRAM不相上下，因此其开发过程并不困难且制作成本也仅较SDRAM略高一些，但其传输效能却比SDRAM要好很多，所以预计DDR RAM将会以其极佳的传输效率很快地成为市场主流：但是，因为DDR RAM存储器模块具有184只脚垫(PAD)而无法适用于具有168只接脚的SDARM插槽的主机板，而且，由于DDRRAM所使用的电气介面(SSTL-2)也与SDRAM的不同，而其中主要的差别是在于DDRRAM存储器模块的数据线必需通过一终端电阻(一般为27欧姆)连接至一1.25伏特的拉升电压，以借助该拉升电压提供一工作电流给DDR RAM，因此为了匹配DDR RAM使用，业者必须开发另一种适用DDR RAM的主机板，然而该主机板却无法供目前较受欢迎且易于取得的SDRAM存储器模块同时使用，因此，就算使用者有意愿买这样的主机板，却可能会因为目前尚未广泛使用的DDR RAM存储器模块的取得困难而打消买意。
本实用新型的目的在于提供一种DDR RAM与SDRAM共存于主机板的装置，可使DDRRAM与SDRAM均可于同一主机板上使用。
依据上述的自的，本实用新型的DD RAM与SDRAM共存于主机板的装置，其特点是，它包括：设于主机板上的第一插槽及第二插槽；分别与该第一插槽及第二插槽连接的一组数据线；数个电阻，各该电阻一端是分别与该组数据线的各条数据线对应连接；数个开关，各该开关一端是分别与所述电阻另一端对应连接；以及一电压源是与所述开关另一端连接。
采用本实用新型的上述方案，可通过控制所述开关ON、OFF选择该专电阻与电压源连接与否，从而实现DDR RA存储器模块与SDRAM存储器模块两者能共存于同一主机板上的功效。
为能进一步理解本实用新型的目的、特点和优点，下面将结合附图对本实用新型的较佳实施例进行详细的说明。
请参阅图1，它是本实用新型一较佳实施例的电路示意图，本实施例的DDR RAM与SDRAM共存于主机板的装置包括：设置于一主机板(图中未示)上的第一插槽1及第二插槽2、一组数据线3、数个电阻4、数个开关5以及一电压源VTT；其中，第一插槽1及第二插槽2可以是一个以上并列设置，但在本实施例中，为方便说明是皆以一个为例，第一插槽1主要是供一168PIN的SDRAM存储器模块(图中未示)插置，而该第二插槽2主要是供一更高速的184PIN的DDR RAM存储器模块(图中未示)插置；该组数据线3是为一数据总线，其分别与第一插槽1及第二插槽2连接，且该组数据线3一端是连接至一存储器控制器(北桥)7，使CPU8可通过该存储器控制器7对插置于第一插槽1或第二插槽2上的存储器模块进行存取动作；各该电阻4的一端分别与该组数据线3的每一数据线对应连接，且其电阻值一般为27欧姆，而所述电阻4另一端则分别与所述开关5一端对应连接，且所述开关5在本实施例中可以是一跳线器(Jumper)、-MOSFET或者是电子式开关等具有ON、OFF两段选择的元件，而该电压源VTT是与所述开关5的另一端连接，且在本实施例中该电压源VTT的电压值是为1.25伏特；籍此，当所述开关5未关上(OFF)时，所述电阻4与电压源VTT是处于不连通状态，此时，主机板处于SDRAM适用环境，故第一插槽1可供插置SDRAM存储器模块使用，第二插槽2则闲置，因此CPU8可借助一存储器控制器7通过该组数据线3对第一插槽1上的SDRAM存储器模块进行存取控制；而当所述开关5被同时关上(ON)时，所述电阻4即与电压源VTT相连通，此时，主机板变成符合DDR RAM使用的环境，DDR RAM存储器模块即可***置于第二插槽2中使用，而换第一插糟1闲置，因此CPU8可借助存储器控制器7通过该组数据线3对第二插槽2中的DDR RAM存储器模块进行存取控制。
由此可知，借助设于所述电阻4与电压源VTT之间的所述开关5，使用者仅需设定开关5的状态(ON或OFF)，即可任意选择主机板是使用DDR RAM存储器模块或SDRAM存储器模块，不但克服了现有主机板由于本身设计而无法提供两种不同DRAM使用的缺点，同时可使所述两种不同特性的DRAM均能在同一块主机板上使用。
上面以举例的方式通过较佳实施例对本实用新型进行了说明，但应理解到，凡是熟悉本技术的人员根据本实用新型的精神还可作出各种局部的等效变换，这些等效变换都应包含在本实用新型的专利保护范围内。

Claims (4)

1.一种DDR RAM与SD RAM共存于主机板的装置，其特征在于，它包括：
设於主机板上的第一插槽；
设於主机板上的第二插槽：
分别与上述第一插槽及第二插槽连接的一组数据线；
数个电阻，各该电阻一端分别与该组数据线中的二条数据线分别对应连接；
数个开关，各该开关一端分别与所述电阻另一端对应连接：及
一电压源，它与所述开关另一端连接。
2.如权利要求1所述的DDR RAM与SD RAM共存于主机板的装置，其特征在于，该组数据线一端连接至一存储器控制器。
3.如权利要求1所述的DDR RAM与SD RAM共存于主机板的装置，其特征在于，所述电阻的电阻值视需求为在27至33欧姆之间。
4.如权利要求3所述的DDR RAM与SD RAM共存于主机板的装置，其特征在于，该电压源的电压值为1.25伏特。
CN 01208956 2001-03-19 2001-03-19 Ddrram与sdram共存于主机板的装置 Expired - Lifetime CN2490618Y (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 01208956 CN2490618Y (zh) 2001-03-19 2001-03-19 Ddrram与sdram共存于主机板的装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 01208956 CN2490618Y (zh) 2001-03-19 2001-03-19 Ddrram与sdram共存于主机板的装置

Publications (1)

Publication Number Publication Date
CN2490618Y true CN2490618Y (zh) 2002-05-08

Family

ID=33628924

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 01208956 Expired - Lifetime CN2490618Y (zh) 2001-03-19 2001-03-19 Ddrram与sdram共存于主机板的装置

Country Status (1)

Country Link
CN (1) CN2490618Y (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315016C (zh) * 2004-03-23 2007-05-09 纬创资通股份有限公司 使ddr2或ddr1共用一主机板的方法及装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1315016C (zh) * 2004-03-23 2007-05-09 纬创资通股份有限公司 使ddr2或ddr1共用一主机板的方法及装置

Similar Documents

Publication Publication Date Title
US5995405A (en) Memory module with flexible serial presence detect configuration
KR100330531B1 (ko) 다중 메모리 기억 및 드라이버 리시버 기술에 사용되는데이터 버스 구조와 이 구조를 동작시키는 방법
US8230151B2 (en) Configurable data port for I2C or single-wire broadcast interface
CN101141109B (zh) 一种步进电机驱动集成电路
DE10310784A1 (de) Vielfunktion-Speicherkarte
US5734208A (en) Dynamic termination for signal buses going to a connector
WO1999045461A3 (en) Improved compact flash memory card and interface
US5524232A (en) Device for receiving and adapting a set of computer memory modules to a single computer memory module receiving socket
CN210835151U (zh) 芯片测试***
JP2003085122A (ja) コンピュータシステムおよびスイッチコネクタ
WO2007124304A2 (en) Serial communications bus with active pullup
JP2008503005A (ja) ピン上のコンデンサを使用する高速メモリモジュール
CN201015041Y (zh) Bios芯片扩展装置
CN2490618Y (zh) Ddrram与sdram共存于主机板的装置
US6466472B1 (en) Common module for DDR SDRAM and SDRAM
CN112578262A (zh) 芯片测试***以及芯片测试方法
CN1212558C (zh) 双介面存储卡的数据传输方法
CN101164052B (zh) 具有与外部设备的信号电平不同的信号电平的设备及其通信方法
CN112714025A (zh) 一种光模块写码板及其控制方法
CN1214397C (zh) 双倍数据传输速度的ddr sdram与sdram的共用模块
US20050176303A1 (en) Silicon card for reading device by applying serial advanced technology attachment interface
CN100403232C (zh) 泛用型微存储卡
CN213183605U (zh) 一种多功能测试板
CN211577903U (zh) 一种插卡式编程的控制装置
CN1198196C (zh) 可适用于usb接口的多功能小型存储卡接口

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CX01 Expiry of patent term

Expiration termination date: 20110319

Granted publication date: 20020508