CN221151903U - 显示装置 - Google Patents
显示装置 Download PDFInfo
- Publication number
- CN221151903U CN221151903U CN202322632535.8U CN202322632535U CN221151903U CN 221151903 U CN221151903 U CN 221151903U CN 202322632535 U CN202322632535 U CN 202322632535U CN 221151903 U CN221151903 U CN 221151903U
- Authority
- CN
- China
- Prior art keywords
- folded portion
- disposed
- folded
- transistor
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 239000000463 material Substances 0.000 claims description 13
- 230000000903 blocking effect Effects 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 245
- 101100072420 Caenorhabditis elegans ins-5 gene Proteins 0.000 description 29
- 101150032953 ins1 gene Proteins 0.000 description 27
- 101100072419 Caenorhabditis elegans ins-6 gene Proteins 0.000 description 20
- 101100179597 Caenorhabditis elegans ins-7 gene Proteins 0.000 description 17
- 239000004065 semiconductor Substances 0.000 description 15
- 230000004044 response Effects 0.000 description 12
- 101100347958 Arabidopsis thaliana NAP1;1 gene Proteins 0.000 description 11
- 101150046077 nfa1 gene Proteins 0.000 description 11
- 101100347962 Arabidopsis thaliana NAP1;2 gene Proteins 0.000 description 10
- 239000012790 adhesive layer Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 7
- 238000009413 insulation Methods 0.000 description 7
- 101100179596 Caenorhabditis elegans ins-3 gene Proteins 0.000 description 6
- 101000648528 Homo sapiens Transmembrane protein 50A Proteins 0.000 description 6
- 102100028770 Transmembrane protein 50A Human genes 0.000 description 6
- 239000008186 active pharmaceutical agent Substances 0.000 description 6
- 101150080924 CNE1 gene Proteins 0.000 description 5
- 101100179594 Caenorhabditis elegans ins-4 gene Proteins 0.000 description 5
- 101150089655 Ins2 gene Proteins 0.000 description 5
- 101100166255 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CEP3 gene Proteins 0.000 description 5
- 238000005538 encapsulation Methods 0.000 description 5
- 239000012044 organic layer Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 101000983850 Homo sapiens Phosphatidate phosphatase LPIN3 Proteins 0.000 description 4
- 102100025728 Phosphatidate phosphatase LPIN3 Human genes 0.000 description 4
- 101100495436 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CSE4 gene Proteins 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 101100072652 Xenopus laevis ins-b gene Proteins 0.000 description 4
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- KXRZBTAEDBELFD-UHFFFAOYSA-N sulfamethopyrazine Chemical compound COC1=NC=CN=C1NS(=O)(=O)C1=CC=C(N)C=C1 KXRZBTAEDBELFD-UHFFFAOYSA-N 0.000 description 4
- 101000641959 Homo sapiens Villin-1 Proteins 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 102100033419 Villin-1 Human genes 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000009467 reduction Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- 102100020903 Ezrin Human genes 0.000 description 2
- 101000854648 Homo sapiens Ezrin Proteins 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000000428 dust Substances 0.000 description 2
- 229920002457 flexible plastic Polymers 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 238000002310 reflectometry Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 101100179824 Caenorhabditis elegans ins-17 gene Proteins 0.000 description 1
- 101100421188 Caenorhabditis elegans smp-1 gene Proteins 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 101100397598 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) JNM1 gene Proteins 0.000 description 1
- 101100397001 Xenopus laevis ins-a gene Proteins 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 230000003667 anti-reflective effect Effects 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
- B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
- B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
- B32B3/266—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by an apertured layer, the apertures going through the whole thickness of the layer, e.g. expanded metal, perforated layer, slit layer regular cells B32B3/12
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B3/00—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form
- B32B3/26—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer
- B32B3/30—Layered products comprising a layer with external or internal discontinuities or unevennesses, or a layer of non-planar shape; Layered products comprising a layer having particular features of form characterised by a particular shape of the outline of the cross-section of a continuous layer; characterised by a layer with cavities or internal voids ; characterised by an apertured layer characterised by a layer formed with recesses or projections, e.g. hollows, grooves, protuberances, ribs
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
- B32B7/04—Interconnection of layers
- B32B7/12—Interconnection of layers using interposed adhesives or interposed materials with bonding properties
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/86—Arrangements for improving contrast, e.g. preventing reflection of ambient light
- H10K50/865—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. light-blocking layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/124—Insulating layers formed between TFT elements and OLED elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2307/00—Properties of the layers or laminate
- B32B2307/20—Properties of the layers or laminate having particular electrical or magnetic properties, e.g. piezoelectric
- B32B2307/206—Insulating
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B32—LAYERED PRODUCTS
- B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
- B32B2457/00—Electrical equipment
- B32B2457/20—Displays, e.g. liquid crystal displays, plasma displays
- B32B2457/206—Organic displays, e.g. OLED
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2380/00—Specific applications
- G09G2380/02—Flexible displays
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/03—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays
- G09G3/035—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes specially adapted for displays having non-planar surfaces, e.g. curved displays for flexible display surfaces
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Geometry (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Theoretical Computer Science (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示装置包括:基板,包括第一非折叠部分、第二非折叠部分和在所述第一非折叠部分与所述第二非折叠部分之间的折叠部分;支撑层,设置在所述基板下面并且包括分别与所述第一非折叠部分和所述第二非折叠部分重叠的多个第一部分以及与所述折叠部分重叠的第二部分;多个晶体管,设置在所述基板上;以及多个发光元件,设置在所述晶体管上方并连接到所述晶体管。所述第二部分包括设置在被限定在所述第二部分的下表面中的凹陷部分之间的多个肋部分。所述折叠部分包括在平面图中与所述凹陷部分重叠的多个第一折叠部分和与所述肋部分重叠的多个第二折叠部分。所述晶体管不设置在所述第一折叠部分上。
Description
本申请要求于2022年10月6日提交的韩国专利申请第10-2022-0127926号的优先权以及从其获得的所有权益,该韩国专利申请的内容整体通过引用并入本文。
技术领域
本公开涉及一种显示装置。
背景技术
向用户提供图像的电子装置,诸如智能电话、数字照相机、笔记本计算机、导航单元和智能电视,包括用于显示图像的显示装置。显示装置产生图像并通过其显示屏将图像提供给用户。
随着显示装置的技术发展,正在开发各种类型的显示装置。例如,正在开发能够转变为弯曲形状、可折叠或可卷曲的各种显示装置。这些显示装置易于携带并且提高用户的便利性。
柔性显示装置包括柔性显示面板。柔性显示装置包括非折叠部分和折叠部分。柔性显示装置容易受到外部冲击的影响。特别地,折叠部分比非折叠部分更容易受到外部冲击的影响。当晶体管由于外部冲击而损坏时,像素不能正常工作。
实用新型内容
本公开提供一种显示装置,即使外部冲击施加到其折叠部分,该显示装置也能够防止晶体管被损坏。
本实用新型的实施例提供一种显示装置,包括:基板,包括第一非折叠部分、第二非折叠部分和在所述第一非折叠部分与所述第二非折叠部分之间的折叠部分;支撑层,设置在所述基板下面并且包括在平面图中分别与所述第一非折叠部分和所述第二非折叠部分重叠的多个第一部分以及与所述折叠部分重叠的第二部分;多个晶体管,设置在所述基板上;以及多个发光元件,设置在所述晶体管上方并连接到所述晶体管。所述第二部分包括设置在被限定在所述第二部分的下表面中的凹陷部分之间的多个肋部分。所述折叠部分包括在所述平面图中与所述凹陷部分重叠的多个第一折叠部分和与所述肋部分重叠的多个第二折叠部分,并且所述晶体管不设置在所述第一折叠部分上。
在一实施例中,所述肋部分可以在第一方向上延伸并且可以布置为在与所述第一方向交叉的第二方向上彼此间隔开,并且所述第二非折叠部分、所述折叠部分和所述第一非折叠部分可以沿所述第二方向排列。
在一实施例中,所述显示装置可以进一步包括:缓冲层,设置在所述基板上;多个无机绝缘层,设置在所述缓冲层上;以及至少一个有机绝缘层,设置在所述无机绝缘层上,其中所述晶体管可以设置在所述缓冲层上,所述无机绝缘层中的一些可以设置在所述晶体管上,并且所述发光元件可以设置在所述至少一个有机绝缘层上,其中以从所述多个无机绝缘层的最上层到最下层的顺序,所述多个无机绝缘层中的至少一个无机绝缘层可以被提供有在所述第一非折叠部分和所述第二非折叠部分上穿过所述至少一个无机绝缘层限定的第一开孔,并且所述第一开孔可以在所述平面图中被限定在设置在所述第一非折叠部分和所述第二非折叠部分上的所述发光元件之间,其中所述至少一个有机绝缘层的材料可以被填充在所述第一开孔中。
在一实施例中,所述多个无机绝缘层中的至少两个无机绝缘层可以被提供有在所述折叠部分上穿过所述至少两个无机绝缘层限定的第二开孔,并且所述第二开孔可以被限定为比所述第一开孔深,其中所述至少一个有机绝缘层的材料可以被填充在所述第二开孔中。
在一实施例中,所述显示装置可以进一步包括设置在所述基板上的多个光阻挡层,其中所述第二开孔可以被限定为穿过所述缓冲层。
在一实施例中,所述第二开孔可以被限定为与所述肋部分与所述凹陷部分之间的边界重叠,其中所述晶体管可以在所述折叠部分上设置在所述第二开孔之间。
在一实施例中,所述第二开孔可以被进一步限定在所述折叠部分与所述第一非折叠部分之间以及所述折叠部分与所述第二非折叠部分之间。
在一实施例中,所述发光元件可以设置在所述第一折叠部分和所述第二折叠部分上,其中所述晶体管可以设置在所述第二折叠部分上并且连接到设置在所述第一折叠部分和所述第二折叠部分上的所述发光元件。
在一实施例中,所述凹陷部分可以从与所述肋部分的下表面的高度相同的高度延伸到与所述支撑层的厚度的一半对应的位置。
本实用新型的实施例还提供一种显示装置,包括:基板,包括第一非折叠部分、第二非折叠部分和在所述第一非折叠部分与所述第二非折叠部分之间的折叠部分;支撑层,设置在所述基板下面并包括与所述折叠部分重叠的多个肋部分,并且所述支撑层在所述肋部分之间限定凹陷部分;多个晶体管,设置在所述基板上;以及多个发光元件,设置在所述晶体管上方并连接到所述晶体管,其中所述折叠部分包括:多个第一折叠部分,在平面图中与所述凹陷部分重叠;和多个第二折叠部分,在所述平面图中与所述肋部分重叠,其中所述晶体管设置在所述第二折叠部分上并且不设置在所述第一折叠部分上。
根据以上,支撑层可以附接到基板的下表面,晶体管可以设置在基板上,凹陷部分可以被限定为穿过支撑层的第二部分,并且第二部分可以包括设置在凹陷部分之间的肋部分。相应地,有效地提高了第二部分的柔性,并且支撑层更容易地被折叠。
根据以上,晶体管可以不设置在基板的与凹陷部分重叠的第一折叠部分上,但是晶体管可以设置在基板的与肋部分重叠的第二折叠部分上。因此,晶体管更稳定地设置在折叠部分上。
根据以上,第一开孔可以被限定为穿过第一非折叠部分和第二非折叠部分上的无机绝缘层,第二开孔可以被限定为穿过折叠部分上的无机绝缘层,并且第二开孔可以被限定为比第一开孔深。由于第二开孔可以被限定在第一折叠部分与第二折叠部分之间,因此晶体管可以设置在第二开孔之间。因此,当由于外部冲击而在一个折叠部分上的无机绝缘层中出现裂纹时,裂纹不蔓延到下一个折叠部分上的晶体管,并且防止下一个折叠部分上的晶体管被损坏。相应地,即使施加外部冲击,折叠部分也有效地防止被损坏。
附图说明
当结合附图考虑时,通过参考以下详细描述,本公开的以上和其他优点将变得显而易见,在附图中:
图1是根据本公开的一实施例的显示装置的透视图;
图2是图1中所示的显示装置的折叠状态的透视图;
图3是图1中所示的显示装置的截面图;
图4是图3中所示的显示面板的截面图;
图5是图4中所示的显示面板的平面图;
图6是图5中所示的一个像素的等效电路图;
图7是图3中所示的支撑层的透视图;
图8是图5中所示的区AA1的放大图;
图9是设置在图8中的第一非折叠部分上的一个像素的截面图;
图10是设置在图8中所示的基板的折叠部分上的发光元件和晶体管的截面图;以及
图11是根据本公开的一实施例的显示面板和支撑层的截面图。
具体实施方式
通过参考优选实施例的以下详细描述和附图,可以更容易地理解本实用新型的特征及实现其的方法。然而,本实用新型可以以许多不同的形式体现,并且不应被解释为限于本文中阐述的实施例。相反,提供这些实施例以使得本公开将是详尽和完整的,并且这些实施例将向本领域技术人员充分地传达本实用新型,并且本实用新型将仅由所附权利要求限定。在整个说明书中,相同的附图标记表示相同的元件。
在本公开中,将理解,当元件或层被称为“在”另一元件或层“上”、“连接到”或“联接到”另一元件或层时,它可以直接在另一元件或层上、直接连接或联接到另一元件或层,或者可以存在居间元件或层。本文中使用的术语仅用于描述特定实施例的目的,并非旨在是限制性的。如本文中所使用的,“一”、“所述”和“至少一个”不表示数量的限制,而是旨在包括单数和复数两者,除非上下文另有明确说明。例如,“一元件”具有与“至少一个元件”相同的含义,除非上下文另有明确说明。“至少一个”不应被解释为限制“一”。“或”意指“和/或”。如本文中所使用的,术语“和/或”包括相关所列项目中的一个或多个的任意和所有组合。
为了易于描述,诸如“之下”、“下方”、“下部”、“上方”、“上部”等的空间相对术语可以在本文中用于描述如图中所例示的一个元件或特征与另外的元件或特征的关系。将理解,除了图中所描绘的定向之外,空间相对术语旨在涵盖装置在使用或操作中的不同定向。
将理解,尽管术语“第一”、“第二”等可以在本文中用于描述各种元件、部件、区域、层和/或区段,但是这些元件、部件、区域、层和/或区段不应受这些术语的限制。这些术语仅用于将一个元件、部件、区域、层或区段与另一元件、部件、区域、层或区段区分开。因此,在不脱离本公开的教导的情况下,下面讨论的第一元件、部件、区域、层或区段可以被称为第二元件、部件、区域、层或区段。
参考作为理想示意图的平面图和截面图来描述本公开中描述的实施例。相应地,视图的形状可能取决于制造技术和/或公差而变化。因此,实施例不限于所示的具体形式,并且还包括根据制造工艺产生的形式的变化。因此,附图中所例示的区域是示例,并且附图中所例示的区域的形状旨在例示元件的区域的具体形状,而不限制本公开的范围。
将进一步理解,术语“包括”或“包含”当在本说明书中使用时明确指出存在所陈述的特征、区域、整数、步骤、操作、元件和/或部件,但是不排除存在或添加一个或多个其他特征、区域、整数、步骤、操作、元件、部件和/或它们的组。在下文中,将参考附图描述本公开的实施例。
图1是根据本公开的一实施例的显示装置DD的透视图。
参考图1,显示装置DD可以具有由在第一方向DR1上延伸的长边和在与第一方向DR1交叉的第二方向DR2上延伸的短边限定的矩形形状。然而,显示装置DD的形状不应限于矩形形状,并且显示装置DD可以具有各种形状,诸如圆形形状和多边形形状。显示装置DD可以是柔性显示装置。
显示装置DD可以包括折叠区FA和多个非折叠区NFA1和NFA2。非折叠区NFA1和NFA2可以包括第一非折叠区NFA1和第二非折叠区NFA2。折叠区FA可以设置在第一非折叠区NFA1与第二非折叠区NFA2之间。第一非折叠区NFA1、折叠区FA和第二非折叠区NFA2可以沿第二方向DR2排列。
在本实施例中,一个折叠区FA和两个非折叠区NFA1和NFA2被示出作为代表性示例,然而,折叠区的数量和非折叠区的数量不应限制于此或由此限制。作为一示例,显示装置DD可以包括多于两个的非折叠区和设置在非折叠区之间的多个折叠区。
显示装置DD的上表面可以被称为显示表面DS,并且显示表面DS可以是由第一方向DR1和第二方向DR2限定的平面。由显示装置DD产生的图像IM可以通过显示表面DS提供给用户。
显示表面DS可以包括显示区DA和在显示区DA周围的非显示区NDA。显示区DA可以显示图像,并且非显示区NDA可以不显示图像。非显示区NDA可以围绕显示区DA并且可以限定显示装置DD的由预定颜色印刷的边缘。
图2是图1中所示的显示装置DD的折叠状态的透视图。
参考图2,显示装置DD可以是能够折叠或展开的可折叠显示装置DD。例如,折叠区FA可以相对于基本上平行于第一方向DR1的折叠轴线FX折叠,并且因此,显示装置DD可以折叠。折叠轴线FX可以被限定为基本上平行于显示装置DD的长边的主轴线。
当显示装置DD折叠时,显示装置DD可以向内折叠(内折叠),使得第一非折叠区NFA1和第二非折叠区NFA2可以彼此面对,并且显示表面DS可以不暴露于外部。然而,本公开不应限制于此或由此限制。作为一示例,显示装置DD可以相对于折叠轴线FX向外折叠(外折叠),使得显示表面DS可以暴露于外部。
如图2中所示,第一非折叠区NFA1与第二非折叠区NFA2之间的距离可以基本上与曲率半径R1的两倍相同。
图3是图1中所示的显示装置DD的截面图。
图3示出作为代表性示例的当在第二方向DR2上观察时的显示装置DD的截面。
显示装置DD可以包括显示面板DP、输入感测单元ISP、抗反射层RPL、窗WIN、支撑层GL以及第一粘合层AL1、第二粘合层AL2和第三粘合层AL3。
显示面板DP可以是柔性显示面板。显示面板DP可以是发光型显示面板,然而,其不应被特别限制。例如,显示面板DP可以是有机发光显示面板或无机发光显示面板。有机发光显示面板的发光层可以包括有机发光材料。无机发光显示面板的发光层可以包括量子点或量子棒。
输入感测单元ISP可以设置在显示面板DP上。输入感测单元ISP可以包括多个感测部分(未示出)以通过电容方法感测外部输入。输入感测单元ISP可以在制造显示装置DD时被直接制造在显示面板DP上,然而,其不应限制于此或由此限制。根据一实施例,输入感测单元ISP可以在与显示面板DP单独制造之后通过粘合层附接到显示面板DP。
抗反射层RPL可以设置在输入感测单元ISP上。抗反射层RPL可以被限定为防外部光反射膜。抗反射层RPL可以降低从显示装置DD的上方入射到显示面板DP的外部光的反射率。
在入射到显示面板DP的外部光在被显示面板DP像镜子一样反射之后被提供给用户的情况下,用户可以感知外部光。抗反射层RPL可以包括显示与像素相同颜色的多个滤色器(未示出),以防止上述现象。
滤色器可以过滤外部光以允许外部光具有与像素相同的颜色。在这种情况下,外部光可以不被用户感知,然而,本公开不应限制于此或由此限制。根据一实施例,抗反射层RPL可以包括延迟器和/或偏振器,以降低外部光的反射率。
窗WIN可以设置在抗反射层RPL上。窗WIN可以保护显示面板DP、输入感测单元ISP和抗反射层RPL免受外部刮划和冲击。
支撑层GL可以设置在显示面板DP下面。支撑层GL可以保护显示面板DP的后表面。支撑层GL可以包括玻璃材料。支撑层GL可以与显示面板DP一起折叠。将参考图7详细描述支撑层GL。
第一粘合层AL1可以设置在显示面板DP与支撑层GL之间。显示面板DP和支撑层GL可以通过第一粘合层AL1彼此联接。第二粘合层AL2可以设置在抗反射层RPL与输入感测单元ISP之间。抗反射层RPL和输入感测单元ISP可以通过第二粘合层AL2彼此联接。第三粘合层AL3可以设置在窗WIN与抗反射层RPL之间。窗WIN和抗反射层RPL可以通过第三粘合层AL3彼此联接。
尽管图中未示出,但显示装置DD可以进一步包括设置在支撑层GL下面的面板保护膜。面板保护膜可以包括柔性塑料材料,诸如聚对苯二甲酸乙二醇酯(“PET”)。
图4是图3中所示的显示面板DP的截面图。
图4示出作为代表性示例的当在第二方向DR2上观察时的显示面板DP的截面。
参考图4,显示面板DP可以包括基板SUB、设置在基板SUB上的电路元件层DP-CL、设置在电路元件层DP-CL上的显示元件层DP-OLED以及设置在显示元件层DP-OLED上的薄膜封装层TFE。
显示面板DP可以包括显示区DA和在显示区DA周围的非显示区NDA。基板SUB可以包括柔性塑料材料,诸如聚酰亚胺(“PI”)。显示元件层DP-OLED可以设置在显示区DA中。
参考图5描述的多个像素PX可以设置在显示区DA中。每个像素可以包括设置在电路元件层DP-CL中的晶体管和设置在显示元件层DP-OLED中并连接到晶体管的发光元件。将参考图9和图10详细描述晶体管与发光元件之间的连接关系。
薄膜封装层TFE可以设置在电路元件层DP-CL上以覆盖显示元件层DP-OLED。薄膜封装层TFE可以包括无机层和设置在无机层之间的有机层。无机层可以保护像素PX免受湿气和氧气的影响,并且有机层可以保护像素PX免受诸如灰尘颗粒的异物的影响。
图5是图4中所示的显示面板DP的平面图,并且是顶视图。如本文中所使用的,“平面图”是在显示装置的展开状态下在第三方向DR3上的视图。
参考图5,显示装置DD可以包括显示面板DP、扫描驱动器SDV、数据驱动器DDV、发射驱动器EDV和多个焊盘PD。
显示面板DP可以具有矩形形状,该矩形形状具有在第一方向DR1上延伸的长边和在第二方向DR2上延伸的短边,然而,显示面板DP的形状不应限制于此或由此限制。显示面板DP可以包括显示区DA和围绕显示区DA的非显示区NDA。
显示面板DP可以包括像素PX、多条扫描线SL1至SLm、多条数据线DL1至DLn、多条发射线EL1至ELm、第一控制线CSL1和第二控制线CSL2、第一电源线PL1和第二电源线PL2以及连接线CNL。“m”和“n”中的每一个是大于零的自然数。
像素PX可以布置在显示区DA中。扫描驱动器SDV和发射驱动器EDV可以分别设置在非显示区NDA中与显示面板DP的长边相邻。数据驱动器DDV可以设置在非显示区NDA中以与显示面板DP的短边中的一个短边相邻。当在平面中(即在平面图中)观察时,数据驱动器DDV可以设置为与显示面板DP的下端相邻。
扫描线SL1至SLm可以在第一方向DR1上延伸,并且可以连接到像素PX和扫描驱动器SDV。数据线DL1至DLn可以在第二方向DR2上延伸,并且可以连接到像素PX和数据驱动器DDV。发射线EL1至ELm可以在第一方向DR1上延伸,并且可以连接到像素PX和发射驱动器EDV。
第一电源线PL1可以在第二方向DR2上延伸,并且可以设置在非显示区NDA中。第一电源线PL1可以设置在显示区DA与发射驱动器EDV之间。
连接线CNL可以在第一方向DR1上延伸,并且可以沿第二方向DR2排列。连接线CNL可以连接到第一电源线PL1和像素PX。第一电压可以通过第一电源线PL1和连接到第一电源线PL1的连接线CNL被施加到像素PX。连接线CNL可以被限定为第一电源线PL1的接收第一电压的部分。
第二电源线PL2可以设置在非显示区NDA中。第二电源线PL2可以沿着显示面板DP的长边和显示面板DP中未设置数据驱动器DDV的另一短边延伸。第二电源线PL2可以设置在扫描驱动器SDV和发射驱动器EDV的外部。
尽管图中未示出,但是第二电源线PL2可以延伸到显示区DA并且可以连接到像素PX。具有比第一电压的电压电平低的电压电平的第二电压可以通过第二电源线PL2被施加到像素PX。
第一控制线CSL1可以连接到扫描驱动器SDV,并且当在平面中(即在平面图中)观察时,第一控制线CSL1可以朝显示面板DP的下端延伸。第二控制线CSL2可以连接到发射驱动器EDV,并且当在平面中观察时,第二控制线CSL2可以朝显示面板DP的下端延伸。数据驱动器DDV可以设置在第一控制线CSL1与第二控制线CSL2之间。
焊盘PD可以设置在非显示区NDA中与显示面板DP的下端相邻。焊盘PD可以设置为比数据驱动器DDV靠近显示面板DP的下端。数据驱动器DDV、第一电源线PL1、第二电源线PL2、第一控制线CSL1和第二控制线CSL2可以连接到焊盘PD。数据线DL1至DLn可以连接到数据驱动器DDV,并且数据驱动器DDV可以与数据线DL1至DLn对应地连接到焊盘PD。
尽管图中未示出,但是显示装置DD可以进一步包括用于控制扫描驱动器SDV、数据驱动器DDV和发射驱动器EDV的操作的时序控制器以及用于产生第一电压和第二电压的电压发生器。时序控制器和电压发生器可以通过印刷电路板连接到对应的焊盘PD。
扫描驱动器SDV可以产生多个扫描信号,并且扫描信号可以通过扫描线SL1至SLm被施加到像素PX。数据驱动器DDV可以产生多个数据电压,并且数据电压可以通过数据线DL1至DLn被施加到像素PX。发射驱动器EDV可以产生多个发射信号,并且发射信号可以通过发射线EL1至ELm被施加到像素PX。
像素PX可以响应于扫描信号接收数据电压。像素PX可以响应于发射信号发射具有与数据电压对应的亮度的光,并且因此,图像可以被显示。
图6是图5中所示的一个像素PXij的等效电路图。
图6示出作为代表性示例的连接到第i扫描线SLi、第i发射线ELi和第j数据线DLj的像素PXij。在本实施例中,“i”和“j”中的每一个表示大于零的自然数。
参考图6,像素PXij可以包括发光元件OLED、多个晶体管T1至T7和电容器CAP。晶体管T1至T7和电容器CAP可以控制流过发光元件OLED的电流的电流量。发光元件OLED可以根据供应到其的电流的电流量产生具有预定亮度的光。
第i扫描线SLi可以包括第i写入扫描线GWi、第i补偿扫描线GCi和第i初始化扫描线GIi。第i写入扫描线GWi可以接收第i写入扫描信号GWSi,第i补偿扫描线GCi可以接收第i补偿扫描信号GCSi,并且第i初始化扫描线GIi可以接收第i初始化扫描信号GISi。
晶体管T1至T7中的每一个可以包括源电极、漏电极和栅电极。在以下描述中,为了便于说明,源电极和漏电极中的一个电极可以被称为第一电极,并且源电极和漏电极中的另一电极可以被称为第二电极。另外,栅电极可以被称为控制电极。
晶体管T1至T7可以包括第一晶体管T1、第二晶体管T2、第三晶体管T3、第四晶体管T4、第五晶体管T5、第六晶体管T6和第七晶体管T7。第一晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每一个可以是PMOS晶体管,并且第三晶体管T3和第四晶体管T4中的每一个可以是NMOS晶体管。
第一晶体管T1可以被限定为驱动晶体管,并且第二晶体管T2可以被限定为开关晶体管。第三晶体管T3可以被限定为补偿晶体管。
第四晶体管T4和第七晶体管T7可以被限定为初始化晶体管。第五晶体管T5和第六晶体管T6可以被限定为发射控制晶体管。
发光元件OLED可以被限定为有机发光元件。发光元件OLED可以包括阳极AE和阴极CE。阳极AE可以经由第六晶体管T6、第一晶体管T1和第五晶体管T5接收第一电压ELVDD。阴极CE可以接收第二电压ELVSS。
第一晶体管T1可以连接在发光元件OLED的阳极AE与接收第一电压ELVDD的第一电源线PL1之间,并且可以响应于节点ND的电压而导通或关断。详细地,第一晶体管T1可以连接在第五晶体管T5与第六晶体管T6之间。第一晶体管T1可以经由第五晶体管T5接收第一电压ELVDD,并且可以经由第六晶体管T6连接到阳极AE。
第一晶体管T1可以包括经由第五晶体管T5接收第一电压ELVDD的第一电极、经由第六晶体管T6连接到阳极AE的第二电极以及连接到节点ND的控制电极。
第一晶体管T1的第一电极可以连接到第五晶体管T5,第一晶体管T1的第二电极可以连接到第六晶体管T6,并且第一晶体管T1的控制电极可以连接到节点ND。第一晶体管T1可以响应于施加到第一晶体管T1的控制电极的节点ND的电压来控制流过发光元件OLED的电流的电流量。
第二晶体管T2可以连接在连接到第一电源线PL1的第一晶体管T1与第j数据线DLj之间,并且可以响应于第i写入扫描信号GWSi而导通或关断。详细地,第二晶体管T2可以经由第五晶体管T5连接到第一电源线PL1。第二晶体管T2可以连接在第j数据线DLj与第一晶体管T1的第一电极之间。
第二晶体管T2可以包括连接到第j数据线DLj的第一电极、连接到第一晶体管T1的第一电极的第二电极以及连接到第i写入扫描线GWi的控制电极。
第二晶体管T2可以响应于经由第i写入扫描线GWi施加到其的第i写入扫描信号GWSi而接通,并且可以将第j数据线DLj电连接到第一晶体管T1的第一电极。第二晶体管T2可以执行开关操作以将经由第j数据线DLj施加到其的数据电压Vd施加到第一晶体管T1的第一电极。
第三晶体管T3可以连接在节点ND与发光元件OLED的阳极AE之间,并且可以响应于第i补偿扫描信号GCSi而导通或关断。详细地,第三晶体管T3可以经由第六晶体管T6连接到阳极AE。第三晶体管T3可以连接在第一晶体管T1的第二电极与节点ND之间。
第三晶体管T3可以包括连接到第一晶体管T1的第二电极的第一电极、连接到节点ND的第二电极以及连接到第i补偿扫描线GCi的控制电极。
第三晶体管T3可以响应于经由第i补偿扫描线GCi施加到其的第i补偿扫描信号GCSi而接通,并且可以将第一晶体管T1的第二电极电连接到第一晶体管T1的控制电极。当第三晶体管T3接通时,第一晶体管T1和第三晶体管T3可以以二极管配置连接。
第四晶体管T4可以连接在节点ND与第一初始化线VIL1之间,并且可以响应于第i初始化扫描信号GISi而导通或关断。第四晶体管T4可以包括连接到节点ND的第一电极、连接到第一初始化线VIL1的第二电极以及连接到第i初始化扫描线GIi的控制电极。
第四晶体管T4可以响应于经由第i初始化扫描线GIi施加到其的第i初始化扫描信号GISi而接通,并且可以将经由第一初始化线VIL1施加到其的第一初始化电压Vint1施加到节点ND。
第五晶体管T5可以连接在第一电源线PL1与第一晶体管T1之间。第五晶体管T5可以包括接收第一电压ELVDD的第一电极、连接到第一晶体管T1的第一电极的第二电极以及连接到第i发射线ELi的控制电极。
第六晶体管T6可以连接在第一晶体管T1与阳极AE之间。第六晶体管T6可以包括连接到第一晶体管T1的第二电极的第一电极、连接到阳极AE的第二电极以及连接到第i发射线ELi的控制电极。
第五晶体管T5和第六晶体管T6可以响应于经由第i发射线ELi施加到其的第i发射信号ESi而接通。第一电压ELVDD可以经由接通的第五晶体管T5和第六晶体管T6被提供到发光元件OLED,并且驱动电流Id可以流过发光元件OLED。相应地,发光元件OLED可以发光。
第七晶体管T7可以包括连接到阳极AE的第一电极、连接到第二初始化线VIL2的第二电极以及连接到第(i-1)写入扫描线GWi-1的控制电极。第(i-1)写入扫描线GWi-1可以对应于第i写入扫描线GWi的前一级的写入扫描线。
第七晶体管T7可以响应于经由第(i-1)写入扫描线GWi-1施加到其的第(i-1)写入扫描信号GWSi-1而接通,并且可以将经由第二初始化线VIL2施加到其的第二初始化电压Vint2提供到发光元件OLED的阳极AE。
第七晶体管T7可以提高显示像素PX的深黑色的能力。详细地,当第七晶体管T7接通时,发光元件OLED的寄生电容(未示出)可以放电。相应地,当实现黑色亮度时,即使从第一晶体管T1出现漏电流,发光元件OLED也不发光,并且因此可以提高显示深黑色的能力。
电容器CAP可以包括接收第一电压ELVDD的第一电极和连接到节点ND的第二电极。当第五晶体管T5和第六晶体管T6接通时,流过第一晶体管T1的电流的电流量可以通过电容器CAP中充电的电压来确定。
图7是图3中所示的支撑层GL的透视图。
参考图1和图7,支撑层GL可以具有矩形形状,该矩形形状具有在第一方向DR1上延伸的长边和在第二方向DR2上延伸的短边,然而,支撑层GL的形状不应限制于此或由此限制。支撑层GL可以具有圆形形状或多边形形状。
支撑层GL可以包括多个第一部分PT1和第二部分PT2。第二部分PT2可以设置在第一部分PT1之间。第一部分PT1和第二部分PT2可以沿第二方向DR2排列。
当在平面中(即在平面图中)观察时,第一部分PT1可以分别与第一非折叠区NFA1和第二非折叠区NFA2重叠。作为一示例,设置在左侧的第一部分PT1可以与第一非折叠区NFA1重叠,并且设置在右侧的第一部分PT1可以与第二非折叠区NFA2重叠。当在平面中观察时,第二部分PT2可以与折叠区FA重叠。
第二部分PT2可以包括多个肋部分SLT。肋部分SLT可以设置在第二部分PT2的下表面。第二部分PT2的上表面可以面向显示面板DP。第二部分PT2的下表面可以与第二部分PT2的上表面相反。肋部分SLT可以在第一方向DR1上延伸,并且可以在第二方向DR2上彼此间隔开。
凹陷部分HEA可以被限定在第二部分PT2的下表面中。凹陷部分HEA中的每一个可以被限定在彼此相邻的两个肋部分SLT之间。
凹陷部分HEA可以从第二部分PT2的下表面朝第二部分PT2的上表面延伸。作为一示例,凹陷部分HEA在第三方向DR3上的深度可以对应于支撑层GL的厚度的一半。也就是说,凹陷部分HEA可以从与肋部分SLT的下表面的高度相同的高度延伸到与支撑层GL的厚度的一半对应的位置。然而,凹陷部分HEA在第三方向DR3上的深度不应限制于此或由此限制,并且在另一实施例中,凹陷部分HEA可以延伸到与支撑层GL的上表面的高度相同的高度。在这种情况下,肋部分SLT可以在第二方向DR2上彼此分离(即不连接)。如本文中所使用的,“厚度”在显示装置处于展开状态时在第三方向DR3上测量。
由于凹陷部分HEA被限定在第二部分PT2中,因此可以减小截面图中的第二部分PT2的面积,并且可以减小支撑层GL的刚度。相应地,当在支撑层GL中限定凹陷部分HEA时,支撑层GL的柔性可以比当在支撑层GL中未限定凹陷部分HEA时高。结果,支撑层GL可以更容易地折叠。
图8是图5中所示的区AA1的放大图。
为了便于描述,图6中所示的第一晶体管T1至第七晶体管T7在图8中示意性地例示为一个晶体管TR。在下文中,晶体管TR中的每一个将被限定为包括第一晶体管至第七晶体管。另外,将描述设置在基板SUB上的晶体管TR。
参考图1、图7和图8,基板SUB可以包括折叠部分FP以及第一非折叠部分NFP1和第二非折叠部分NFP2。折叠部分FP可以设置在第一非折叠部分NFP1与第二非折叠部分NFP2之间。第二非折叠部分NFP2、折叠部分FP和第一非折叠部分NFP1可以沿第二方向DR2依次排列。当在平面中(即在平面图中)观察时,折叠部分FP可以与折叠区FA重叠,并且第一非折叠部分NFP1和第二非折叠部分NFP2可以分别与第一非折叠区NFA1和第二非折叠区NFA2重叠。
基板SUB的折叠部分FP可以包括多个第一折叠部分FP1和多个第二折叠部分FP2。当在平面中观察时,第一折叠部分FP1可以与图7中所示的凹陷部分HEA重叠。当在平面中(即在平面图中)观察时,第二折叠部分FP2可以与图7中所示的肋部分SLT重叠。
数据线DL1至DLn和像素PX可以设置在基板SUB上。像素PX中的每一个可以包括发光元件OLED和连接到发光元件OLED的晶体管TR。为了便于说明,图8示出其中一个晶体管TR连接到一个发光元件OLED的结构。然而,基本上图6中所示的第一晶体管T1至第七晶体管T7可以连接到发光元件OLED中的对应发光元件OLED。数据线DL1至DLn可以沿与第二方向DR2相反的方向从第一非折叠部分NFP1延伸,并且可以在穿过折叠部分FP之后延伸到第二非折叠部分NFP2。
发光元件OLED和晶体管TR可以设置在第一非折叠部分NFP1、第二非折叠部分NFP2和折叠部分FP上。发光元件OLED可以设置在第一折叠部分FP1和第二折叠部分FP2上。晶体管TR可以设置在第二折叠部分FP2上,并且可以不设置在第一折叠部分FP1上。
由于晶体管TR不设置在第一折叠部分FP1上,因此当在平面中(即在平面图中)观察时,晶体管TR可以不与凹陷部分HEA重叠。当在平面中观察时,晶体管TR可以与肋部分SLT重叠。发光元件OLED在第一折叠部分FP1上可以不与晶体管TR重叠。
设置在第一折叠部分FP1上的发光元件OLED中的每一个可以连接到设置在与其相邻的第二折叠部分FP2上的晶体管TR中的一些晶体管TR。设置在第二折叠部分FP2上的发光元件OLED中的每一个可以连接到设置在第二折叠部分FP2上的晶体管TR中的其他晶体管TR。将参考图10详细描述设置在折叠部分FP上的晶体管TR与发光元件OLED之间的连接关系。
图9是设置在图8中的第一非折叠部分NFP1上的一个像素的截面图。
图9示出图6中所示的第一晶体管T1、第四晶体管T4和第六晶体管T6作为代表性示例。
第二非折叠部分NFP2可以基本上与第一非折叠部分NFP1相同。在下文中,基于设置在第一非折叠部分NFP1上的像素PX的部件进行描述,并且设置在第二非折叠部分NFP2上的像素PX的结构可以基本上与图9的像素PX的结构相同。
参考图9,像素PX可以包括发光元件OLED以及第一晶体管T1、第四晶体管T4和第六晶体管T6。尽管图中未示出,但是像素PX可以包括第二晶体管T2、第三晶体管T3、第五晶体管T5和第七晶体管T7以及至少一个电容器CAP。
缓冲层BFL可以设置在基板SUB上。缓冲层BFL可以是无机层。第一晶体管T1和第六晶体管T6中的每一个的第一半导体图案SMP1可以设置在缓冲层BFL上。第一晶体管T1和第六晶体管T6中的每一个可以是硅晶体管。第一半导体图案SMP1可以包括多晶硅,然而,本公开不应限制于此或由此限制。根据一实施例,第一半导体图案SMP1可以包括非晶硅。
第一半导体图案SMP1可以掺杂有N型掺杂剂或P型掺杂剂。第一半导体图案SMP1可以包括高掺杂区域和低掺杂区域。高掺杂区域可以具有大于低掺杂区域的导电性的导电性,并且可以基本上用作晶体管TR的源电极和漏电极。低掺杂区域可以基本上对应于晶体管TR的有源部(或沟道)。
第一晶体管T1的源电极S1、有源部A1和漏电极D1以及第六晶体管T6的源电极S6、有源部A6和漏电极D6可以由第一半导体图案SMP1形成。有源部A1可以设置在源电极S1与漏电极D1之间。有源部A6可以设置在源电极S6与漏电极D6之间。
第一绝缘层INS1可以设置在缓冲层BFL上以覆盖第一半导体图案SMP1。第一晶体管T1和第六晶体管T6的栅电极G1和G6(或控制电极)可以设置在第一绝缘层INS1上。
尽管图中未示出,但是第二晶体管T2、第五晶体管T5和第七晶体管T7中的每一个的源电极、有源部、漏电极和栅电极可以具有与第一晶体管T1和第六晶体管T6的源电极、有源部、漏电极和栅电极基本上相同的结构。
第二绝缘层INS2可以设置在第一绝缘层INS1上以覆盖栅电极G1和G6。虚设电极DME可以设置在第二绝缘层INS2上。虚设电极DME可以被放置在比第一晶体管T1和第六晶体管T6的位置高的位置处。虚设电极DME可以与栅电极G1一起形成上述电容器CAP。第三绝缘层INS3可以设置在第二绝缘层INS2上以覆盖虚设电极DME。
第四晶体管T4的第二半导体图案SMP2可以设置在第三绝缘层INS3上。第四晶体管T4可以被放置在比第一晶体管T1和第六晶体管T6的位置高的位置处。第四晶体管T4可以是氧化物晶体管。第二半导体图案SMP2可以包括包含金属氧化物的氧化物半导体。氧化物半导体可以包括晶态或非晶氧化物半导体。
取决于金属氧化物是否被还原,第二半导体图案SMP2可以包括具有不同电特性的多个区。金属氧化物被还原的区(在下文中,被称为还原区)可以具有比金属氧化物未被还原的区(在下文中,被称为非还原区)的导电性高的导电性。还原区可以基本上充当晶体管的源电极或漏电极。非还原区可以基本上对应于晶体管的有源部(或沟道)。
第四晶体管T4的源电极S4、有源部A4和漏电极D4可以由第二半导体图案SMP2形成。有源部A4可以设置在源电极S4与漏电极D4之间。
第四绝缘层INS4可以设置在第三绝缘层INS3上以覆盖第二半导体图案SMP2。第四晶体管T4的栅电极G4(或控制电极)可以设置在第四绝缘层INS4上。第五绝缘层INS5可以设置在第四绝缘层INS4上以覆盖栅电极G4。尽管图中未示出,但是第三晶体管T3的源电极、有源部、漏电极和栅电极可以具有与第四晶体管T4的源电极、有源部、漏电极和栅电极基本上相同的结构。
缓冲层BFL和第一绝缘层INS1至第五绝缘层INS5可以包括无机层。作为一示例,缓冲层BFL和第一绝缘层INS1可以包括氧化硅层,并且第二绝缘层INS2可以包括氮化硅层。第三绝缘层INS3可以包括包含彼此不同的材料并且彼此堆叠的多个无机绝缘层。作为一示例,第三绝缘层INS3可以包括彼此堆叠的氮化硅层和氧化硅层。
第四绝缘层INS4可以包括氧化硅层。第五绝缘层INS5可以包括包含彼此不同的材料并且彼此堆叠的多个无机绝缘层。作为一示例,第五绝缘层INS5可以包括彼此堆叠的氧化硅层和氮化硅层。第三绝缘层INS3和第五绝缘层INS5中的每一个可以具有比缓冲层BFL以及第一绝缘层INS1、第二绝缘层INS2和第四绝缘层INS4中的每一个的厚度大的厚度。在下文中,第一绝缘层INS1至第五绝缘层INS5可以被称为无机绝缘层。在一实施例中,无机绝缘层INS1至INS5中的一些可以设置在晶体管上。在另一实施例中,无机绝缘层INS1至INS5中的一些可以覆盖氧化物晶体管和硅晶体管。
第一连接电极CNE1可以设置在第五绝缘层INS5上。第一连接电极CNE1可以经由穿过第一绝缘层INS1至第五绝缘层INS5限定的第一接触孔CH1连接到漏电极D6。
基板SUB可以包括第一边界部分BA1。第一边界部分BA1可以被提供为多个。第一边界部分BA1可以对应于设置在第一非折叠部分NFP1和第二非折叠部分NFP2上的发光元件OLED中的彼此相邻的两个发光元件OLED之间的区。
第一开孔OP1可以被限定在第一边界部分BA1上。第一开孔OP1可以与第一边界部分BA1重叠。当在平面中(即在平面图中)观察时,第一开孔OP1可以被限定在设置在第一非折叠部分NFP1和第二非折叠部分NFP2上的发光元件OLED中的彼此相邻的两个发光元件OLED之间。参考图6描述的第一晶体管T1至第七晶体管T7可以设置在第一开孔OP1之间。
第一开孔OP1可以被限定为以从最上层(即INS5)到最下层(即INS1)的顺序穿过无机绝缘层INS1至INS5中的至少一个。作为一示例,第一开孔OP1可以被限定为穿过第五绝缘层INS5。
有机绝缘层INS6和INS7中的至少一个可以设置在缓冲层BFL和无机绝缘层INS1至INS5上。有机绝缘层INS6和INS7可以包括第六绝缘层INS6和第七绝缘层INS7。第六绝缘层INS6和第七绝缘层INS7可以包括有机层。
第六绝缘层INS6可以设置在第五绝缘层INS5上以覆盖第一连接电极CNE1。第六绝缘层INS6可以设置在第一开孔OP1中,并且第一开孔OP1可以填充有第六绝缘层INS6的材料。
第二连接电极CNE2可以设置在第六绝缘层INS6上。第二连接电极CNE2可以经由穿过第六绝缘层INS6限定的第二接触孔CH2连接到第一连接电极CNE1。
导电图案CLS可以设置在第六绝缘层INS6上。导电图案CLS可以是图5中所示的数据线DL1至DLn或第一电源线PL1。
第七绝缘层INS7可以设置在第六绝缘层INS6上以覆盖第二连接电极CNE2和导电图案CLS。
发光元件OLED可以设置在第七绝缘层INS7上。发光元件OLED可以包括第一电极AE、第二电极CE、空穴控制层HCL、电子控制层ECL和发光层EML。第一电极AE可以是图6中所示的阳极AE,并且第二电极CE可以是图6中所示的阴极CE。
第一电极AE可以设置在第七绝缘层INS7上。第一电极AE可以经由穿过第七绝缘层INS7限定的第三接触孔CH3电连接到第二连接电极CNE2。暴露第一电极AE的预定部分的像素限定层PDL可以设置在第一电极AE和第七绝缘层INS7上。开孔PX_OP可以被限定为穿过像素限定层PDL,以暴露第一电极AE的预定部分。
空穴控制层HCL可以设置在第一电极AE和像素限定层PDL上。空穴控制层HCL通常可以设置在发光区LEA和非发光区NLEA中。空穴控制层HCL可以包括空穴传输层和空穴注入层。
发光层EML可以设置在空穴控制层HCL上。发光层EML可以设置在与开孔PX_OP对应的区中。发光层EML可以包括有机材料和/或无机材料。发光层EML可以发射红光、绿光和蓝光中的一种。
电子控制层ECL可以设置在发光层EML和空穴控制层HCL上。电子控制层ECL通常可以设置在发光区LEA和非发光区NLEA中。电子控制层ECL可以包括电子传输层和电子注入层。第二电极CE可以设置在电子控制层ECL上。第二电极CE通常可以设置遍及像素PX。
薄膜封装层TFE可以设置在发光元件OLED上。薄膜封装层TFE可以包括依次堆叠的无机层、有机层和无机层。无机层可以包括无机材料,并且可以保护像素PX免受湿气和氧气的影响。有机层可以包括有机材料,并且可以保护像素PX免受诸如灰尘颗粒的异物的影响。
图6的第一电压ELVDD可以被施加到第一电极AE,并且第二电压ELVSS可以被施加到第二电极CE。注入到发光层EML中的空穴和电子可以重新组合以产生激子,并且发光元件OLED可以通过从激发态返回到基态的激子发光。发光元件OLED可以发光,并且因此,图像可以被显示。
图10是设置在图8中所示的基板的折叠部分上的发光元件和晶体管的截面图。
图10是沿着图8的线I-I’截取的截面图。另外,图10示出设置在与折叠部分FP相邻的第一非折叠部分NFP1和第二折叠部分FP2上的第六晶体管T6以及设置在折叠部分FP上的发光元件OLED。
由于图10中所示的第一非折叠部分NFP1具有与图9中所示的第一非折叠部分NFP1的结构基本上相同的结构,因此将省略或简要描述第一非折叠部分NFP1,并且将主要描述折叠部分FP。
参考图10,折叠部分FP可以包括第一折叠部分FP1和第二折叠部分FP2。第一折叠部分FP1和第二折叠部分FP2中的每一个可以基本上被提供为多个。在下文中,为了便于说明,将详细描述一个第一折叠部分FP1和一个第二折叠部分FP2。
第一折叠部分FP1可以与凹陷部分HEA重叠。第二折叠部分FP2可以与肋部分SLT重叠。
第一折叠部分FP1可以包括缓冲层BFL、第一绝缘层INS1至第五绝缘层INS5、有机绝缘层INS6和INS7以及发光元件OLED。缓冲层BFL可以设置在基板SUB上。第一绝缘层INS1至第五绝缘层INS5可以依次堆叠在缓冲层BFL上。
第二折叠部分FP2可以包括缓冲层BFL、第一绝缘层INS1至第七绝缘层INS7、发光元件OLED和第六晶体管T6。缓冲层BFL可以设置在第二折叠部分FP2上。第六晶体管T6可以设置在缓冲层BFL上。由于第二折叠部分FP2上的第一绝缘层INS1至第五绝缘层INS5具有与图9中所示的第一非折叠部分NFP1上的第一绝缘层INS1至第五绝缘层INS5的堆叠结构基本上相同的堆叠结构,因此将省略其细节。
为了便于解释,在图10中仅例示第六晶体管T6。然而,尽管图中未示出,但是彼此连接的图6中所示的第一晶体管T1至第七晶体管T7和至少一个电容器CAP可以设置在肋部分SLT上。
基板SUB可以包括第二边界部分BA2。第二边界部分BA2可以设置在第一非折叠部分NFP1与折叠部分FP之间。作为一示例,第二边界部分BA2可以设置在第一非折叠部分NFP1与第一折叠部分FP1之间。第二边界部分BA2可以设置在第一折叠部分FP1与第二折叠部分FP2之间。当在平面中(即在平面图中)观察时,第二边界部分BA2可以设置在设置在第一非折叠部分NFP1上的发光元件OLED与设置在第一折叠部分FP1上的发光元件OLED之间。当在平面中观察时,第二边界部分BA2可以设置在设置在第一折叠部分FP1上的发光元件OLED与设置在第二折叠部分FP2上的发光元件OLED之间。尽管图中未示出,但是第二边界部分BA2可以设置在第二非折叠部分NFP2与折叠部分FP之间。
第二开孔OP2可以被限定为穿过无机绝缘层INS1至INS5。第二开孔OP2可以被限定为穿过无机绝缘层INS1至INS5中的至少两个。第二开孔OP2可以被限定在第二边界部分BA2上。第二开孔OP2可以与第二边界部分BA2重叠。第二开孔OP2可以被限定在第一非折叠部分NFP1与折叠部分FP之间。第二开孔OP2可以与肋部分SLT与凹陷部分HEA之间的边界重叠。也就是说,第二开孔OP2可以被限定在第一折叠部分FP1与第二折叠部分FP2之间。尽管图中未示出,但是第二开孔OP2可以被限定在折叠部分FP与图8中所示的第二非折叠部分NFP2之间。第一晶体管T1至第七晶体管T7可以布置在第二开孔OP2之间,并且可以与肋部分SLT重叠。
第二开孔OP2可以被限定为比图9中所示的第一开孔OP1深。作为一示例,在图10中,第二开孔OP2可以被限定为穿过缓冲层BFL和无机绝缘层INS1至INS5。相应地,第二开孔OP2可以被限定为在第三方向DR3上比穿过第五绝缘层INS5限定的第一开孔OP1深。
第二开孔OP2可以填充有有机绝缘层INS6和INS7的材料。作为一示例,第二开孔OP2可以填充有第六绝缘层INS6的材料。
第二连接电极CNE2可以设置在第六绝缘层INS6上。第二连接电极CNE2可以在第二方向DR2上延伸,并且可以与第一折叠部分FP1、第二边界部分BA2和第二折叠部分FP2重叠。第二连接电极CNE2可以经由穿过第六绝缘层INS6限定的第二接触孔CH2连接到设置在第二折叠部分FP2上的第一连接电极CNE1。
导电图案CLS可以设置在第六绝缘层INS6上。导电图案CLS可以是图5中所示的数据线DL1至DLn或第一电源线PL1。
第七绝缘层INS7可以设置在第六绝缘层INS6上以覆盖第二连接电极CNE2和导电图案CLS。
发光元件OLED可以设置在第七绝缘层INS7上。发光元件OLED可以设置在第一折叠部分FP1和第二折叠部分FP2上。发光元件OLED的第一电极AE可以经由穿过第七绝缘层INS7限定的第三接触孔CH3电连接到第二连接电极CNE2。
为了便于说明,示出连接到折叠部分FP上的发光元件OLED的第六晶体管T6,然而,图6中所示的第一晶体管T1至第七晶体管T7可以连接到一个发光元件OLED。
根据常规的显示装置,第一晶体管T1至第七晶体管T7可以设置在折叠部分FP的第一折叠部分FP1上。在这种情况下,当由于诸如笔的外部物体掉落在显示面板DP上而对折叠部分FP施加外部冲击时,在一个折叠部分上的相对刚性的无机绝缘层INS1至INS5中可能出现裂纹。特别地,裂纹可以容易地形成在与凹陷部分HEA重叠的第一折叠部分FP1上。裂纹可能蔓延到其周边,并且然后可能蔓延到晶体管TR。在这种情况下,在下一个折叠部分上的晶体管TR也可能被裂纹损坏。
然而,根据一实施例,支撑层GL可以附接到基板SUB的下表面,凹陷部分HEA可以被限定在支撑层GL的第二部分PT2中,并且第二部分PT2可以包括在凹陷部分HEA之间的肋部分SLT。相应地,可以提高第二部分PT2的柔性,并且因此,可以容易地折叠支撑层GL。
另外,第一晶体管T1至第七晶体管T7可以不设置在基板SUB的与凹陷部分HEA重叠的第一折叠部分FP1上,并且第一晶体管T1至第七晶体管T7可以设置在基板SUB的与肋部分SLT重叠的第二折叠部分FP2上。相应地,第一晶体管T1至第七晶体管T7可以稳定地设置在折叠部分FP上。
第一开孔OP1可以被限定为穿过第一非折叠部分NFP1和第二非折叠部分NFP2上的无机绝缘层INS1至INS5,第二开孔OP2可以被限定为穿过折叠部分FP上的无机绝缘层INS1至INS5,并且第二开孔OP2可以被限定为比第一开孔OP1深。由于第二开孔OP2被限定在第一折叠部分FP1与第二折叠部分FP2之间,因此第一晶体管T1至第七晶体管T7可以设置在第二开孔OP2之间。相应地,即使由于外部冲击在一个折叠部分上在无机绝缘层中出现裂纹,裂纹也可能不蔓延到在折叠部分FP的下一个折叠部分上的第一晶体管T1至第七晶体管T7,并且因此,在下一个折叠部分上的第一晶体管T1至第七晶体管T7可以防止被损坏。
图11是根据本公开的一实施例的显示面板和支撑层的截面图。
图11中所示的晶体管、支撑层GL、基板SUB、无机绝缘层INS1至INS5、有机绝缘层INS6和INS7以及发光元件OLED可以与图9和图10中所示的晶体管、支撑层GL、基板SUB、无机绝缘层INS1至INS5、有机绝缘层INS6和INS7以及发光元件OLED基本上相同,并且因此,将省略或简要描述其细节。
如以上描述的,像素中的每一个可以包括第一晶体管T1至第七晶体管T7。为了便于说明,在图11中例示连接到折叠部分FP上的发光元件OLED的第六晶体管T6,然而,图6中所示的第一晶体管T1至第七晶体管T7可以连接到一个发光元件OLED。
参考图11,光阻挡层BML可以进一步设置在基板SUB上。光阻挡层BML可以设置在第二边界部分BA2上。缓冲层BFL可以设置在光阻挡层BML上。第二开孔OP2可以被限定为穿过无机绝缘层INS1至INS5以及缓冲层BFL。光阻挡层BML可以设置在第二开孔OP2中。
光阻挡层BML可以是电隔离而不电连接到另一电极或另一信号线的浮置电极。然而,本公开不应限制于此或由其限制,并且根据一实施例,光阻挡层BML可以连接到图5的第一电源线PL1。
尽管已经描述了本公开的实施例,但是应理解,本公开不应限制于这些实施例,而是本领域普通技术人员可以在本公开的精神和范围内进行各种改变和修改。因此,所公开的主题不应限制于本文中描述的任何单个实施例,并且本实用新型的范围应根据所附权利要求来确定。
Claims (10)
1.一种显示装置,其特征在于,所述显示装置包括:
基板,包括第一非折叠部分、第二非折叠部分和在所述第一非折叠部分与所述第二非折叠部分之间的折叠部分;
支撑层,设置在所述基板下面并且包括在平面图中分别与所述第一非折叠部分和所述第二非折叠部分重叠的多个第一部分以及与所述折叠部分重叠的第二部分;
多个晶体管,设置在所述基板上;以及
多个发光元件,设置在所述晶体管上方并连接到所述晶体管,
其中所述第二部分包括设置在被限定在所述第二部分的下表面中的凹陷部分之间的多个肋部分,
其中所述折叠部分包括:
多个第一折叠部分,在所述平面图中与所述凹陷部分重叠;和
多个第二折叠部分,在所述平面图中与所述肋部分重叠,
其中所述晶体管不设置在所述第一折叠部分上。
2.根据权利要求1所述的显示装置,其特征在于,所述肋部分在第一方向上延伸并且布置为在与所述第一方向交叉的第二方向上彼此间隔开,并且所述第二非折叠部分、所述折叠部分和所述第一非折叠部分沿所述第二方向排列。
3.根据权利要求1所述的显示装置,其特征在于,所述显示装置进一步包括:
缓冲层,设置在所述基板上;
多个无机绝缘层,设置在所述缓冲层上;以及
至少一个有机绝缘层,设置在所述无机绝缘层上,
其中所述晶体管设置在所述缓冲层上,所述无机绝缘层中的一些设置在所述晶体管上,并且所述发光元件设置在所述至少一个有机绝缘层上,
其中以从所述多个无机绝缘层的最上层到最下层的顺序,所述多个无机绝缘层中的至少一个无机绝缘层被提供有在所述第一非折叠部分和所述第二非折叠部分上穿过所述至少一个无机绝缘层限定的第一开孔,并且所述第一开孔在所述平面图中被限定在设置在所述第一非折叠部分和所述第二非折叠部分上的所述发光元件之间,
其中所述至少一个有机绝缘层的材料被填充在所述第一开孔中。
4.根据权利要求3所述的显示装置,其特征在于,所述多个无机绝缘层中的至少两个无机绝缘层被提供有在所述折叠部分上穿过所述至少两个无机绝缘层限定的第二开孔,并且所述第二开孔被限定为比所述第一开孔深,
其中所述至少一个有机绝缘层的材料被填充在所述第二开孔中。
5.根据权利要求4所述的显示装置,其特征在于,所述显示装置进一步包括设置在所述基板上的多个光阻挡层,
其中所述第二开孔被限定为穿过所述缓冲层。
6.根据权利要求4所述的显示装置,其特征在于,所述第二开孔被限定为与所述肋部分与所述凹陷部分之间的边界重叠,
其中所述晶体管在所述折叠部分上设置在所述第二开孔之间。
7.根据权利要求4所述的显示装置,其特征在于,所述第二开孔被进一步限定在所述折叠部分与所述第一非折叠部分之间以及所述折叠部分与所述第二非折叠部分之间。
8.根据权利要求1所述的显示装置,其特征在于,所述发光元件设置在所述第一折叠部分和所述第二折叠部分上,
其中所述晶体管设置在所述第二折叠部分上并且连接到设置在所述第一折叠部分和所述第二折叠部分上的所述发光元件。
9.根据权利要求1所述的显示装置,其特征在于,所述凹陷部分从与所述肋部分的下表面的高度相同的高度延伸到与所述支撑层的厚度的一半对应的位置。
10.一种显示装置,其特征在于,所述显示装置包括:
基板,包括第一非折叠部分、第二非折叠部分和在所述第一非折叠部分与所述第二非折叠部分之间的折叠部分;
支撑层,设置在所述基板下面并包括与所述折叠部分重叠的多个肋部分,并且所述支撑层在所述肋部分之间限定凹陷部分;
多个晶体管,设置在所述基板上;以及
多个发光元件,设置在所述晶体管上方并连接到所述晶体管,
其中所述折叠部分包括:
多个第一折叠部分,在平面图中与所述凹陷部分重叠;和
多个第二折叠部分,在所述平面图中与所述肋部分重叠,
其中所述晶体管设置在所述第二折叠部分上并且不设置在所述第一折叠部分上。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020220127926A KR20240048610A (ko) | 2022-10-06 | 2022-10-06 | 표시 장치 |
KR10-2022-0127926 | 2022-10-06 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN221151903U true CN221151903U (zh) | 2024-06-14 |
Family
ID=90574023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202322632535.8U Active CN221151903U (zh) | 2022-10-06 | 2023-09-27 | 显示装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20240122054A1 (zh) |
KR (1) | KR20240048610A (zh) |
CN (1) | CN221151903U (zh) |
-
2022
- 2022-10-06 KR KR1020220127926A patent/KR20240048610A/ko unknown
-
2023
- 2023-07-20 US US18/224,462 patent/US20240122054A1/en active Pending
- 2023-09-27 CN CN202322632535.8U patent/CN221151903U/zh active Active
Also Published As
Publication number | Publication date |
---|---|
KR20240048610A (ko) | 2024-04-16 |
US20240122054A1 (en) | 2024-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11698702B2 (en) | Touch sensing unit and display device including the same | |
US11690281B2 (en) | Display apparatus | |
KR102669274B1 (ko) | 표시 장치 | |
US10620756B2 (en) | Display apparatus | |
KR102488120B1 (ko) | 표시 장치 | |
KR20210010782A (ko) | 표시 장치 및 그것의 제조 방법 | |
CN221151903U (zh) | 显示装置 | |
CN218069320U (zh) | 像素 | |
CN218831221U (zh) | 显示面板 | |
KR20210109086A (ko) | 표시 장치 | |
US11450836B2 (en) | Display device | |
US20230363239A1 (en) | Display device including light receiving element | |
CN219553632U (zh) | 显示装置 | |
US12001238B2 (en) | Display device and manufacturing method thereof | |
US11631370B2 (en) | Display device and electronic device including the same | |
US20230329046A1 (en) | Display device | |
US20240160325A1 (en) | Input sensing part and display device including the same | |
US20220059802A1 (en) | Display device | |
KR20240065627A (ko) | 표시 장치 | |
KR20210115084A (ko) | 표시 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |