CN221127827U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN221127827U
CN221127827U CN202322648924.XU CN202322648924U CN221127827U CN 221127827 U CN221127827 U CN 221127827U CN 202322648924 U CN202322648924 U CN 202322648924U CN 221127827 U CN221127827 U CN 221127827U
Authority
CN
China
Prior art keywords
pad
connection wiring
display device
region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322648924.XU
Other languages
English (en)
Inventor
李龙熙
郭眞善
金璟陪
李智慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020230081199A external-priority patent/KR20240051021A/ko
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN221127827U publication Critical patent/CN221127827U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供一种显示装置。显示装置包括：显示区域、非显示区域及垫区域；多条数据线，布置成从垫区域沿第一方向延伸到显示区域；多条连接布线，与数据线隔开而布置，并从垫区域分别向非显示区域中的显示区域的在与第一方向交叉的第二方向上的两侧延伸而布置；以及多个垫，在垫区域中与数据线和连接布线重叠地布置，其中，连接布线包括：第一连接布线，与垫重叠并沿第一方向延伸；第二连接布线，与垫不重叠并在非显示区域中与第一连接布线重叠地布置；以及第三连接布线，与第一连接布线重叠并电连接到垫，在垫区域中，第一连接布线及第三连接布线彼此重叠地布置，在非显示区域中，第一连接布线、第二连接布线及第三连接布线彼此重叠地布置。

Description

显示装置
技术领域
本实用新型涉及一种显示装置。
背景技术
随着多媒体的发展，显示装置的重要性正在增加。响应于此，正在使用诸如有机发光显示装置(OLED：Organic Light Emitting Display)、液晶显示装置(LCD：LiquidCrystal Display)等多种显示装置。
作为显示显示装置的图像的装置，有包含发光元件的自发光显示装置。自发光显示装置有包含将有机物用作发光物质的发光元件的有机发光显示装置或包含将无机物用作发光物质的发光元件的无机发光显示装置等。
实用新型内容
本实用新型所要解决的技术问题在于提供一种在堆叠有多个层的垫区域中垫电极的阶梯差减小的显示装置。
本实用新型的技术问题并不限于以上提及的技术问题，本领域技术人员可以通过以下记载明确理解未提及的其他技术问题。
用于解决上述技术问题的根据一实施例的显示装置包括：显示区域、包围所述显示区域的非显示区域及布置在所述显示区域的在第一方向上的一侧并被所述非显示区域包围的垫区域；多条数据线，布置成从所述垫区域沿所述第一方向延伸到所述显示区域；多条连接布线，与所述数据线隔开而布置，并从所述垫区域分别向所述非显示区域中的所述显示区域的在与所述第一方向交叉的第二方向上的两侧延伸而布置；以及多个垫，在所述垫区域中与所述数据线和所述连接布线重叠地布置，其中，所述连接布线包括：第一连接布线，与所述垫重叠并沿所述第一方向延伸；第二连接布线，与所述垫不重叠并在所述非显示区域中与所述第一连接布线重叠地布置；以及第三连接布线，与所述第一连接布线重叠并电连接到所述垫，在所述垫区域中，所述第一连接布线及所述第三连接布线彼此重叠地布置，在所述非显示区域中，所述第一连接布线、所述第二连接布线及所述第三连接布线彼此重叠地布置。
多个所述垫可以包括：多个第一垫，在所述垫区域中与所述数据线重叠地布置；以及多个第二垫，在所述垫区域中与所述第一垫沿所述第二方向隔开而布置，并与所述连接布线重叠地布置，其中，所述第一连接布线可以与所述第二垫重叠，所述第二连接布线可以与所述第二垫不重叠，所述第三连接布线可以电连接到所述第二垫。
所述第一垫及所述第二垫中的每一个可以包括垫基底层及布置在所述垫基底层上并通过垫接触孔而与所述垫基底层接触的垫上部层，所述第一垫及所述第二垫各自的所述垫基底层可以通过与所述垫接触孔沿所述第一方向隔开的第一接触孔及第二接触孔而与所述数据线或所述第一连接布线直接接触。
所述数据线可以分别与在所述垫区域中与所述第一垫重叠的所述第一接触孔、所述垫接触孔及所述第二接触孔重叠。
所述第一连接布线可以分别与在所述垫区域中与所述第二垫重叠的所述第一接触孔、所述垫接触孔及所述第二接触孔重叠，所述第三连接布线可以在所述垫区域中与所述第二垫的所述垫上部层直接连接，并且可以通过形成于所述非显示区域中的分别与所述第一连接布线及所述第二连接布线重叠的部分的第三接触孔而与所述第二连接布线直接接触。
所述第一垫及所述第二垫可以分别包括：第一部分，与所述垫接触孔重叠；第二部分，与所述第一接触孔或所述第二接触孔重叠；以及第三部分，设置于所述第一部分与所述第二部分之间，其中，所述第一部分、所述第二部分及所述第三部分的在所述第二方向上测量的宽度可以彼此不同。
所述第一部分的宽度可以大于所述第二部分及所述第三部分的宽度，所述第三部分的宽度可以大于所述第二部分的宽度，所述数据线和所述垫基底层及所述垫上部层的在所述第二方向上测量的宽度可以彼此不同，在所述第一部分、所述第二部分及所述第三部分中的每一个中，所述数据线、所述垫基底层及所述垫上部层的宽度差可以恒定。
所述数据线的在所述第二方向上测量的宽度可以大于所述第一垫的所述第二方向上测量的宽度，所述第一垫及所述第二垫的所述垫基底层的在所述第二方向上测量的宽度可以分别小于所述垫上部层的在所述第二方向上测量的宽度。
在所述垫区域中相邻的所述数据线之间的间隔可以小于相邻的所述第一垫之间的间隔。
所述显示装置还可以包括：多条扫描线，布置在所述数据线之间并从所述垫区域延伸到所述显示区域而布置；以及多个第三垫，在所述垫区域中与所述扫描线重叠地布置，其中，所述第三垫和所述第一垫沿所述第二方向可以不平行地布置，在所述第二方向上相邻的所述第一垫之间的间隔可以大于所述数据线与所述扫描线之间的间隔。
用于解决上述技术问题的根据一实施例的显示装置包括：布置有多个像素的显示区域、包围所述显示区域的非显示区域及布置在所述显示区域的在第一方向上的一侧并被所述非显示区域包围的垫区域；第一电极和第二电极，在所述显示区域中沿所述第一方向延伸而布置，并且沿与所述第一方向交叉的第二方向彼此隔开；多个发光元件，在所述显示区域中布置在所述第一电极和所述第二电极上；多条数据线，布置成从所述垫区域沿所述第一方向延伸到所述显示区域；多条连接布线，与所述数据线隔开而布置，并从所述垫区域分别向所述非显示区域中的所述显示区域的在所述第二方向上的两侧延伸而布置；多个第一垫，在所述垫区域中与所述数据线重叠地布置；以及多个第二垫，在所述垫区域中与所述第一垫沿所述第二方向隔开而布置，并与所述连接布线重叠地布置，其中，所述连接布线包括：第一连接布线，与所述第二垫重叠并沿所述第一方向延伸；第二连接布线，与所述第二垫不重叠并在所述非显示区域中与所述第一连接布线重叠地布置；以及第三连接布线，与所述第一连接布线重叠并电连接到所述第二垫，在所述垫区域中，所述第一连接布线及所述第三连接布线彼此重叠地布置，在所述非显示区域中，所述第一连接布线、所述第二连接布线及所述第三连接布线彼此重叠地布置。
所述第一垫及所述第二垫中的每一个可以包括垫基底层及布置在所述垫基底层上并通过垫接触孔而与所述垫基底层接触的垫上部层，所述第一垫及所述第二垫各自的所述垫基底层可以通过与所述垫接触孔沿所述第一方向隔开的第一接触孔及第二接触孔而与所述数据线或所述第一连接布线直接接触。
所述数据线分别可以与在所述垫区域中与所述第一垫重叠的所述第一接触孔、所述垫接触孔及所述第二接触孔重叠。
所述第一连接布线分别可以与在所述垫区域中与所述第二垫重叠的所述第一接触孔、所述垫接触孔及所述第二接触孔重叠，所述第三连接布线可以在所述垫区域中与所述第二垫的所述垫上部层直接连接，并且可以通过形成于所述非显示区域中的分别与所述第一连接布线及所述第二连接布线重叠的部分的第三接触孔而与所述第二连接布线直接接触。
所述第一垫及所述第二垫分别可以包括：第一部分，与所述垫接触孔重叠；第二部分，与所述第一接触孔或所述第二接触孔重叠；以及第三部分，设置于所述第一部分与所述第二部分之间，其中，所述第一部分、所述第二部分及所述第三部分的所述第二方向上测量的宽度可以彼此不同。
所述第一部分的宽度可以大于所述第二部分及所述第三部分的宽度，所述第三部分的宽度可以大于所述第二部分的宽度，所述数据线和所述垫基底层及所述垫上部层的在所述第二方向上测量的宽度可以彼此不同，在所述第一部分、所述第二部分及所述第三部分中的每一个中，所述数据线、所述垫基底层及所述垫上部层的宽度差可以恒定。
所述数据线的在所述第二方向上测量的宽度可以大于所述第一垫的所述第二方向上测量的宽度。
所述第一垫及所述第二垫的所述垫基底层的在所述第二方向上测量的宽度可以分别小于所述垫上部层的在所述第二方向上测量的宽度。
在所述垫区域中相邻的所述数据线之间的间隔可以小于相邻的所述第一垫之间的间隔。
所述显示装置还可以包括：多条扫描线，布置在所述数据线之间并从所述垫区域延伸到所述显示区域而布置；以及多个第三垫，在所述垫区域中与所述扫描线重叠地布置，其中，所述第三垫和所述第一垫可以沿所述第二方向不平行地布置，在所述第二方向上相邻的所述第一垫之间的间隔可以大于所述数据线与所述扫描线之间的间隔。
其他实施例的具体事项包含在详细说明及附图中。
在根据一实施例的显示装置中，在垫区域中与垫电连接的布线可以与垫完全重叠地布置，从而能够最小化由垫和绝缘层重叠布置而形成的阶梯差。
并且，根据一实施例的显示装置可以具有垫的宽度根据位置而变化的形状，并且能够减少布置在垫上的部件与垫的对齐工艺中的误对齐。
在显示装置中，在显示区域中形成有所述连接结构，从而能够防止施加到公共电极的电位的电压降。
根据实施例的效果不受以上例示的内容的限制，在本说明书中包括更加多样的效果。
附图说明
图1是示出根据一实施例的显示装置的平面图。
图2是示出布置于图1的显示装置的多条布线的布置的平面图。
图3是示出根据一实施例的显示装置的像素及线的图。
图4是示出根据一实施例的显示装置的像素的电路图。
图5是示出根据一实施例的显示装置的发光元件层的平面图。
图6是示出根据一实施例的显示装置的第四金属层的平面图。
图7是示出根据一实施例的显示装置的第五金属层的平面图。
图8是根据一实施例的显示装置的示意性的剖面图。
图9是根据一实施例的发光元件的示意图。
图10是示出根据一实施例的显示装置的垫区域及布置在其周围的布线的布置的平面图。
图11是图10的A部分的放大图。
图12是沿图11的XII-XII′线剖切的剖面图。
图13是沿图11的XIII-XIII′线剖切的剖面图。
图14是示出根据一实施例的显示装置的垫部的一部分的放大图。
图15是图10的B部分的放大图。
图16是沿图15的XVI-XVI′线剖切的剖面图。
图17是沿图15的XVII-XVII′线剖切的剖面图。
图18是示出根据另一实施例的显示装置的垫区域及布置在其周围的布线的布置的平面图。
图19是图18的C部分的放大图。
图20是图18的D部分的放大图。
图21是沿图19的XXI-XXI′线剖切的剖面图。
图22是沿图20的XXII-XXII′线剖切的剖面图。
附图标记的说明
10：显示装置
100：显示面板
210：柔性膜
220：显示驱动部
230：电路板
ED：发光元件
RME1、RME2：电极
CTE1、CTE2、CTE3、CTE4、CTE5：接触电极
DA：显示区域NDA：非显示区域PDA：垫区域
DP1、DP2、DP3：垫
DPE1：垫基底层DPE2：垫上部层
CT1、CT2：接触孔CTA：垫接触孔
MBL：连接布线
具体实施方式
参照与附图1起详细后述的实施例，可以明确本实用新型的优点和特征以及达成这些的方法。然而本实用新型可以实现为彼此不同的多样的形态，而不限于以下公开的实施例，并且提供本实施例的目的仅在于使本实用新型的公开完整并向本实用新型所属技术领域中具有普通知识的人员完整地告知实用新型的范围，本实用新型仅由权利要求书的范围所定义。
当元件(elements)或层被称为位于其他元件或层“上(on)”时，包括元件或层在其他元件或层的紧邻的上方或中间夹设有其他层或其他元件的全部情况。与此相同地，被称为“下(Below)”、“左(Left)”及“右(Right)”的情况包括与其他元件或层直接相邻地布置的情况或在中间夹设有其他层或其他元件的情况。在整个说明书中，相同的附图标记指代相同的构成要素。
虽然“第一”、“第二”等用于叙述多样的构成要素，但这些构成要素显然不受限于这些术语。这些术语仅用于将一个构成要素与其他构成要素区分。因此，以下提及的第一构成要素在本实用新型的技术思想内显然也可以是第二构成要素。
以下，参照附图对实施例进行说明。
图1是示出根据一实施例的显示装置的平面图。
参照图1，显示装置10显示运动图像或静止图像。显示装置10可以指提供显示屏幕的所有电子装置。例如，提供显示屏幕的电视、笔记本计算机、监视器、广告牌、物联网装置、移动电话、智能电话、平板PC(Personal Computer)、电子手表、智能手表、手表电话、头戴式显示器、移动通信终端、电子记事本、电子书、便携式多媒体播放器(PMP：PortableMultimedia Player)、导航仪、游戏机、数码相机、摄像机等可以包括在显示装置10中。
显示装置10包括提供显示屏幕的显示面板。作为显示面板的示例，可以例举无机发光二极管显示面板、有机发光显示面板、量子点发光显示面板、等离子体显示面板、场发射显示面板等。以下，作为显示面板的一示例，例示应用无机发光二极管显示面板的情形，但不限于此，如果可以应用相同的技术思想，则也可以应用其他显示面板。
显示装置10的形状可以进行多样的变形。例如，显示装置10可以具有横向长的矩形、竖向长的矩形、正方形、角部(顶点)圆滑的四边形、其他多边形、圆形等形状。显示装置10的显示区域DA的形状也可以与显示装置10的整体形状类似。在图1中，例示了第二方向DR2上的长度长的矩形形状的显示装置10。
显示装置10可以包括显示区域DA和非显示区域NDA。显示区域DA是可以显示画面的区域，非显示区域NDA是不显示画面的区域。也可以将显示区域DA称为活性区域，将非显示区域NDA称为非活性区域。显示区域DA可以大致占据显示装置10的中央。
显示区域DA可以包括多个像素PX。多个像素PX可以沿行列方向排列。各像素PX的形状在平面上可以是矩形或正方形，但不限于此，也可以是各边相对于一方向倾斜的菱形形状。各像素PX可以排列为条纹型或岛型。并且，各个像素PX可以包括发出特定波长带的光的一个以上的发光元件来显示特定颜色。
在显示区域DA周围可以布置有非显示区域NDA。非显示区域NDA可以全部或局部地包围显示区域DA。显示区域DA可以是矩形形状，非显示区域NDA可以布置成与显示区域DA的四个边相邻。非显示区域NDA可以构成显示装置10的边框。在各非显示区域NDA中可以布置有包括在显示装置10中的布线或电路驱动部，或者可以安装有外部装置。
图2是示出布置于图1的显示装置的多条布线的布置的平面图。
参照图2，显示装置10可以包括显示面板100、柔性膜210、显示驱动部220、电路板230、时序控制部240、电源供应部250、栅极驱动部260以及保护金属层300。
显示面板100在平面上可以构成为矩形形态。例如，显示面板100可以具有包括第一方向DR1上的短边和第二方向DR2上的长边的矩形的平面形态。第一方向DR1上的短边与第二方向DR2上的长边相遇的角部可以形成为直角，或者可以以具有预定曲率的方式圆滑地形成。显示面板100的平面形态不限于矩形，并且可以形成为其他多边形、圆形或椭圆形。例如，显示面板100可以平坦地形成，但不限于此。作为另一示例，显示面板100可以以预定曲率弯曲地形成。
显示面板100可以包括显示区域DA和非显示区域NDA。
显示区域DA是显示图像的区域，并且可以被定义为显示面板100的中心区域。显示区域DA可以包括子像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL、水平电压线HVDL、垂直电压线VVSL以及第二电压线VSL。子像素SP可以形成在由数据线DL和栅极线GL交叉的每个像素区域中。
显示装置10可以包括构成一个像素PX的多个子像素SP。子像素SP可以包括第一子像素SP1、第二子像素SP2及第三子像素SP3。第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个可以连接到一条栅极线GL及一条数据线DL。第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个可以定义为输出光的最小单位的区域。
第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个可以包括包含有机发光层的有机发光二极管(Organic Light Emitting Diode)、包含量子点发光层的量子点发光元件(Quantum Dot LED)、超小型发光二极管(Micro LED)或包含无机半导体的无机发光二极管(Inorganic LED)。
第一子像素SP1可以发出第一颜色的光或红色光，第二子像素SP2可以发出第二颜色的光或绿色光，第三子像素SP3可以发出第三颜色的光或蓝色光。第一子像素SP1的像素电路、第三子像素SP3的像素电路及第二子像素SP2的像素电路可以沿第一方向DR1排列，但是像素电路的顺序不限于此。
栅极线GL可以沿第二方向DR2延伸并且沿第一方向DR1彼此隔开。栅极线GL可以从栅极驱动部260接收栅极信号以向辅助栅极线BGL供应栅极信号。辅助栅极线BGL可以从栅极线GL延伸以向第一子像素SP1、第二子像素SP2及第三子像素SP3供应栅极信号。
数据线DL可以沿第一方向DR1延伸并且沿第二方向DR2彼此隔开。数据线DL可以包括第一数据线DL1、第二数据线DL2及第三数据线DL3。第一数据线DL1、第二数据线DL2及第三数据线DL3可以分别向第一子像素SP1、第二子像素SP2及第三子像素SP3供应数据电压。
初始化电压线VIL可以沿第一方向DR1延伸并且可以沿第二方向DR2彼此隔开。初始化电压线VIL可以将从显示驱动部220接收的初始化电压供应到第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个的像素电路。初始化电压线VIL可以从第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个的像素电路接收感测信号并将其供应到显示驱动部220。
第一电压线VDL可以沿第一方向DR1延伸并且沿第二方向DR2彼此隔开。第一电压线VDL可以将从电源供应部250接收的驱动电压或高电位电压供应到第一子像素SP1、第二子像素SP2及第三子像素SP3。
水平电压线HVDL可以沿第二方向DR2延伸并且沿第一方向DR1彼此隔开。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电位电压。
垂直电压线VVSL可以沿第一方向DR1延伸并且沿第二方向DR2彼此隔开。垂直电压线VVSL可以连接到第二电压线VSL。垂直电压线VVSL可以将从电源供应部250接收的低电位电压供应到第二电压线VSL。
第二电压线VSL可以沿第二方向DR2延伸并且沿第一方向DR1彼此隔开。第二电压线VSL可以向第一子像素SP1、第二子像素SP2及第三子像素SP3供应低电位电压。
子像素SP、栅极线GL、数据线DL、初始化电压线VIL、第一电压线VDL以及第二电压线VSL的连接关系可以根据子像素SP的数量及排列而改变设计。
非显示区域NDA可以被定义为显示面板100中除了显示区域DA之外的剩余区域。例如，非显示区域NDA可以包括连接数据线DL、初始化电压线VIL、第一电压线VDL及垂直电压线VVSL与显示驱动部220的扇出线、与栅极驱动部260及柔性膜210连接的垫部(未示出)。
柔性膜210可以连接到布置在非显示区域NDA下侧的垫部。配备于柔性膜210的一侧的输入端子可以借由膜附着工艺而附着于电路板230，配备于柔性膜210的另一侧的输出端子可以借由膜附着工艺而附着于垫部。例如，柔性膜210可以像带载封装(Tape CarrierPackage)或覆晶薄膜(Chip on Film)一样弯曲。柔性膜210可以为了减小显示装置10的边框区域而弯曲到显示面板100的下部。
显示驱动部220可以安装在柔性膜210上。例如，显示驱动部220可以由集成电路(IC)实现。显示驱动部220可以从时序控制部240接收数字视频数据及数据控制信号，并根据数据控制信号将数字视频数据转换成模拟数据电压并将其通过扇出线供应到数据线DL。
电路板230可以支撑时序控制部240及电源供应部250，并且可以向显示驱动部220供应信号及电源。例如，为了在各像素上显示图像，电路板230可以将从时序控制部240供应的信号和从电源供应部250供应的电源电压供应到柔性膜210及显示驱动部220。为此，信号线和电源线可以配备于电路板230上。
时序控制部240可以安装在电路板230上，并且可以通过配备于电路板230上的用户连接器接收从显示驱动***或图形装置供应的图像数据和时序同步信号。时序控制部240可以基于时序同步信号将图像数据以适合于像素布置结构的方式对齐而生成数字视频数据，并且可以将所生成的数字视频数据供应到显示驱动部220。时序控制部240可以基于时序同步信号来生成数据控制信号和栅极控制信号。时序控制部240可以基于数据控制信号来控制显示驱动部220的数据电压的供应时序，并且可以基于栅极控制信号来控制栅极驱动部260的栅极信号的供应时序。
电源供应部250可以布置在电路板230上以向柔性膜210、显示驱动部220及栅极驱动部260供应电源电压。例如，电源供应部250可以生成驱动电压或高电位电压并将其供应到第一电压线VDL，可以生成低电位电压并将其供应到垂直电压线VVSL，并且可以生成初始化电压并将其供应到初始化电压线VIL。电源供应部250可以生成栅极高电压及栅极低电压并将其供应到栅极驱动部260。
栅极驱动部260可以布置在非显示区域NDA的左侧及右侧。栅极驱动部260可以基于从时序控制部240供应的栅极控制信号来生成栅极信号。栅极控制信号可以包括开始信号、时钟信号及电源电压，但不限于此。栅极驱动部260可以根据设定的顺序将栅极信号供应到栅极线GL。
保护金属层300可以布置在非显示区域NDA的左侧及右侧并与栅极驱动部260重叠。保护金属层300可以布置在栅极驱动部260上以保护栅极驱动部260。保护金属层300可以从电源供应部250接收电源电压。例如，保护金属层300可以从电源供应部250接收低电位电压来消除从外部施加的静电。
图3是示出根据一实施例的显示装置的像素及线的图。
参照图3，子像素SP可以包括第一子像素SP1、第二子像素SP2及第三子像素SP3。第一子像素SP1的像素电路、第三子像素SP3的像素电路及第二子像素SP2的像素电路可以沿第一方向DR1的相反方向排列，但是像素电路的顺序不限于此。
第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个可以连接到第一电压线VDL、初始化电压线VIL、栅极线GL及数据线DL。
第一电压线VDL可以沿第一方向DR1延伸。第一电压线VDL可以布置在第一子像素SP1、第二子像素SP2及第三子像素SP3的像素电路的左侧。第一电压线VDL可以向第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个的晶体管供应驱动电压或高电位电压。
水平电压线HVDL可以沿第二方向DR2延伸。水平电压线HVDL可以布置在布置于第k行ROWk(k是正整数)的第一子像素SP1的像素电路的上侧。水平电压线HVDL可以连接到第一电压线VDL。水平电压线HVDL可以从第一电压线VDL接收驱动电压或高电位电压。
垂直电压线VVSL可以沿第一方向DR1延伸。垂直电压线VVSL可以布置在第一电压线VDL的左侧。垂直电压线VVSL可以连接在电源供应部250与第二电压线VSL之间。垂直电压线VVSL可以将从电源供应部250供应的低电位电压供应到第二电压线VSL。
第二电压线VSL可以沿第二方向DR2延伸。第二电压线VSL可以布置在布置于第k+1行ROWk+1的第一子像素SP1的像素电路的上侧。第二电压线VSL可以将从垂直电压线VVSL接收的低电位电压供应到第一子像素SP1、第二子像素SP2及第三子像素SP3的发光元件层。
栅极线GL可以沿第二方向DR2延伸。栅极线GL可以布置在第二子像素SP2的像素电路的下侧。栅极线GL可以将从栅极驱动部260接收的栅极信号供应到辅助栅极线BGL。例如，第k栅极线GLk可以向布置于第k行ROWk的子像素SP供应栅极信号，并且第k+1栅极线GLk+1可以向布置于第k+1行ROWk+1的子像素SP供应栅极信号。
辅助栅极线BGL可以从栅极线GL沿第一方向DR1延伸。辅助栅极线BGL可以布置在第一子像素SP1、第二子像素SP2及第三子像素SP3的像素电路的右侧。辅助栅极线BGL可以将从栅极线GL接收的栅极信号供应到第一子像素SP1、第二子像素SP2及第三子像素SP3的像素电路。
初始化电压线VIL可以沿第一方向DR1延伸。初始化电压线VIL可以布置在辅助栅极线BGL的右侧。初始化电压线VIL可以向第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个的像素电路供应初始化电压。初始化电压线VIL可以从第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个的像素电路接收感测信号并将其供应到显示驱动部220。
数据线DL可以沿第一方向DR1延伸。数据线DL可以将数据电压供应到子像素SP。数据线DL可以包括第一数据线DL1、第二数据线DL2及第三数据线DL3。
第一数据线DL1可以沿第一方向DR1延伸。第一数据线DL1可以布置在初始化电压线VIL的右侧。第一数据线DL1可以将从显示驱动部220接收的数据电压供应到第一子像素SP1的像素电路。
第二数据线DL2可以沿第一方向DR1延伸。第二数据线DL2可以布置在第一数据线DL1的右侧。第二数据线DL2可以将从显示驱动部220接收的数据电压供应到第二子像素SP2的像素电路。
第三数据线DL3可以沿第一方向DR1延伸。第三数据线DL3可以布置在第二数据线DL2的右侧。第三数据线DL3可以将从显示驱动部220接收的数据电压供应到第三子像素SP3的像素电路。
图4是示出根据一实施例的显示装置的像素的电路图。
参照图4，各个子像素SP可以连接到第一电压线VDL、数据线DL、初始化电压线VIL、栅极线GL及第二电压线VSL。
第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个可以包括像素电路及多个发光元件ED。像素电路可以包括第一晶体管ST1、第二晶体管ST2及第三晶体管ST3以及第一电容器C1。
第一晶体管ST1可以包括栅极电极、漏极电极及源极电极。第一晶体管ST1的栅极电极可以连接到第一节点N1，第一晶体管ST1的漏极电极可以连接到第一电压线VDL，第一晶体管ST1的源极电极可以连接到第二节点N2。第一晶体管ST1可以基于施加到栅极电极的数据电压来控制漏极-源极电流(或驱动电流)。
发光元件ED可以包括第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4可以以串联连接。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4可以接收驱动电流来发光。发光元件ED的发光量或亮度可以与驱动电流的大小成比例。发光元件ED可以是包括有机发光层的有机发光二极管(Organic Light EmittingDiode)、包括量子点发光层的量子点发光元件(Quantum Dot LED)、超小型发光二极管(Micro LED)或包括无机半导体的无机发光二极管(Inorganic LED)。
第一发光元件ED1的第一电极可以连接到第二节点N2，第一发光元件ED1的第二电极可以连接到第三节点N3。第一发光元件ED1的第一电极可以通过第二节点N2连接到第一晶体管ST1的源极电极、第三晶体管ST3的漏极电极及第一电容器C1的第二电容器电极。第一发光元件ED1的第二电极可以通过第三节点N3连接到第二发光元件ED2的第一电极。
第二发光元件ED2的第一电极可以连接到第三节点N3，第二发光元件ED2的第二电极可以连接到第四节点N4。第三发光元件ED3的第一电极可以连接到第四节点N4，第三发光元件ED3的第二电极可以连接到第五节点N5。第四发光元件ED4的第一电极可以连接到第五节点N5，第四发光元件ED4的第二电极可以连接到第二电压线VSL。
第二晶体管ST2可以借由栅极线GL的栅极信号而导通以将数据线DL与作为第一晶体管ST1的栅极电极的第一节点N1电连接。第二晶体管ST2可以基于栅极信号而导通，从而将数据电压供应到第一节点N1。第二晶体管ST2的栅极电极可以连接到栅极线GL，第二晶体管ST2的漏极电极可以连接到数据线DL，第二晶体管ST2的源极电极可以连接到第一节点N1。第二晶体管ST2的源极电极可以通过第一节点N1连接到第一晶体管ST1的栅极电极及第一电容器C1的第一电容器电极。
第三晶体管ST3可以借由栅极线GL的栅极信号而导通以将初始化电压线VIL与作为第一晶体管ST1的源极电极的第二节点N2电连接。第三晶体管ST3可以基于栅极信号而导通，从而将初始化电压供应到第二节点N2。第三晶体管ST3可以基于栅极信号而导通，从而将感测信号供应到初始化电压线VIL。第三晶体管ST3的栅极电极可以连接到栅极线GL，第三晶体管ST3的漏极电极可以连接到第二节点N2，第三晶体管ST3的源极电极可以连接到初始化电压线VIL。第三晶体管ST3的漏极电极可以通过第二节点N2连接到第一晶体管ST1的源极电极、第一电容器C1的第二电容器电极及第一发光元件ED1的第一电极。
图5是示出根据一实施例的显示装置的发光元件层的平面图。图6是示出根据一实施例的显示装置的第四金属层的平面图。图7是示出根据一实施例的显示装置的第五金属层的平面图。图8是根据一实施例的显示装置的示意性的剖面图。
参照图5至图8，显示面板100可以包括基板SUB、薄膜晶体管层TFTL及发光元件层EML。
基板SUB可以是基础基板或基础部件。基板SUB可以是能够弯曲(Bending)、折叠(Folding)、卷曲(Rolling)等的柔性(Flexible)基板。例如，基板SUB可以包括玻璃材质或金属材质，但不限于此。作为另一示例，基板SUB可以包括诸如聚酰亚胺(PI)之类的高分子树脂。
薄膜晶体管层TFTL可以布置在基板SUB上。薄膜晶体管层TFTL可以包括第一金属层MTL1、缓冲层BF、有源层ACTL、栅极绝缘层GI、第二金属层MTL2、层间绝缘层ILD、第三金属层MTL3、保护层PV及过孔层VIA。
第一金属层MTL1可以布置在基板SUB上。第一金属层MTL1可以包括电压线VL、第一电压线VDL及垂直电压线VVSL。电压线VL可以是第一电压线VDL、初始化电压线VIL或数据线DL。
缓冲层BF可以布置在第一金属层MTL1上。例如，缓冲层BF可以包括能够防止空气或水分渗透的无机膜。例如，缓冲层BF可以包括交替堆叠的多个无机膜。
有源层ACTL可以布置在缓冲层BF上。有源层ACTL可以包括薄膜晶体管TFT的漏极电极DE、半导体区域ACT及源极电极SE。薄膜晶体管TFT可以是图4的第一晶体管ST1，但不限于此。例如，薄膜晶体管TFT的半导体区域ACT可以包括低温多晶硅(LTPS：Low TemperaturePolycrystalline Silicon)。包括低温多晶硅的薄膜晶体管TFT的电子迁移率高并且导通特性可以优异。作为另一示例，薄膜晶体管TFT的半导体区域ACT可以包括氧化物。包括氧化物的薄膜晶体管TFT的漏电流(Leakage Current)特性优异并且能够以低频率驱动，从而可以降低功耗。
栅极绝缘层GI可以布置在有源层ACTL上。栅极绝缘层GI可以使有源层ACTL与第二金属层MTL2绝缘。
第二金属层MTL2可以布置在栅极绝缘层GI上。第二金属层MTL2可以包括薄膜晶体管TFT的栅极电极GE。薄膜晶体管TFT的栅极电极GE可以与半导体区域ACT重叠。
层间绝缘层ILD可以布置在第二金属层MTL2上。层间绝缘层ILD可以使第二金属层MTL2与第三金属层MTL3绝缘。
第三金属层MTL3可以布置在层间绝缘层ILD上。第三金属层MTL3可以包括连接电极CE、第一阳极连接电极ANE1、水平电压线HVDL及第二电压线VSL。连接电极CE可以将电压线VL与薄膜晶体管TFT的源极电极SE电连接。第一阳极连接电极ANE1可以将薄膜晶体管TFT的漏极电极DE与第一接触电极CTE1电连接。水平电压线HVDL可以将第一电压线VDL与第一电极RME1电连接。第二电压线VSL可以将垂直电压线VVSL与第二电极RME2电连接，并且可以将垂直电压线VVSL与第五接触电极CTE5电连接。
保护层PV可以布置在第三金属层MTL3上。保护层PV可以布置在多个薄膜晶体管TFT上以保护子像素SP的像素电路。
过孔层VIA可以布置在保护层PV上。过孔层VIA可以使薄膜晶体管层TFTL的上端平坦化。过孔层VIA可以包括诸如聚酰亚胺(PI)之类的有机绝缘物质。
发光元件层EML可以布置在薄膜晶体管层TFTL上。发光元件层EML可以包括第一堤图案BP1、第二堤图案BP2及第三堤图案BP3、第一电极RME1及第二电极RME2、第一绝缘层PAS1、第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4、堤层BNL、第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4及第五接触电极CTE5以及第三绝缘层PAS3。
堤层BNL可以定义第一发光区域EMA1、第二发光区域EMA2及第三发光区域EMA3。第一子像素SP1的发光元件ED可以布置于第一发光区域EMA1中，第二子像素SP2的发光元件ED可以布置于第二发光区域EMA2中，第三子像素SP3的发光元件ED可以布置于第三发光区域EMA3中。图8示意性地示出第一发光区域EMA1的剖面图。
第一堤图案BP1、第二堤图案BP2及第三堤图案BP3可以沿第一方向DR1延伸，并且可以沿第二方向DR2彼此隔开。第一堤图案BP1可以布置在第二堤图案BP2与第三堤图案BP3之间。第二堤图案BP2可以布置在第一堤图案BP1的左侧，并且第三堤图案BP3可以布置在第一堤图案BP1的右侧。第一堤图案BP1、第二堤图案BP2及第三堤图案BP3中的每一个可以在过孔层VIA上沿上部方向突出。第一堤图案BP1、第二堤图案BP2及第三堤图案BP3中的每一个可以具有倾斜的侧表面。第一子像素SP1的多个第一发光元件ED1及第二发光元件ED2可以布置在第一堤图案BP1与第二堤图案BP2隔开的之间。第一子像素SP1的多个第三发光元件ED3及第四发光元件ED4可以布置在第一堤图案BP1与第三堤图案BP3隔开的之间。第一堤图案BP1、第二堤图案BP2及第三堤图案BP3可以以岛状图案布置在显示区域DA的整个表面上。
第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个的第一电极RME1及第二电极RME2可以布置在第四金属层MTL4中。第二电极RME2的第二方向DR2上的最大宽度可以大于第一电极RME1的第二方向DR2上的最大宽度，但不限于此。第四金属层MTL4可以布置在过孔层VIA及第一堤图案BP1、第二堤图案BP2及第三堤图案BP3上。第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个的第一电极RME1及第二电极RME2可以沿第一方向DR1延伸。第一子像素SP1的第一电极RME1可以布置在第一子像素SP1的第二电极RME2与第二子像素SP2的第二电极RME2之间。第二子像素SP2的第一电极RME1可以布置在第二子像素SP2的第二电极RME2与第三子像素SP3的第二电极RME2之间。第三子像素SP3的第一电极RME1可以布置于第三子像素SP3的第二电极RME2的右侧。
第一电极RME1及第二电极RME2中的每一个可以覆盖第一堤图案BP1、第二堤图案BP2及第三堤图案BP3中的一个的上表面及倾斜的侧表面。第一电极RME1及第二电极RME2可以是反射电极。第四金属层MTL4可以形成为包括钼(Mo)、铝(Al)、铬(Cr)、金(Au)、银(Ag)、钛(Ti)、镍(Ni)、钯(Pd)、铟(In)、钕(Nd)及铜(Cu)中的至少一种的单层或多层。第四金属层MTL4可以包括包含反射率高的物质的至少一个层。因此，第一电极RME1及第二电极RME2中的每一个可以使从第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4发出的光向上部方向反射。
第一电极RME1及第二电极RME2可以是在显示装置10的制造过程中使第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4对齐的对齐电极。多个第一电极RME1可以通过多个第五贯通孔CNT5连接到第三金属层MTL3的水平电压线HVDL。第一电极RME1可以从水平电压线HVDL接收驱动电压或高电位电压。多个第二电极RME2可以通过多个第六贯通孔CNT6连接到第三金属层MTL3的第二电压线VSL。第二电极RME2可以从第二电压线VSL接收低电位电压。
多个发光元件ED可以对齐于第一电极RME1与第二电极RME2之间。多个发光元件ED可以布置在发光元件区域EDA中。多个第一发光元件ED1可以布置在第一发光元件区域EDA1中，多个第二发光元件ED2可以布置在第二发光元件区域EDA2中，多个第三发光元件ED3可以布置在第三发光元件区域EDA3中，多个第四发光元件ED4可以布置在第四发光元件区域EDA4中。第一发光元件区域EDA1及第二发光元件区域EDA2可以布置在第一子像素SP1的第一电极RME1与第一子像素SP1的第二电极RME2之间。第三发光元件区域EDA3及第四发光元件区域EDA4可以布置在第一子像素SP1的第一电极RME1与第二子像素SP2的第二电极RME2之间。第一绝缘层PAS1可以覆盖第一电极RME1及第二电极RME2。第一绝缘层PAS1可以包括无机膜。第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4可以借由第一绝缘层PAS1而与第一电极RME1及第二电极RME2绝缘。
第一电极RME1及第二电极RME2中的每一个可以接收对齐信号，并且可以在第一电极RME1与第二电极RME2之间形成电场。例如，多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4可以通过喷墨印刷工艺喷射到第一电极RME1及第二电极RME2上，并且分散在墨内的多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4可以借由形成在第一电极RME1与第二电极RME2之间的电场而接收介电电泳力(Dielectrophoresis Force)而对齐。因此，多个第一发光元件ED1、第二发光元件ED2、第三发光元件ED3及第四发光元件ED4可以在第一电极RME1与第二电极RME2之间沿第一方向DR1对齐。
第一子像素SP1、第二子像素SP2及第三子像素SP3中的每一个的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4及第五接触电极CTE5可以布置在第五金属层MTL5中。第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4及第五接触电极CTE5可以是透明电极。例如，第五金属层MTL5可以包括诸如氧化铟锡(ITO：Indium Tin Oxide)、氧化铟锌(IZO：Indium Zinc Oxide)、氧化铟锡锌(ITZO：Indium Tin Zinc Oxide)等的物质。第五金属层MTL5可以具有ITO/Ag/ITO、ITO/Ag/IZO或ITO/Ag/ITZO/IZO等堆叠结构，但不限于此。
第二绝缘层PAS2可以布置在堤层BNL、第一绝缘层PAS1及发光元件ED上。第三绝缘层PAS3可以覆盖第二绝缘层PAS2、第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4及第五接触电极CTE5。第二绝缘层PAS2及第三绝缘层PAS3可以包括无机膜。第二绝缘层PAS2及第三绝缘层PAS3可以使第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4及第五接触电极CTE5中的每一个绝缘。第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4及第五接触电极CTE5中的每一个可以包括布置在中心的空隙，但不限于此。
第一子像素SP1的第一接触电极CTE1可以布置在第一子像素SP1的第一电极RME1上，并可以通过第一贯通孔CNT1连接到第三金属层MTL3的第一阳极连接电极ANE1。第一接触电极CTE1可以连接在第一阳极连接电极ANE1与多个第一发光元件ED1的一端之间。第一接触电极CTE1可以接收通过图4的第一晶体管ST1的驱动电流。第一接触电极CTE1可以向第一子像素SP1的多个第一发光元件ED1供应驱动电流。第一接触电极CTE1可以对应于多个第一发光元件ED1的阳极电极，但不限于此。
第二接触电极CTE2可以与第一电极RME1及第二电极RME2绝缘。第二接触电极CTE2的第一部分可以布置在第一子像素SP1的第二电极RME2上并沿第一方向DR1延伸。第二接触电极CTE2的第二部分可以从第一部分的下侧延伸，并且可以布置在第一子像素SP1的第一电极RME1上。
第二接触电极CTE2可以连接在多个第一发光元件ED1的另一端与多个第二发光元件ED2的一端之间。第二接触电极CTE2可以对应于图4的第三节点N3。第二接触电极CTE2可以对应于多个第一发光元件ED1的阴极电极，但不限于此。第二接触电极CTE2可以对应于多个第二发光元件ED2的阳极电极，但不限于此。
第三接触电极CTE3可以与第一电极RME1及第二电极RME2绝缘。第三接触电极CTE3的第一部分可以布置在第一子像素SP1的第二电极RME2上并沿第一方向DR1延伸。第三接触电极CTE3的第二部分可以布置在第一子像素SP1的第一电极RME1上，并且可以布置于第一部分的右侧。
第三接触电极CTE3可以连接在多个第二发光元件ED2的另一端与多个第三发光元件ED3的一端之间。第三接触电极CTE3可以对应于图4的第四节点N4。第三接触电极CTE3可以对应于多个第二发光元件ED2的阴极电极，但不限于此。第三接触电极CTE3可以对应于多个第三发光元件ED3的阳极电极，但不限于此。
第四接触电极CTE4可以与第一电极RME1及第二电极RME2绝缘。第四接触电极CTE4的第一部分可以布置在第二子像素SP2的第二电极RME2上并沿第一方向DR1延伸。第四接触电极CTE4的第二部分可以从第一部分的上侧延伸，并且可以布置在第一子像素SP1的第一电极RME1上。
第四接触电极CTE4可以连接在多个第三发光元件ED3的另一端与多个第四发光元件ED4的一端之间。第四接触电极CTE4可以对应于图4的第五节点N5。第四接触电极CTE4可以对应于多个第三发光元件ED3的阴极电极，但不限于此。第四接触电极CTE4可以对应于多个第四发光元件ED4的阳极电极，但不限于此。
第五接触电极CTE5可以连接在多个第四发光元件ED4的另一端与第二电压线VSL之间。第五接触电极CTE5可以布置在第二子像素SP2的第二电极RME2上并沿第一方向DR1延伸。第五接触电极CTE5可以通过第四贯通孔CNT4连接到第三金属层MTL3的第二电压线VSL。第五接触电极CTE5可以对应于多个第四发光元件ED4的阴极电极，但不限于此。第五接触电极CTE5可以通过第二电压线VSL接收低电位电压。第一子像素SP1、第二子像素SP2及第三子像素SP3的第五接触电极CTE5可以形成为一体，但不限于此。
第二子像素SP2的第一接触电极CTE1可以布置在第二子像素SP2的第一电极RME1上，并可以通过第二贯通孔CNT2连接到第二子像素SP2的像素电路。第一接触电极CTE1可以连接在第二子像素SP2的像素电路与多个第一发光元件ED1的一端之间。第一接触电极CTE1可以接收通过第二子像素SP2的第一晶体管ST1的驱动电流。第一接触电极CTE1可以向第二子像素SP2的多个第一发光元件ED1供应驱动电流。
第三子像素SP3的第一接触电极CTE1可以布置在第三子像素SP3的第一电极RME1上，并可以通过第三贯通孔CNT3连接到第三子像素SP3的像素电路。第一接触电极CTE1可以连接在第三子像素SP3的像素电路与多个第一发光元件ED1的一端之间。第一接触电极CTE1可以接收通过第三子像素SP3的第一晶体管ST1的驱动电流。第一接触电极CTE1可以向第三子像素SP3的多个第一发光元件ED1供应驱动电流。
图9是根据一实施例的发光元件的示意图。
参照图9，发光元件ED可以是发光二极管(Light Emitting diode)，具体地讲，发光元件ED可以是具有纳米(Nano-meter)至微米(Micro-meter)单位的大小且利用无机物构成的无机发光二极管。若在彼此对向的两个电极之间沿特定方向形成电场，则发光元件ED可以对齐在形成极性的所述两个电极之间。
根据一实施例的发光元件ED可以具有沿一方向延伸的形状。发光元件ED可以具有圆筒、杆(Rod)、线(Wire)、管(Tube)等形状。但是，发光元件ED的形态不限于此，发光元件ED可以具有正方体、长方体、六角柱形等多角柱形状，或者具有沿一方向延伸且外表面局部地倾斜的形状等多样的形态。
发光元件ED可以包括掺杂有任意导电型(例如，p型或n型)掺杂剂的半导体层。半导体层可以通过被传输从外部电源施加的电信号来发出特定波长带的光。发光元件ED可以包括第一半导体层31、第二半导体层32、发光层36、电极层37及绝缘膜38。
第一半导体层31可以是n型半导体。第一半导体层31可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第一半导体层31可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。掺杂到第一半导体层31的n型掺杂剂可以是Si、Ge、Sn、Se等。
第二半导体层32隔着发光层36布置于第一半导体层31上。第二半导体层32可以是p型半导体，并且第二半导体层32可以包括具有化学式AlxGayIn1-x-yN(0≤x≤1，0≤y≤1，0≤x+y≤1)的半导体材料。例如，第二半导体层32可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。掺杂到第二半导体层32的p型掺杂剂可以是Mg、Zn、Ca、Ba等。
另外，在附图中示出了第一半导体层31和第二半导体层32利用一个层构成的情形，但不限于此。根据发光层36的物质，第一半导体层31和第二半导体层32还可以包括更多数量的层(例如，覆盖层(Clad layer)或拉伸应变势垒减少层(TSBR：Tensile strainbarrier reducing)层)。例如，发光元件ED还可以包括布置在第一半导体层31与发光层36之间或第二半导体层32与发光层36之间的其他半导体层。布置在第一半导体层31与发光层36之间的半导体层可以是掺杂有n型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN、InN及超晶格(Superlattices)中的一种以上，布置在第二半导体层32与发光层36之间的半导体层可以是掺杂有p型掺杂剂的AlGaInN、GaN、AlGaN、InGaN、AlN及InN中的一种以上。
发光层36布置在第一半导体层31与第二半导体层32之间。发光层36可以包括单量子阱结构或多量子阱结构的物质。在发光层36包括多量子阱结构的物质的情况下，也可以是量子层(Quantum layer)和阱层(Well layer)彼此交替而堆叠多个的结构。发光层36可以根据通过第一半导体层31及第二半导体层32而被施加的电信号，借由电子-空穴对的结合来发光。发光层36可以包括AlGaN、AlGaInN、InGaN等物质。尤其，在发光层36为量子层和阱层交替堆叠为多量子阱结构的结构的情况下，量子层可以包括诸如AlGaN或AlGaInN等物质，阱层可以包括诸如GaN或AlInN等物质。
发光层36可以是能带隙(Band gap)大的种类的半导体物质和能带隙小的种类的半导体物质彼此交替堆叠的结构，也可以根据发出的光的波长带包括不同的III族至V族半导体物质。发光层36发出的光不限于蓝色波长带的光，根据情况也可以发出红色、绿色波长带的光。
电极层37可以是欧姆(Ohmic)连接电极。然而，不限于此，也可以是肖特基(Schottky)连接电极。发光元件ED可以包括至少一个电极层37。发光元件ED可以包括一个以上的电极层37，但不限于此，也可以省略电极层37。
当在显示装置10中发光元件ED与电极或连接电极电连接时，电极层37可以使发光元件ED与电极或连接电极之间的电阻减小。电极层37可以包括具有导电性的金属。例如，电极层37可以包括铝(Al)、钛(Ti)、铟(In)、金(Au)、银(Ag)、ITO、IZO及ITZO中的至少一种。
绝缘膜38布置成包围上述多个半导体层及电极层的外表面。例如，绝缘膜38可以布置成至少包围发光层36的外表面，并且可以形成为暴露发光元件ED的长度方向上的两个端部。并且，从剖面上来看，在与发光元件ED的至少一端部相邻的区域中，绝缘膜38的上表面也可以圆滑地形成。
绝缘膜38可以包括具有绝缘特性的物质(例如，硅氧化物(SiOx)、硅氮化物(SiNx)、硅氮氧化物(SiOxNy)、铝氮化物(AlNx)、铝氧化物(AlOx)、锆氧化物(ZrOx)、铪氧化物(HfOx)以及钛氧化物(TiOx))中的至少一种。附图中例示了绝缘膜38形成为单层的情形，但不限于此，在若干实施例中，绝缘膜38也可以形成为堆叠有多个层的多层结构。
绝缘膜38可以执行保护发光元件ED的半导体层及电极层的功能。绝缘膜38可以防止在与向发光元件ED传输电信号的电极直接接触时在发光层36中可能发生的电短路。并且，绝缘膜38可以防止发光元件ED的发光效率的降低。
并且，绝缘膜38的外表面也可以被进行表面处理。发光元件ED可以在预定的墨内以分散的状态喷射到电极上而对齐。在此，为了使发光元件ED在墨内与相邻的其他发光元件ED保持分散而不凝聚的状态，绝缘膜38的表面可以被进行疏水性或亲水性处理。
图10是示出根据一实施例的显示装置的垫区域及布置在其周围的布线的布置的平面图。
参照图10，根据一实施例的显示装置10可以包括布置在非显示区域NDA中的多条布线DL、MBL、VPL以及布置在垫区域PDA中的多个垫DP1、DP2。多条布线DL、MBL、VPL中的一部分可以布置成延伸到显示区域DA，另一部分可以布置在非显示区域NDA中。例如，多条布线中的数据线DL可以从垫区域PDA沿第一方向DR1延伸而还布置在显示区域DA中。数据线DL可以在垫区域PDA中电连接到多个第一垫DP1。
多条布线中的连接布线MBL可以布置成在垫区域PDA中沿第一方向DR1延伸并且局部地弯曲以在非显示区域NDA中延伸。多条连接布线MBL可以在位于显示区域DA的在第二方向DR2上的两侧的非显示区域NDA中沿第一方向DR1延伸。多条连接布线MBL可以在垫区域PDA中电连接到第二垫DP2，并且可以电连接到布置在非显示区域NDA中的栅极驱动部260。在显示装置10中，多条数据线DL可以是布置在显示区域DA中的内侧布线，连接布线MBL可以是布置在非显示区域NDA中的外侧布线。与作为内侧布线的数据线DL连接的第一垫DP1可以是内侧垫，与作为外侧布线的连接布线MBL连接的第二垫DP2可以是外侧垫。
多条布线中的电源连接布线VPL可以布置成一部分布置在垫区域PDA中并且包括沿第一方向DR1及第二方向DR2延伸的部分以包围显示区域DA。电源连接布线VPL可以电连接到布置在显示区域DA中的多条电压线。尽管未在附图中示出，但是电源连接布线VPL也可以在垫区域PDA中电连接到其他电源垫，并且可以向所述电压线传输电源电压。
多个垫DP1、DP2可以布置于布置在显示区域DA的作为第一方向DR1另一侧的下侧并被非显示区域NDA包围的垫区域PDA中。多个垫DP1、DP2可以包括作为相对布置于内侧的内侧垫的第一垫DP1及作为比第一垫DP1布置于外侧的外侧垫的第二垫DP2。在垫区域PDA中，多个第二垫DP2、第一垫DP1及其他多个第二垫DP2可以从显示装置10的作为第二方向DR2另一侧的左侧朝向右侧布置。第一垫DP1可以电连接到布置在显示区域DA中的多条数据线DL，第二垫DP2可以电连接到布置在非显示区域NDA中的多条连接布线MBL。多个第一垫DP1可以与数据线DL对应地布置。然而，第一垫DP1之间的间隔可以与数据线DL之间的间隔不同。与此类似地，多个第二垫DP2可以与多条连接布线MBL对应地布置。第二垫DP2之间的间隔可以与连接布线MBL之间的间隔不同。
在附图中，示出了电源连接布线VPL的一部分布置于第一垫DP1与第二垫DP2之间的情形，但它们的布置关系不限于此。第一垫DP1、第二垫DP2及电源连接布线VPL的布置关系可以设计成与附图中所例示的布置关系不同。在多个垫DP1、DP2上可以布置有柔性膜210(图2)，垫DP1、DP2可以电连接到显示驱动部220(图2)及电路板230(图2)。
多个垫DP1、DP2及多条布线DL、MBL、VPL可以以沿第一方向DR1横穿显示装置10的中心的虚拟线为基准彼此对称地布置。在多个垫DP1、DP2及多条布线DL、MBL、VPL中，以所述虚拟线为基准布置于第二方向DR2上的两侧的垫及布线可以具有彼此对称的结构。布置在显示装置10的中心的左侧和右侧的布线从中心到在第二方向DR2上的两侧的布置顺序可以彼此相同。例如，在显示装置10的左侧中与中心相邻的布线和在显示装置10的右侧中与中心相邻的布线可以彼此相同，布置在显示装置10的左侧的布线可以与布置在显示装置10的右侧的布线相同。然而，不限于此。
图11是图10的A部分的放大图。图12是沿图11的XII-XII′线剖切的剖面图。图13是沿图11的XIII-XIII′线剖切的剖面图。
图11是放大示出多个垫DP1、DP2中的第一垫DP1的平面图。图12示出了沿第二方向DR2横穿图11所示的相邻的两个第一垫DP1的剖面，图13示出了沿第一方向DR1横穿图11所示的第一垫DP1的剖面。
参照图11至图13，根据一实施例的显示装置10的多个垫DP1、DP2可以包括垫基底层DPE1及布置于垫基底层DPE1上的垫上部层DPE2。垫基底层DPE1及垫上部层DPE2可以分别布置成在垫区域PDA中的数据线DL上彼此重叠。垫基底层DPE1及垫上部层DPE2可以具有沿第一方向DR1延伸的形状，第一垫DP1的整体形状可以具有沿第一方向DR1延伸的形状。
在垫区域PDA中，除了数据线DL、垫基底层DPE1及垫上部层DPE2之外，还可以布置有布置于它们之间的多个层。例如，在垫区域PDA中可以布置有布置在数据线DL上的缓冲层BF、布置在缓冲层BF上的层间绝缘层ILD、布置在层间绝缘层ILD上的保护层PV以及保护层PV上的第二绝缘层PAS2。与显示区域DA不同地，在垫区域PDA中未布置有栅极绝缘层GI、过孔层VIA及第一绝缘层PAS1，因此可能在显示区域DA与垫区域PDA之间形成阶梯差。
数据线DL可以布置在与布置在显示区域DA中的第一金属层MTL1相同的层中。例如，数据线DL可以布置在基板SUB上，并且可以布置在与第一金属层MTL1的其他布线或线相同的层中且包括相同的材料。垫基底层DPE1可以布置在与布置在显示区域DA中的第三金属层MTL3相同的层中。例如，垫基底层DPE1可以布置在层间绝缘层ILD上。垫上部层DPE2可以布置在与布置在显示区域DA中的第五金属层MTL5相同的层中。例如，垫上部层DPE2可以布置在第二绝缘层PAS2上。垫基底层DPE1可以布置在与布置在显示区域DA中的电压线相同的层中且包括相同的材料。垫上部层DPE2可以布置在与布置在显示区域DA中的第一接触电极CTE1、第二接触电极CTE2、第三接触电极CTE3、第四接触电极CTE4及第五接触电极CTE5相同的层中且包括相同的材料。虽然图11至图13例示了第一垫DP1的结构，但是第二垫DP2也可以具有实质上相同的结构。
根据一实施例，在显示装置10的垫DP1、DP2中，垫基底层DPE1可以与第一金属层MTL1的布线电连接，垫上部层DPE2可以与垫基底层DPE1电连接。例如，垫基底层DPE1可以通过贯通缓冲层BF及层间绝缘层ILD的第一接触孔CT1及第二接触孔CT2而与第一金属层MTL1电连接。垫上部层DPE2可以通过贯通保护层PV及第二绝缘层PAS2的垫接触孔CTA而与垫基底层DPE1电连接。
如上所述，柔性膜210可以布置在垫DP1、DP2上，并且导电球可以布置在柔性膜210与垫DP1、DP2之间，使得它们可以彼此电连接。所述导电球可以布置在垫DP1、DP2的垫上部层DPE2上，垫上部层DPE2可能因布置在其下部的层而具有基于位置的阶梯差。例如，垫上部层DPE2中布置于第二绝缘层PAS2上的部分可以位于比通过垫接触孔CTA而与垫基底层DPE1接触的部分高的位置。基于垫上部层DPE2的位置的阶梯差越大，导电球与垫DP1、DP2之间的连接可能越不顺畅。根据一实施例的显示装置10可以具有能够最小化垫区域PDA中的布置有垫DP1、DP2的区域的阶梯差的结构，可以减少布置在垫DP1、DP2上的柔性膜210由于阶梯差而发生连接不良。
例如，多个第一垫DP1可以在以垫接触孔CTA为基准布置于第一方向DR1上的两侧的第一接触孔CT1和第二接触孔CT2中分别与布置在其下部的数据线DL接触。与第一垫DP1电连接的第一金属层MTL1的数据线DL可以沿第一方向DR1延伸并以与第一接触孔CT1、第二接触孔CT2及垫接触孔CTA全部重叠的方式布置，可以最小化第一垫DP1中的形成有第一接触孔CT1或第二接触孔CT2的部分与形成有垫接触孔CTA的部分之间的阶梯差。由于第一金属层MTL1的数据线DL布置成与垫接触孔CTA也重叠，因此可以在整个第一垫DP1中减小阶梯差，可以在整个第一垫DP1具有第一金属层MTL1及第三金属层MTL3重叠而布置的结构。
并且，根据一实施例，第一金属层MTL1的数据线DL和垫上部层DPE2的宽度可以大于垫DP1、DP2的垫基底层DPE1的宽度。由于数据线DL具有比垫基底层DPE1大的宽度(D1×2)，从而能够防止垫基底层DPE1在宽度方向上产生阶梯差。考虑到在形成工艺中发生的公差，垫上部层DPE2可以具有比垫基底层DPE1大的宽度(D2×2)。在若干实施例中，数据线DL的宽度可以大于垫上部层DPE2的宽度，垫上部层DPE2的宽度方向上的阶梯差也可以借由数据线DL而减小。在垫区域PDA中，在第二方向DR2上相邻的第一金属层MTL1的数据线DL之间的间隔可以小于在第二方向DR2上相邻的第一垫DP1的垫基底层DPE1之间的间隔，能够确保第一垫DP1可形成于数据线DL上的足够的空间。
在垫区域PDA中，第一垫DP1可以沿第一方向DR1延伸，数据线DL也可以沿第一方向DR1延伸并与第一垫DP1重叠。数据线DL与第一垫DP1的垫基底层DPE1及垫上部层DPE2之间的宽度差可以保持恒定。如后述，第一垫DP1的宽度可以根据位置而不同，垫基底层DPE1、垫上部层DPE2及数据线DL可以具有恒定地维持宽度差且宽度根据位置而不同的形状。稍后参照其他附图进行更详细的说明。
在显示装置10中，由于大量的垫DP1、DP2密集地布置在垫区域PDA中，因此在垫DP1、DP2上附着柔性膜210时，可能需要垫DP1、DP2与柔性膜210之间的精确对齐。根据一实施例的显示装置10可以通过调节垫DP1、DP2以及布置在垫区域PDA中的第一金属层MTL1的布线所具有的线宽而在垫DP1、DP2与柔性膜210的附着工艺中用作对齐标记(Align mark)。
图14是示出根据一实施例的显示装置的垫部的一部分的放大图。
参照图14，在根据一实施例的显示装置10中，多个垫DP1、DP2可以包括形成有垫接触孔CTA的第一部分P1、形成有接触孔CT1、CT2的第二部分P2以及第一部分P1与第二部分P2之间的第三部分P3。在垫DP1、DP2中，在第二方向DR2上测量的第一部分P1、第二部分P2及第三部分P3的宽度可以彼此不同，以第一部分P1为基准宽度发生变化的第二部分P2及第三部分P3分别可以执行对齐标记的作用。
与垫DP1、DP2的第一部分P1重叠的数据线DL的宽度W1可以大于与第二部分P2及第三部分P3重叠的数据线DL的宽度W2、W3。与垫DP1、DP2的第二部分P2重叠的数据线DL的宽度W2可以大于与第三部分P3重叠的部分的数据线DL的宽度W3。垫DP1、DP2以形成有垫接触孔CTA的第一部分P1为基准，在其上侧及下侧分别设置有宽度变窄的第三部分P3，并且在第三部分P3的上侧及下侧分别设置有宽度变宽的第二部分P2。与垫DP1、DP2重叠的第一金属层MTL1的布线也可以与垫DP1、DP2相同地包括线宽根据位置而变化的部分。垫DP1、DP2具有宽度根据位置而变化的形状，但是数据线DL、垫基底层DPE1及垫上部层DPE2的宽度差可以在第一部分P1、第二部分P2及第三部分P3中保持恒定。
在多个垫DP1、DP2上附着柔性膜210的工艺中，可以感测以第一部分P1为基准宽度发生变化的第二部分P2及第三部分P3的位置来准确地对齐第一部分P1或者导电球和柔性膜210的附着的位置。据此，可以减少在显示装置10的制造工艺中进行柔性膜的附着工艺时发生的不良。
以上，对布置在垫区域PDA中的第一垫DP1与第一金属层MTL1中的数据线DL的连接结构进行了说明。作为布置于垫区域PDA中的另一垫的第二垫DP2与连接布线MBL的连接结构也可以与参照图11至图14所述的内容相同。然而，在若干实施例中，连接布线MBL可以利用一层以上的多个层构成。连接布线MBL在布置于垫区域PDA中的部分与从该部分延伸而布置于非显示区域NDA中的部分中，布线之间的重叠结构可以局部不同。以下，对第二垫DP2和连接布线MBL的布置及连接结构进行说明。
图15是图10的B部分的放大图。图16是沿图15的XVI-XVI′线剖切的剖面图。图17是沿图15的XVII-XVII′线剖切的剖面图。
图15是放大示出多个垫DP1、DP2中的第二垫DP2和连接布线MBL的平面图。图16示出了沿第二方向DR2横穿图15所示的相邻的两条连接布线MBL的剖面，图17示出了沿第一方向DR1横穿图15所示的第二垫DP2和连接布线MBL的剖面。
参照图15至图17，根据一实施例的显示装置10可以包括连接布线MBL布置于彼此不同的金属层MTL1、MTL2、MTL3的多条连接布线MBL1、MBL2、MBL3。多条连接布线MBL1、MBL2、MBL3可以包括布置于第一金属层MTL1的第一连接布线MBL1、布置于第二金属层MTL2的第二连接布线MBL2以及布置于第三金属层MTL3的第三连接布线MBL3。第一连接布线MBL1、第二连接布线MBL2及第三连接布线MBL3可以在非显示区域NDA中彼此重叠地延伸，并且可以布置在显示区域DA的在第二方向DR2上的两侧。其中，第一连接布线MBL1和第三连接布线MBL3可以分别从垫区域PDA延伸并且也布置在非显示区域NDA中，第二连接布线MBL2可以仅布置在非显示区域NDA中。第二连接布线MBL2可以与第二垫DP2不重叠。
第一连接布线MBL1可以与数据线DL类似地从垫区域PDA延伸而布置并且布置成在垫区域PDA中与第二垫DP2重叠。尽管未在附图中示出，但是图11至图13中例示的第一垫DP1与数据线DL之间的布置关系可以与第二垫DP2与第一连接布线MBL1之间的布置关系相同。例如，在垫区域PDA中，第二垫DP2的垫基底层DPE1可以通过接触孔CT1、CT2而与第一金属层MTL1的第一连接布线MBL1接触。第一连接布线MBL1可以布置成也与第二垫DP2的垫上部层DPE2和垫基底层DPE1接触的垫接触孔CTA重叠，并且可以减小基于第二垫DP2的位置的阶梯差。并且，第一连接布线MBL1的线宽可以形成为大于第二垫DP2的垫基底层DPE1及垫上部层DPE2的线宽。对此的说明与参照图11至图13进行的说明相同。
第三连接布线MBL3可以布置于第三金属层MTL3而与第二垫DP2的垫基底层DPE1连接。第三连接布线MBL3可以与垫基底层DPE1形成为一体化，并且可以从垫区域PDA延伸至非显示区域NDA而布置。在第二垫DP2中的形成有第一接触孔CT1及第二接触孔CT2的部分，可以具有第一连接布线MBL1及垫基底层DPE1或第三连接布线MBL3彼此重叠而布置的结构。
第二连接布线MBL2可以布置成在非显示区域NDA中与第一连接布线MBL1及第三连接布线MBL3重叠。第二连接布线MBL2可以布置在与显示区域DA的第二金属层MTL2相同的层中并且包括相同的材料。第二连接布线MBL2可以布置在缓冲层BF上，并且可以布置于第一连接布线MBL1与第三连接布线MBL3之间。第三连接布线MBL3可以在非显示区域NDA中通过贯通层间绝缘层ILD的第三接触孔CT3而电连接到第二连接布线MBL2。
显示装置10在垫区域PDA中的第一接触孔CT1或第二接触孔CT2处具有第一金属层MTL1的第一连接布线MBL1及第三金属层MTL3的第三连接布线MBL3彼此重叠的结构，而在非显示区域NDA中的第三接触孔CT3处，可以具有第一金属层MTL1、第二金属层MTL2及第三金属层MTL3的第一连接布线MBL1、第二连接布线MBL2及第三连接布线MBL3彼此重叠的结构。由于连接布线MBL利用布置在彼此不同的金属层的多条布线构成，因此可以布置在显示区域DA的周围的同时减小由随着远离垫区域PDA而使电阻增加所导致的电压降。
另外，虽然在垫区域PDA中不布置有过孔层VIA，但是在比垫区域PDA位于内侧的非显示区域NDA中可以布置有过孔层VIA，并且第二绝缘层PAS2可以布置于过孔层VIA的上部。用于使第二垫DP2与第一连接布线MBL1接触的第一接触孔CT1可以与过孔层VIA不重叠，用于使第三连接布线MBL3与第二连接布线MBL2接触的第三接触孔CT3可以与过孔层VIA重叠。
在根据一实施例的显示装置10中，布置在垫区域PDA中的布线可以布置成与垫DP1、DP2完全重叠，并且可以最小化由于布置在垫DP1、DP2下部的布线而可能产生的阶梯差。并且，在显示装置10中，布置在垫区域PDA和非显示区域NDA中的连接布线MBL利用多个层构成，并且在垫区域PDA和非显示区域NDA中可以具有布置于彼此不同的层的布线重叠的结构。
以下，参照其他附图，对显示装置10的另一实施例进行说明。
图18是示出根据另一实施例的显示装置的垫区域及布置在其周围的布线的布置的平面图。
参考图18，根据一实施例的显示装置10_1还包括布置在垫区域PDA中的多个第三垫DP3，第三垫DP3可以电连接到布置在显示区域DA中的多条扫描线SL。与图2的显示装置10不同地，在显示装置10_1中，布置在显示区域DA的在第二方向DR2上的两侧的栅极驱动部260中的一部分可以布置在通过柔性膜210连接的电路板230上。据此，在垫区域PDA中还可以布置有电连接到扫描线SL的第三垫DP3。
第三垫DP3可以具有与第一垫DP1实质上相同的结构，并且可以布置成在第二方向DR2上与第一垫DP1不平行。例如，在垫区域PDA中，可以布置有第一垫DP1及第二垫DP2作为布置于第一垫行的垫，并且可以布置有多个第三垫DP3作为布置于位于第一垫行的在第一方向DR1上的另一侧的第二垫行的垫。在第一垫行中，第一垫DP1及第二垫DP2可以沿第二方向DR2隔开而布置，在第二垫行中，第三垫DP3可以沿第二方向DR2隔开而布置。
多条扫描线SL可以从显示区域DA沿第一方向DR1延伸而布置，并且可以延伸到垫区域PDA并分别电连接到第三垫DP3。扫描线SL和数据线DL可以沿第二方向DR2交替地布置，扫描线SL可以在垫区域PDA中的第一垫DP1之间的空间中沿第一方向DR1延伸。据此，在显示区域DA中，数据线DL和扫描线SL沿第二方向DR2彼此交替地且彼此平行地布置，相反，在垫区域PDA中，连接到数据线DL的第一垫DP1和连接到扫描线SL的第三垫DP3可以不彼此平行地布置。
图19是图18的C部分的放大图。图20是图18的D部分的放大图。图21是沿图19的XXI-XXI′线剖切的剖面图。图22是沿图20的XXII-XXII′线剖切的剖面图。
图19放大示出布置有多个第一垫DP1和扫描线SL的区域，图20放大示出布置有多个第三垫DP3的区域。图21示出沿第二方向DR2横穿第一垫DP1及扫描线SL的剖面，图22示出沿第二方向DR2横穿第三垫DP3的剖面。
参照图19至图22，第一垫DP1及第三垫DP3中的每一个可以包括垫基底层DPE1及垫上部层DPE2而具有彼此堆叠的结构。由于第一垫DP1及第三垫DP3的剖面结构及平面上的结构与参照图11至图13说明的内容实质上相同，因此省略对此的详细说明。
多个第一垫DP1可以布置成与数据线DL重叠，它们之间可以布置有扫描线SL。数据线DL和扫描线SL分别布置于第一金属层MTL1，第一垫DP1可以包括布置于第三金属层MTL3及第五金属层MTL5的垫基底层DPE1和垫上部层DPE2。在垫区域PDA中，布置于第一金属层MTL1的彼此不同的布线之间的间隔可以小于第一垫DP1之间的间隔。
第三垫DP3的垫基底层DPE1可以通过第四接触孔CT4及第五接触孔CT5而与扫描线SL接触。扫描线SL可以布置成也与第四接触孔CT4、第五接触孔CT5以及位于它们之间的垫接触孔CTA重叠，并且可以与第三垫DP3完全重叠。由于在第三垫DP3的下部布置有扫描线SL，因此可以最小化由于下部布线或下部层而导致的阶梯差。
扫描线SL可以在垫区域PDA中在第一垫DP1或数据线DL之间的空间延伸并连接到第二垫行的第三垫DP3。在显示装置10_1中，与图10的显示装置10相比，在垫区域PDA中布置有更多数量的垫DP1、DP2、DP3及布线DL、SL，但是第一垫DP1和第三垫DP3可以沿第二方向DR2不平行地布置，从而能够确保垫DP1、DP2、DP3之间的充分的隔开距离。据此，在显示装置10_1中，与垫DP1、DP2、DP3重叠的布线DL、SL也可以充分地确保它们之间的间隔及其宽度，布线DL、SL可以与垫DP1、DP2、DP3完全重叠地布置，从而能够最小化可能在垫DP1、DP2、DP3产生的阶梯差。
以上，参照附图说明了本实用新型的实施例，但本实用新型所属技术领域中具有普通知识的人员可以理解，在不变更本实用新型的技术思想或必要特征的情况下，可以以其他具体形态实施。因此，应当理解，以上记述的实施例在所有方面都是示例性的，而不是限制性的。

Claims (10)

1.一种显示装置，其特征在于，包括：
显示区域、包围所述显示区域的非显示区域及布置在所述显示区域的在第一方向上的一侧并被所述非显示区域包围的垫区域；
多条数据线，布置成从所述垫区域沿所述第一方向延伸到所述显示区域；
多条连接布线，与所述数据线隔开而布置，并从所述垫区域分别向所述非显示区域中的所述显示区域的在与所述第一方向交叉的第二方向上的两侧延伸而布置；以及
多个垫，在所述垫区域中与所述数据线和所述连接布线重叠地布置，
其中，所述连接布线包括：第一连接布线，与所述垫重叠并沿所述第一方向延伸；第二连接布线，与所述垫不重叠并在所述非显示区域中与所述第一连接布线重叠地布置；以及第三连接布线，与所述第一连接布线重叠并电连接到所述垫，
在所述垫区域中，所述第一连接布线及所述第三连接布线彼此重叠地布置，在所述非显示区域中，所述第一连接布线、所述第二连接布线及所述第三连接布线彼此重叠地布置。
2.根据权利要求1所述的显示装置，其特征在于，
多个所述垫包括：
多个第一垫，在所述垫区域中与所述数据线重叠地布置；以及
多个第二垫，在所述垫区域中与所述第一垫沿所述第二方向隔开而布置，并与所述连接布线重叠地布置，
其中，所述第一连接布线与所述第二垫重叠，所述第二连接布线与所述第二垫不重叠，所述第三连接布线电连接到所述第二垫。
3.根据权利要求2所述的显示装置，其特征在于，
所述第一垫及所述第二垫中的每一个包括垫基底层及布置在所述垫基底层上并通过垫接触孔而与所述垫基底层接触的垫上部层，
所述第一垫及所述第二垫各自的所述垫基底层通过与所述垫接触孔沿所述第一方向隔开的第一接触孔及第二接触孔而与所述数据线或所述第一连接布线直接接触。
4.根据权利要求3所述的显示装置，其特征在于，
所述数据线分别与在所述垫区域中与所述第一垫重叠的所述第一接触孔、所述垫接触孔及所述第二接触孔重叠。
5.根据权利要求3所述的显示装置，其特征在于，
所述第一连接布线分别与在所述垫区域中与所述第二垫重叠的所述第一接触孔、所述垫接触孔及所述第二接触孔重叠，
所述第三连接布线在所述垫区域中与所述第二垫的所述垫上部层直接连接，并且通过形成于所述非显示区域中的分别与所述第一连接布线及所述第二连接布线重叠的部分的第三接触孔而与所述第二连接布线直接接触。
6.根据权利要求3所述的显示装置，其特征在于，
所述第一垫及所述第二垫分别包括：第一部分，与所述垫接触孔重叠；
第二部分，与所述第一接触孔或所述第二接触孔重叠；以及
第三部分，设置于所述第一部分与所述第二部分之间，
其中，所述第一部分、所述第二部分及所述第三部分的在所述第二方向上测量的宽度彼此不同。
7.根据权利要求6所述的显示装置，其特征在于，
所述第一部分的宽度大于所述第二部分及所述第三部分的宽度，
所述第三部分的宽度大于所述第二部分的宽度，
所述数据线和所述垫基底层及所述垫上部层的在所述第二方向上测量的宽度彼此不同，
在所述第一部分、所述第二部分及所述第三部分中的每一个中，所述数据线、所述垫基底层及所述垫上部层的宽度差恒定。
8.根据权利要求3所述的显示装置，其特征在于，
所述数据线的在所述第二方向上测量的宽度大于所述第一垫的所述第二方向上测量的宽度，
所述第一垫及所述第二垫的所述垫基底层的在所述第二方向上测量的宽度分别小于所述垫上部层的在所述第二方向上测量的宽度。
9.根据权利要求8所述的显示装置，其特征在于，
在所述垫区域中相邻的所述数据线之间的间隔小于相邻的所述第一垫之间的间隔。
10.根据权利要求2所述的显示装置，其特征在于，还包括：
多条扫描线，布置在所述数据线之间并从所述垫区域延伸到所述显示区域而布置；以及
多个第三垫，在所述垫区域中与所述扫描线重叠地布置，
其中，所述第三垫和所述第一垫沿所述第二方向不平行地布置，
在所述第二方向上相邻的所述第一垫之间的间隔大于所述数据线与所述扫描线之间的间隔。
CN202322648924.XU 2022-10-11 2023-09-27 显示装置 Active CN221127827U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2022-0130090 2022-10-11
KR1020230081199A KR20240051021A (ko) 2022-10-11 2023-06-23 표시 장치
KR10-2023-0081199 2023-06-23

Publications (1)

Publication Number Publication Date
CN221127827U true CN221127827U (zh) 2024-06-11

Family

ID=90583583

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202322648924.XU Active CN221127827U (zh) 2022-10-11 2023-09-27 显示装置
CN202311264775.5A Pending CN117881232A (zh) 2022-10-11 2023-09-27 显示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202311264775.5A Pending CN117881232A (zh) 2022-10-11 2023-09-27 显示装置

Country Status (1)

Country Link
CN (2) CN221127827U (zh)

Also Published As

Publication number Publication date
CN117881232A (zh) 2024-04-12

Similar Documents

Publication Publication Date Title
CN221127827U (zh) 显示装置
US20230187584A1 (en) Display device
KR20210157926A (ko) 표시 장치
CN220774374U (zh) 显示设备
US20240120347A1 (en) Display device
KR20240051021A (ko) 표시 장치
CN220358090U (zh) 显示装置
US20230197764A1 (en) Display device
US20230317734A1 (en) Display device
US20230207610A1 (en) Display device
CN220856577U (zh) 显示装置
US20230120255A1 (en) Display device
EP4167283A1 (en) Display device
US20230282795A1 (en) Display device and method of fabricating the same
US20230275189A1 (en) Display device
US20230225178A1 (en) Display device
US20230155064A1 (en) Display device
KR20240050994A (ko) 표시 장치
KR20230118212A (ko) 표시 장치 및 이의 제조 방법
KR20230131308A (ko) 표시 장치
KR20230092055A (ko) 표시 장치
KR20230014038A (ko) 표시 장치
KR20230142064A (ko) 표시 장치 및 이의 제조 방법
KR20220127396A (ko) 표시 장치
KR20220072002A (ko) 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant