CN221125105U - 一种仪表屏的spi切换电路 - Google Patents

一种仪表屏的spi切换电路 Download PDF

Info

Publication number
CN221125105U
CN221125105U CN202322701625.8U CN202322701625U CN221125105U CN 221125105 U CN221125105 U CN 221125105U CN 202322701625 U CN202322701625 U CN 202322701625U CN 221125105 U CN221125105 U CN 221125105U
Authority
CN
China
Prior art keywords
resistor
pin
chip
slave
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202322701625.8U
Other languages
English (en)
Inventor
张世强
姜贵鹏
张达
勇吉林
邹凤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hualu Zhida Technology Co Ltd
Original Assignee
Hualu Zhida Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hualu Zhida Technology Co Ltd filed Critical Hualu Zhida Technology Co Ltd
Priority to CN202322701625.8U priority Critical patent/CN221125105U/zh
Application granted granted Critical
Publication of CN221125105U publication Critical patent/CN221125105U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Details Of Connecting Devices For Male And Female Coupling (AREA)

Abstract

本实用新型公开了一种仪表屏的SPI切换电路，主机模块通过SPI通信总线与第一从机模块、第二从机模块连接；主机模块与第一从机模块连接的MIS0通信线上设有下拉电阻与第二二极管D2；且下拉电阻的一端与所述主机模块连接；第二二极管D2的一端与第一从机模块连接；主机模块与第二从机模块连接的MIS0通信线上设有第一二极管D1；且第一二极管D1的一端与所述第二从机模块连接；第一二极管D1的另一端、下拉电阻的另一端以及第二二极管D2的另一端连接。通过在第一从机模块与第二从机模块的MISO引脚增加二极管进行隔离，并在主机模块的MISO引脚加下拉电阻保证MISO信号初始状态，解决了SPI主从切换异常的问题，既保证了冻屏模块正常显示又保证了音频模块声音的正常播放。

Description

一种仪表屏的SPI切换电路
技术领域
本实用新型涉及数据传输接口技术领域，尤其涉及一种仪表屏的SPI切换电路。
背景技术
车载屏显技术是现在智能座舱***主要的显示技术之一，智能座舱***通常涵括仪表及中控液晶屏，仪表端主要把传统机械指针型仪表由液晶屏取代，并将使用者界面通过液晶屏显示；中控屏端则是把传统机械结构控制的功能，如：收音机、USB播放、多媒体播放等功能，其使用者界面通过液晶屏方式展现给到使用者，车载屏显技术泛指上述显示技术。SPI(Serial Peripheral Interface，串行外设接口)是一种高速的，全双工、同步的通信总线，节约了芯片的管脚，同时为印制电路板(Printed Circuit Board；PCB)的布局节省空间，提供方便；因此将SPI用于智能座舱***的仪表显示成为了主流；
然而，现有采用SPI通信用于智能座舱***的仪表显示时，会出现SPI主从切换异常的问题，使得SPI通信输出波形异常，进而导致智能座舱***的仪表显示与音频声音异常。
发明内容
本实用新型提供一种仪表屏的SPI切换电路，以克服上述技术问题。
为了实现上述目的，本实用新型的技术方案是：
一种仪表屏的SPI切换电路，包括主机模块、第一从机模块、第二从机模块以及SPI通信总线；
且所述SPI通信总线包括MOSI通信线、MIS0通信线、SCLK通信线、第一选择通讯线CS1以及第二选择通讯线CS2；
所述主机模块通过所述MOSI通信线、MIS0通信线、SCLK通信线以及第一选择通讯线CS1与第一从机模块连接；且所述第一从机模块能够对与其相连接的仪表屏的仪表信息进行实时显示；
所述主机模块通过所述MOSI通信线、MIS0通信线、SCLK通信线以及第二选择通讯线CS2与第二从机模块连接；且所述第二从机模块能够对与其相连接的仪表屏的输出音频进行播放；
所述主机模块与第一从机模块连接的MIS0通信线上设有下拉电阻与第二二极管D2；
且所述下拉电阻的一端与所述主机模块连接；
所述第二二极管D2的一端与第一从机模块连接；
所述主机模块与第二从机模块连接的MIS0通信线上设有第一二极管D1；
且所述第一二极管D1的一端与所述第二从机模块连接；
所述第一二极管D1的另一端连接所述下拉电阻。
进一步的，所述主机模块的电路包括主机芯片U2与晶振Y1，所述主机芯片U2的引脚8连接第三十九电阻R39的一端，所述第三十九电阻R39的另一端与5100_RST接线端连接，所述主机芯片U2的引脚9连接第四十电阻R40的一端，所述第四十电阻R40的另一端与5110_FAIL_DET接线端连接，所述主机芯片U2的引脚11连接第四十一电阻R41的一端，所述第四十一电阻R41的另一端与SPI_CS2接线端连接，所述主机芯片U2的引脚12连接第四十二电阻R42的一端，所述第四十二电阻R42的另一端与SPI_CS1接线端连接，所述主机芯片U2的引脚15与第五十三电阻R53的一端连接，所述第五十三电阻R53的另一端与第三电容C3的一端以及所述晶振Y1的引脚3连接，所述第三电容C3的另一端与所述晶振Y1的引脚2、引脚4以及第四电容C4的一端连接，所述第四电容C4的另一端与所述晶振Y1的引脚1以及所述主机芯片U2的X2接线端连接；所述主机芯片U2的引脚18与第五十二电阻R52的一端连接，所述第五十二电阻R52的另一端接地，所述主机芯片U2的引脚19与第四十九电阻R49的一端连接，所述第四十九电阻R49的另一端与VDD3V3接线端连接，所述主机芯片U2的引脚23与第四十八电阻R48的一端连接，所述第四十八电阻R48的另一端与VDD3V3接线端连接，所述主机芯片U2的引脚24与第五十电阻R50的一端连接，所述主机芯片U2的引脚25与第五十一电阻R51的一端连接，所述主机芯片U2的引脚26与第四十五电阻R45的一端连接，且所述四十五电阻R45的另一端与第五十电阻R50的另一端、第五十一电阻R51的另一端以及VDD3V3接线端连接；
所述主机芯片U2的引脚27与第四十六电阻R46的一端连接，所述第四十六电阻R46的另一端与第四十四电阻R44的一端以及第五电容C5的一端连接，且所述第四十四电阻R44的另一端与VDD3V3接线端连接，所述第五电容C5的另一端接地；所述主机芯片U2的引脚28与第四十七电阻R47的一端连接，所述第四十七电阻R47的另一端与POWER_DET接线端连接，所述主机芯片U2的引脚57接地；所述主机芯片U2的引脚29与第四十三电阻R43的一端连接，所述第四十三电阻R43的另一端与Back Light_PWM接线端连接，所述主机芯片U2的引脚40与第三十七电阻R37的一端连接，所述第三十七电阻R37的另一端与第三十八电阻R38的一端连接，所述第三十八电阻R38的另一端接地；所述主机芯片U2的引脚41与第三十六电阻R36的一端连接，所述第三十六电阻R36的另一端与SPI_MISO接线端连接，所述主机芯片U2的引脚42与第三十五电阻R35的一端连接，所述第三十五电阻R35的另一端与SPI_SCLK接线端连接，所述主机芯片U2的引脚45与第三十四电阻R34的一端连接，所述第三十四电阻R34的另一端与Back Light_EN接线端连接。
进一步的，所述第一从机模块的电路包括第一从机芯片U408与第二二极管D2，所述第一从机芯片U408的引脚1与所述第二二极管D2的一端连接，所述第二二极管D2的另一端与SPI_MISO接线端连接，所述第一从机芯片U408的引脚3与第五十四电阻R432的一端连接，所述第五十四电阻R432的另一端与VCC_Radio接线端连接，所述第一从机芯片U408的引脚5、引脚8接地，所述第一从机芯片U408的引脚6与引脚11、第六电容C401的一端、第七电容C402的一端与VCC_Radio接线端连接，且所述第一从机芯片U408的引脚9与第六电容C401的另一端以及第七电容C402的另一端接地，所述第一从机芯片U408的引脚15与第八电容C428的一端、第九电容C429的一端、第十电容C430的一端、第一电感L404的一端以及VCC_Radio接线端连接，所述第八电容C428的另一端、第九电容C429的另一端以及第十电容C430的另一端接地，且所述第一电感L404的另一端与VCC_3V3接线端连接，所述第一从机芯片U408的引脚16与第五十五电阻R431的一端连接，所述第五十五电阻R431的另一端接地。
进一步的，所述第二从机模块的电路包括第二从机芯片U1与第二二极管D2，所述第二从机芯片U1的引脚95与第一电阻R1的一端连接，所述第一电阻R1的另一端接地，所述第二从机芯片U1的引脚14与第二电阻R2的一端连接，所述第二从机芯片U1的引脚16与第三电阻R3的一端连接，所述第二从机芯片U1的引脚20与第四电阻R4的一端连接，所述第二从机芯片U1的引脚21与第五电阻R5的一端连接，所述第二从机芯片U1的引脚22与第六电阻R6的一端连接，所述第二从机芯片U1的引脚,23与第七电阻R7的一端连接，且所述第一电阻R1的另一端、第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第六电阻R6的另一端以及第七电阻R7的另一端接地；
所述第二从机芯片U1的引脚60与第八电阻R8的一端连接，且所述第八电阻R8的另一端与SPI_SCLK接线端连接，所述第二从机芯片U1的引脚61与第九电阻R9的一端连接，且所述第九电阻R9的另一端与SPI_MISI接线端连接，所述第二从机芯片U1的引脚62与所述第一二极管D1的一端连接，所述第一二极管D1的另一端与SPI_MISO接线端连接，所述第二从机芯片U1的引脚63与第十电阻R10的一端连接，所述第十电阻R10的另一端与第十一电阻R11的一端以及SPI_CS2接线端连接，且所述第十一电阻R11的一端与5100_3V3接线端连接；所述第二从机芯片U1的引脚1与第十二电阻R12的一端连接，所述第二从机芯片U1的引脚2与第十三电阻R13的一端连接，所述第二从机芯片U1的引脚3与第十四电阻R14的一端连接，所述第二从机芯片U1的引脚5与第十五电阻R15的一端连接，且所述第十二电阻R12的另一端与第十三电阻R13的另一端、第十四电阻R14的另一端以及第十五电阻R15的另一端接地，所述第二从机芯片U1的引脚98与第十六电阻R16的一端连接，且所述第十六电阻R16的另一端接地，所述第二从机芯片U1的引脚51与第十七电阻R17的一端连接，且所述第十七电阻R17的另一端与5100_3V3接线端连接，所述第二从机芯片U1的引脚100与5110_FAIL_DET接线端连接。
进一步的，所述第二从机芯片U1的引脚96与第二十三电阻R23的一端连接，所述第二十三电阻R23的另一端与第十八电阻R18的一端以及第三十二电阻R32的一端连接，所述第二从机芯片U1的引脚97与第二十四电阻R24的一端连接，所述第二十四电阻R24的另一端与第十九电阻R19的一端以及第三十三电阻R33的一端连接，所述第二从机芯片U1的引脚12与第二十七电阻R27的一端连接，所述第二十七电阻R27的另一端与第二十五电阻R25的一端以及第一电容C1的一端连接，所述第二从机芯片U1的引脚13与第二十八电阻R28的一端连接，所述第二十八电阻R28的另一端与第二十六电阻R26的一端以及第二电容C2的一端连接，且所述第一电容C1的另一端与第二电容C2的另一端接地，所述第二十五电阻R25的另一端与第二十六电阻R26的另一端以及5100_3V3接线端连接；所述第二从机芯片U1的引脚99与第二十一电阻R21的一端以及第三十电阻R30的一端连接，所述第二从机芯片U1的引脚11与第二十二电阻R22的一端以及第三十一电阻R31的一端连接，所述第二从机芯片U1的引脚52与第二十电阻R20的一端以及第二十九电阻R29的一端连接，且所述第二十电阻R20的另一端与第十九电阻R19的另一端、第十八电阻R18的另一端、第二十一电阻R21的另一端、第二十一电阻R21的另一端以及5100_3V3接线端连接，所述第二十九电阻R29的另一端、第三十电阻R30的另一端、第三十一电阻R31的另一端、第三十二电阻R32的另一端以及第三十三电阻R33的另一端接地。
有益效果：本实用新型提供了一种仪表屏的SPI切换电路，主机模块通过SPI通信总线分别与第一从机模块连接、第二从机模块连接；且第一从机模块用于智能座舱***的仪表显示；第二从机模块用于输出智能座舱***的音频；主机模块与第一从机模块连接的MIS0通信线上设有下拉电阻与第二二极管D2；且下拉电阻的一端与所述主机模块连接；第二二极管D2的一端与第一从机模块连接；主机模块与第二从机模块连接的MIS0通信线上设有第一二极管D1；且第一二极管D1的一端与所述第二从机模块连接；第一二极管D1的另一端、下拉电阻的另一端以及第二二极管D2的另一端连接。通过在第一从机模块与第二从机模块的MISO引脚增加二极管进行隔离，并在主机模块的MISO引脚加下拉电阻保证MISO信号初始状态，解决了SPI主从切换异常的问题，既保证了仪表屏的正常显示又保证了音频模块声音的正常播放。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型一种仪表屏的SPI切换电路的示意图；
图2为本实施例中主机模块的电路原理图；
图3为本实施例中第一从机模块的电路原理图；
图4为本实施例中第二从机模块的电路原理图；
图5为本实施例中仪表屏的SPI切换电路的连接示意图。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实施例提供了一种仪表屏的SPI切换电路，如图1所示，包括主机模块、第一从机模块、第二从机模块以及SPI通信总线；
所述主机模块通过所述MOSI通信线、MIS0通信线、SCLK通信线以及第一选择通讯线CS1与第一从机模块连接；且所述第一从机模块能够对与其相连接的仪表屏的仪表信息进行实时显示；
所述主机模块通过所述MOSI通信线、MIS0通信线、SCLK通信线以及第二选择通讯线CS2与第二从机模块连接；且所述第二从机模块能够对与其相连接的仪表屏的输出音频进行播放；
所述主机模块通过所述MOSI通信线、MIS0通信线、SCLK通信线以及第二选择通讯线CS2与第二从机模块连接；且所述第二从机模块用于输出智能座舱***的音频；
所述主机模块与第一从机模块连接的MIS0通信线上设有下拉电阻与第二二极管D2；
且所述下拉电阻的一端与所述主机模块连接；
所述第二二极管D2的一端与第一从机模块连接；
所述主机模块与第二从机模块连接的MIS0通信线上设有第一二极管D1；
且所述第一二极管D1的一端与所述第二从机模块连接；
所述第二二极管D2与第一二极管D1采用NSR0140P2T5G，且正向导通电压为0.28V；
所述第一二极管D1的另一端、下拉电阻的另一端以及第二二极管D2的另一端连接。
本实施例中将主机模块通过SPI通信总线分别与第一从机模块连接、第二从机模块连接；且第一从机模块用于智能座舱***的仪表显示；第二从机模块用于输出智能座舱***的音频；主机模块与第一从机模块连接的MIS0通信线上设有下拉电阻与第二二极管D2；且下拉电阻的一端与所述主机模块连接；第二二极管D2的一端与第一从机模块连接；主机模块与第二从机模块连接的MIS0通信线上设有第一二极管D1；且第一二极管D1的一端与所述第二从机模块连接；第一二极管D1的另一端、下拉电阻的另一端以及第二二极管D2的另一端连接。通过在第一从机模块与第二从机模块的MISO引脚增加二极管进行隔离，并在主机模块的MISO引脚加下拉电阻保证MISO信号初始状态，解决了SPI主从切换异常的问题，既保证了冻屏模块正常显示又保证了音频模块声音的正常播放。
在具体实施例中，如图2所示，所述主机模块的电路包括主机芯片U2与晶振Y1，所述主机芯片U2采用MAX96752视频解码芯片；所述主机芯片U2的引脚8连接第三十九电阻R39的一端，所述第三十九电阻R39的另一端与5100_RST接线端连接，所述主机芯片U2的引脚9连接第四十电阻R40的一端，所述第四十电阻R40的另一端与5110_FAIL_DET接线端连接，所述主机芯片U2的引脚11连接第四十一电阻R41的一端，所述第四十一电阻R41的另一端与SPI_CS2接线端连接，所述主机芯片U2的引脚12连接第四十二电阻R42的一端，所述第四十二电阻R42的另一端与SPI_CS1接线端连接，所述主机芯片U2的引脚15与第五十三电阻R53的一端连接，所述第五十三电阻R53的另一端与第三电容C3的一端以及所述晶振Y1的引脚3连接，所述第三电容C3的另一端与所述晶振Y1的引脚2、引脚4以及第四电容C4的一端连接，所述第四电容C4的另一端与所述晶振Y1的引脚1以及所述主机芯片U2的X2接线端连接；所述主机芯片U2的引脚18与第五十二电阻R52的一端连接，所述第五十二电阻R52的另一端接地，所述主机芯片U2的引脚19与第四十九电阻R49的一端连接，所述第四十九电阻R49的另一端与VDD3V3接线端连接，所述主机芯片U2的引脚23与第四十八电阻R48的一端连接，所述第四十八电阻R48的另一端与VDD3V3接线端连接，所述主机芯片U2的引脚24与第五十电阻R50的一端连接，所述主机芯片U2的引脚25与第五十一电阻R51的一端连接，所述主机芯片U2的引脚26与第四十五电阻R45的一端连接，且所述四十五电阻R45的另一端与第五十电阻R50的另一端、第五十一电阻R51的另一端以及VDD3V3接线端连接；
所述主机芯片U2的引脚27与第四十六电阻R46的一端连接，所述第四十六电阻R46的另一端与第四十四电阻R44的一端以及第五电容C5的一端连接，且所述第四十四电阻R44的另一端与VDD3V3接线端连接，所述第五电容C5的另一端接地；所述主机芯片U2的引脚28与第四十七电阻R47的一端连接，所述第四十七电阻R47的另一端与POWER_DET接线端连接，所述主机芯片U2的引脚57接地；所述主机芯片U2的引脚29与第四十三电阻R43的一端连接，所述第四十三电阻R43的另一端与Back Light_PWM接线端连接，所述主机芯片U2的引脚40与第三十七电阻R37的一端连接，所述第三十七电阻R37的另一端与第三十八电阻R38的一端连接，所述第三十八电阻R38的另一端接地；所述主机芯片U2的引脚41与第三十六电阻R36的一端连接，所述第三十六电阻R36的另一端与SPI_MISO接线端连接，所述主机芯片U2的引脚42与第三十五电阻R35的一端连接，所述第三十五电阻R35的另一端与SPI_SCLK接线端连接，所述主机芯片U2的引脚45与第三十四电阻R34的一端连接，所述第三十四电阻R34的另一端与Back Light_EN接线端连接。
在具体实施例中，如图3所示，所述第一从机模块的电路包括第一从机芯片U408与第二二极管D2，所述第一从机芯片U408采用ISD2360SYI音频芯片；所述第一从机芯片U408的引脚1与所述第二二极管D2的一端连接，所述第二二极管D2的另一端与SPI_MISO接线端连接，所述第一从机芯片U408的引脚3与第五十四电阻R432的一端连接，所述第五十四电阻R432的另一端与VCC_Radio接线端连接，所述第一从机芯片U408的引脚5、引脚8接地，所述第一从机芯片U408的引脚6与引脚11、第六电容C401的一端、第七电容C402的一端与VCC_Radio接线端连接，且所述第一从机芯片U408的引脚9与第六电容C401的另一端以及第七电容C402的另一端接地，所述第一从机芯片U408的引脚15与第八电容C428的一端、第九电容C429的一端、第十电容C430的一端、第一电感L404的一端以及VCC_Radio接线端连接，所述第八电容C428的另一端、第九电容C429的另一端以及第十电容C430的另一端接地，且所述第一电感L404的另一端与VCC_3V3接线端连接，所述第一从机芯片U408的引脚16与第五十五电阻R431的一端连接，所述第五十五电阻R431的另一端接地。
在具体实施例中，如图4所示，所述第二从机模块的电路包括第二从机芯片U1与第二二极管D2，所述第二从机芯片U1采用TCC5110冻屏芯片；所述第二从机芯片U1的引脚95与第一电阻R1的一端连接，所述第一电阻R1的另一端接地，所述第二从机芯片U1的引脚14与第二电阻R2的一端连接，所述第二从机芯片U1的引脚16与第三电阻R3的一端连接，所述第二从机芯片U1的引脚20与第四电阻R4的一端连接，所述第二从机芯片U1的引脚21与第五电阻R5的一端连接，所述第二从机芯片U1的引脚22与第六电阻R6的一端连接，所述第二从机芯片U1的引脚,23与第七电阻R7的一端连接，且所述第一电阻R1的另一端、第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第六电阻R6的另一端以及第七电阻R7的另一端接地；
所述第二从机芯片U1的引脚60与第八电阻R8的一端连接，且所述第八电阻R8的另一端与SPI_SCLK接线端连接，所述第二从机芯片U1的引脚61与第九电阻R9的一端连接，且所述第九电阻R9的另一端与SPI_MISI接线端连接，所述第二从机芯片U1的引脚62与所述第一二极管D1的一端连接，所述第一二极管D1的另一端与SPI_MISO接线端连接，所述第二从机芯片U1的引脚63与第十电阻R10的一端连接，所述第十电阻R10的另一端与第十一电阻R11的一端以及SPI_CS2接线端连接，且所述第十一电阻R11的一端与5100_3V3接线端连接；所述第二从机芯片U1的引脚1与第十二电阻R12的一端连接，所述第二从机芯片U1的引脚2与第十三电阻R13的一端连接，所述第二从机芯片U1的引脚3与第十四电阻R14的一端连接，所述第二从机芯片U1的引脚5与第十五电阻R15的一端连接，且所述第十二电阻R12的另一端与第十三电阻R13的另一端、第十四电阻R14的另一端以及第十五电阻R15的另一端接地，所述第二从机芯片U1的引脚98与第十六电阻R16的一端连接，且所述第十六电阻R16的另一端接地，所述第二从机芯片U1的引脚51与第十七电阻R17的一端连接，且所述第十七电阻R17的另一端与5100_3V3接线端连接，所述第二从机芯片U1的引脚100与5110_FAIL_DET接线端连接。
在具体实施例中，所述第二从机芯片U1的引脚96与第二十三电阻R23的一端连接，所述第二十三电阻R23的另一端与第十八电阻R18的一端以及第三十二电阻R32的一端连接，所述第二从机芯片U1的引脚97与第二十四电阻R24的一端连接，所述第二十四电阻R24的另一端与第十九电阻R19的一端以及第三十三电阻R33的一端连接，所述第二从机芯片U1的引脚12与第二十七电阻R27的一端连接，所述第二十七电阻R27的另一端与第二十五电阻R25的一端以及第一电容C1的一端连接，所述第二从机芯片U1的引脚13与第二十八电阻R28的一端连接，所述第二十八电阻R28的另一端与第二十六电阻R26的一端以及第二电容C2的一端连接，且所述第一电容C1的另一端与第二电容C2的另一端接地，所述第二十五电阻R25的另一端与第二十六电阻R26的另一端以及5100_3V3接线端连接；所述第二从机芯片U1的引脚99与第二十一电阻R21的一端以及第三十电阻R30的一端连接，所述第二从机芯片U1的引脚11与第二十二电阻R22的一端以及第三十一电阻R31的一端连接，所述第二从机芯片U1的引脚52与第二十电阻R20的一端以及第二十九电阻R29的一端连接，且所述第二十电阻R20的另一端与第十九电阻R19的另一端、第十八电阻R18的另一端、第二十一电阻R21的另一端、第二十一电阻R21的另一端以及5100_3V3接线端连接，所述第二十九电阻R29的另一端、第三十电阻R30的另一端、第三十一电阻R31的另一端、第三十二电阻R32的另一端以及第三十三电阻R33的另一端接地。
本实用新型的实施例为如图5所示，主机模块采用MAX96752视频解码芯片时，第一从机模块采用ISD2360SYI音频芯片、第二从机模块采用TCC5110芯片时，利用现有技术进行SPI通信总线主从数据传输时，测得第一从机模块中ISD2360SYI音频芯片的MISO引脚输出电平异常，且当CS＝0时，MISO引脚波形异常，理论上高电平应为3.3V。主要原因如下：TCC5110芯片中MISO引脚默认低电平，ISD2360SYI音频芯片中MISO引脚默认高电平，由于MISO直连两个芯片，高低电平叠加，从而导致MISO引脚工作电平异常；且主机模块采用MAX96752视频解码芯片中MISO引脚未强拉到地；进而造成无法正确传输数据，导致音频模块声音异常。本实施例将ISD2360SYI音频芯片的MISO引脚出厂设置为低电平；其次，在主机模块的MAX96752视频解码芯片的MISO加下拉电阻，所述下拉电阻具体为第三十八电阻R38，这样可以将该引脚强拉到地，防止信号线因悬空出现的不确定状态影响数据传输。最后，分别在第一从机模块ISD2360SYI音频芯片与第二从机模块TCC5110芯片中的MISO引脚加入二极管，该二极管起到隔离的作用，当第一从机模块的数据发送主机模块进行数据接收时，与第二从机模块不发生干扰，同时第二从机模块的数据发送主机模块进行数据接收时，与第一从机模块也不发生干扰。
具体地，主机模块的MAX96752视频解码芯片的MISO下拉电阻的参数对比如表1，当电阻阻值为10KΩ的时候波形如图所示，存在没有完全下拉到地的情况，经实际测试，电阻为2KΩ的时候波形正常，为强下拉，所以下拉电阻选择阻值为2KΩ；
如表1.下拉电阻的参数对比表
阻值 状态
10K/5％ 弱下拉
2K/5％ 强下拉
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (5)

1.一种仪表屏的SPI切换电路，其特征在于，包括主机模块、第一从机模块、第二从机模块以及SPI通信总线；
且所述SPI通信总线包括MOSI通信线、MIS0通信线、SCLK通信线、第一选择通讯线CS1以及第二选择通讯线CS2；
所述主机模块通过所述MOSI通信线、MIS0通信线、SCLK通信线以及第一选择通讯线CS1与第一从机模块连接；且所述第一从机模块能够对与其相连接的仪表屏的仪表信息进行实时显示；
所述主机模块通过所述MOSI通信线、MIS0通信线、SCLK通信线以及第二选择通讯线CS2与第二从机模块连接；且所述第二从机模块能够对与其相连接的仪表屏的输出音频进行播放；
所述主机模块与第一从机模块连接的MIS0通信线上设有下拉电阻与第二二极管D2；
且所述下拉电阻的一端与所述主机模块连接；
所述第二二极管D2的一端与第一从机模块连接；
所述主机模块与第二从机模块连接的MIS0通信线上设有第一二极管D1；
且所述第一二极管D1的一端与所述第二从机模块连接；
所述第一二极管D1的另一端连接所述下拉电阻。
2.根据权利要求1所述的一种仪表屏的SPI切换电路，其特征在于，所述主机模块的电路包括主机芯片U2与晶振Y1，所述主机芯片U2的引脚8连接第三十九电阻R39的一端，所述第三十九电阻R39的另一端与5100_RST接线端连接，所述主机芯片U2的引脚9连接第四十电阻R40的一端，所述第四十电阻R40的另一端与5110_FAIL_DET接线端连接，所述主机芯片U2的引脚11连接第四十一电阻R41的一端，所述第四十一电阻R41的另一端与SPI_CS2接线端连接，所述主机芯片U2的引脚12连接第四十二电阻R42的一端，所述第四十二电阻R42的另一端与SPI_CS1接线端连接，所述主机芯片U2的引脚15与第五十三电阻R53的一端连接，所述第五十三电阻R53的另一端与第三电容C3的一端以及所述晶振Y1的引脚3连接，所述第三电容C3的另一端与所述晶振Y1的引脚2、引脚4以及第四电容C4的一端连接，所述第四电容C4的另一端与所述晶振Y1的引脚1以及所述主机芯片U2的X2接线端连接；所述主机芯片U2的引脚18与第五十二电阻R52的一端连接，所述第五十二电阻R52的另一端接地，所述主机芯片U2的引脚19与第四十九电阻R49的一端连接，所述第四十九电阻R49的另一端与VDD3V3接线端连接，所述主机芯片U2的引脚23与第四十八电阻R48的一端连接，所述第四十八电阻R48的另一端与VDD3V3接线端连接，所述主机芯片U2的引脚24与第五十电阻R50的一端连接，所述主机芯片U2的引脚25与第五十一电阻R51的一端连接，所述主机芯片U2的引脚26与第四十五电阻R45的一端连接，且所述四十五电阻R45的另一端与第五十电阻R50的另一端、第五十一电阻R51的另一端以及VDD3V3接线端连接；
所述主机芯片U2的引脚27与第四十六电阻R46的一端连接，所述第四十六电阻R46的另一端与第四十四电阻R44的一端以及第五电容C5的一端连接，且所述第四十四电阻R44的另一端与VDD3V3接线端连接，所述第五电容C5的另一端接地；所述主机芯片U2的引脚28与第四十七电阻R47的一端连接，所述第四十七电阻R47的另一端与POWER_DET接线端连接，所述主机芯片U2的引脚57接地；所述主机芯片U2的引脚29与第四十三电阻R43的一端连接，所述第四十三电阻R43的另一端与Back Light_PWM接线端连接，所述主机芯片U2的引脚40与第三十七电阻R37的一端连接，所述第三十七电阻R37的另一端与第三十八电阻R38的一端连接，所述第三十八电阻R38的另一端接地；所述主机芯片U2的引脚41与第三十六电阻R36的一端连接，所述第三十六电阻R36的另一端与SPI_MISO接线端连接，所述主机芯片U2的引脚42与第三十五电阻R35的一端连接，所述第三十五电阻R35的另一端与SPI_SCLK接线端连接，所述主机芯片U2的引脚45与第三十四电阻R34的一端连接，所述第三十四电阻R34的另一端与Back Light_EN接线端连接。
3.根据权利要求1所述的一种仪表屏的SPI切换电路，其特征在于，所述第一从机模块的电路包括第一从机芯片U408与第二二极管D2，所述第一从机芯片U408的引脚1与所述第二二极管D2的一端连接，所述第二二极管D2的另一端与SPI_MISO接线端连接，所述第一从机芯片U408的引脚3与第五十四电阻R432的一端连接，所述第五十四电阻R432的另一端与VCC_Radio接线端连接，所述第一从机芯片U408的引脚5、引脚8接地，所述第一从机芯片U408的引脚6与引脚11、第六电容C401的一端、第七电容C402的一端与VCC_Radio接线端连接，且所述第一从机芯片U408的引脚9与第六电容C401的另一端以及第七电容C402的另一端接地，所述第一从机芯片U408的引脚15与第八电容C428的一端、第九电容C429的一端、第十电容C430的一端、第一电感L404的一端以及VCC_Radio接线端连接，所述第八电容C428的另一端、第九电容C429的另一端以及第十电容C430的另一端接地，且所述第一电感L404的另一端与VCC_3V3接线端连接，所述第一从机芯片U408的引脚16与第五十五电阻R431的一端连接，所述第五十五电阻R431的另一端接地。
4.根据权利要求1所述的一种仪表屏的SPI切换电路，其特征在于，所述第二从机模块的电路包括第二从机芯片U1与第一二极管D1，所述第二从机芯片U1的引脚95与第一电阻R1的一端连接，所述第一电阻R1的另一端接地，所述第二从机芯片U1的引脚14与第二电阻R2的一端连接，所述第二从机芯片U1的引脚16与第三电阻R3的一端连接，所述第二从机芯片U1的引脚20与第四电阻R4的一端连接，所述第二从机芯片U1的引脚21与第五电阻R5的一端连接，所述第二从机芯片U1的引脚22与第六电阻R6的一端连接，所述第二从机芯片U1的引脚23与第七电阻R7的一端连接，且所述第一电阻R1的另一端、第二电阻R2的另一端、第三电阻R3的另一端、第四电阻R4的另一端、第五电阻R5的另一端、第六电阻R6的另一端以及第七电阻R7的另一端接地；
所述第二从机芯片U1的引脚60与第八电阻R8的一端连接，且所述第八电阻R8的另一端与SPI_SCLK接线端连接，所述第二从机芯片U1的引脚61与第九电阻R9的一端连接，且所述第九电阻R9的另一端与SPI_MISI接线端连接，所述第二从机芯片U1的引脚62与所述第一二极管D1的一端连接，所述第一二极管D1的另一端与SPI_MISO接线端连接，所述第二从机芯片U1的引脚63与第十电阻R10的一端连接，所述第十电阻R10的另一端与第十一电阻R11的一端以及SPI_CS2接线端连接，且所述第十一电阻R11的一端与5100_3V3接线端连接；所述第二从机芯片U1的引脚1与第十二电阻R12的一端连接，所述第二从机芯片U1的引脚2与第十三电阻R13的一端连接，所述第二从机芯片U1的引脚3与第十四电阻R14的一端连接，所述第二从机芯片U1的引脚5与第十五电阻R15的一端连接，且所述第十二电阻R12的另一端与第十三电阻R13的另一端、第十四电阻R14的另一端以及第十五电阻R15的另一端接地，所述第二从机芯片U1的引脚98与第十六电阻R16的一端连接，且所述第十六电阻R16的另一端接地，所述第二从机芯片U1的引脚51与第十七电阻R17的一端连接，且所述第十七电阻R17的另一端与5100_3V3接线端连接，所述第二从机芯片U1的引脚100与5110_FAIL_DET接线端连接。
5.根据权利要求4所述的一种仪表屏的SPI切换电路，其特征在于，所述第二从机芯片U1的引脚96与第二十三电阻R23的一端连接，所述第二十三电阻R23的另一端与第十八电阻R18的一端以及第三十二电阻R32的一端连接，所述第二从机芯片U1的引脚97与第二十四电阻R24的一端连接，所述第二十四电阻R24的另一端与第十九电阻R19的一端以及第三十三电阻R33的一端连接，所述第二从机芯片U1的引脚12与第二十七电阻R27的一端连接，所述第二十七电阻R27的另一端与第二十五电阻R25的一端以及第一电容C1的一端连接，所述第二从机芯片U1的引脚13与第二十八电阻R28的一端连接，所述第二十八电阻R28的另一端与第二十六电阻R26的一端以及第二电容C2的一端连接，且所述第一电容C1的另一端与第二电容C2的另一端接地，所述第二十五电阻R25的另一端与第二十六电阻R26的另一端以及5100_3V3接线端连接；所述第二从机芯片U1的引脚99与第二十一电阻R21的一端以及第三十电阻R30的一端连接，所述第二从机芯片U1的引脚11与第二十二电阻R22的一端以及第三十一电阻R31的一端连接，所述第二从机芯片U1的引脚52与第二十电阻R20的一端以及第二十九电阻R29的一端连接，且所述第二十电阻R20的另一端与第十九电阻R19的另一端、第十八电阻R18的另一端、第二十一电阻R21的另一端、第二十一电阻R21的另一端以及5100_3V3接线端连接，所述第二十九电阻R29的另一端、第三十电阻R30的另一端、第三十一电阻R31的另一端、第三十二电阻R32的另一端以及第三十三电阻R33的另一端接地。
CN202322701625.8U 2023-10-09 2023-10-09 一种仪表屏的spi切换电路 Active CN221125105U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202322701625.8U CN221125105U (zh) 2023-10-09 2023-10-09 一种仪表屏的spi切换电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202322701625.8U CN221125105U (zh) 2023-10-09 2023-10-09 一种仪表屏的spi切换电路

Publications (1)

Publication Number Publication Date
CN221125105U true CN221125105U (zh) 2024-06-11

Family

ID=91340953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202322701625.8U Active CN221125105U (zh) 2023-10-09 2023-10-09 一种仪表屏的spi切换电路

Country Status (1)

Country Link
CN (1) CN221125105U (zh)

Similar Documents

Publication Publication Date Title
US20140372652A1 (en) Simulation card and i2c bus testing system with simulation card
CN103902432A (zh) 电子设备及其usb接口连接状况指示电路
CN221125105U (zh) 一种仪表屏的spi切换电路
CN102999096B (zh) 计算机
CN100489807C (zh) 计算机***状态监示电路
CN207650596U (zh) 一种标准主板双驱动屏应用电路
CN208335694U (zh) 一种具备多种显示接口的广告机主板
CN111026620A (zh) 一种基于Processing的数据可视化处理***及方法
CN208061189U (zh) Ops转接板及电子设备
CN111147782B (zh) 一种4k的hdmi信号传输电路及平板电脑
CN209148798U (zh) 一种三相互感器电能表的对线装置
CN204697180U (zh) 机芯主板及电视机
CN219609629U (zh) 一种根据lvds连接器启停lvds转接芯片的电路
CN217157284U (zh) 一种智能核心板
CN218122640U (zh) 一种匹配电路
CN217932708U (zh) 一种高性能智能核心板
CN109582629A (zh) 一种电子产品中mcu与多片eeprom的通信电路
CN217932697U (zh) 一种高性能处理器智能核心板
CN216772407U (zh) 一种基于Type-C接口的信号切换电路
CN109839177A (zh) 一种电子秤电路板
CN211237451U (zh) 一种基于elvis的教学电路底板
CN220691392U (zh) 一种基于rk3568的接口功能扩展板
CN203689044U (zh) 一种led导向牌控制器
CN210744728U (zh) 信号切换器电源控制电路
CN214896244U (zh) 可兼容m3总线的接口电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant