CN220732925U - 图像传感器像素单元、信号处理电路和电子设备 - Google Patents

Abstract

本公开实施例公开了一种图像传感器像素单元、信号处理电路和电子设备，其中，图像传感器像素单元包括：光电二极管、复位晶体管、复位控制电路和辅助电路；所述光电二极管的正极接地，负极与所述复位晶体管的漏极以及所述辅助电路连接；所述复位控制电路的输出端与所述复位晶体管的栅极连接；所述复位晶体管的源极与电源模块连接，漏极与所述光电二极管的负极连接，栅极与所述复位控制电路的输出端连接；所述辅助电路的输入端与所述光电二极管的负极连接，输出端作为图像传感器像素单元的输出端；本公开实施例减小了图像传感器像素单元的面积，提高了利用该图像传感器像素单元的传感器的分辨率。

Description

图像传感器像素单元、信号处理电路和电子设备

技术领域

本公开涉及图像传感器技术领域，尤其是一种图像传感器像素单元、信号处理电路和电子设备。

背景技术

图像传感器已经被广泛地应用在数码相机、移动手机、医疗、汽车、无人机和机器识别等领域，特别是制造互补型金属氧化物半导体(Complementary Metal OxideSemiconductor，CMOS)图像传感器技术的快速发展，使人们对图像传感器的输出图像品质有了更高的要求。CMOS图像传感器依据信号采集方式，可分为两种类别：一种方式是，对像素设定曝光时长进而测量电压信号变化量的方式；第二种方式是，对像素设定电压变化量进而测量曝光时长的方式，此种图像传感器称为脉冲序列式图像传感器。

实用新型内容

根据本公开实施例的一个方面，提供了一种图像传感器像素单元，包括：光电二极管、复位控制电路、复位晶体管和辅助电路；

所述光电二极管的正极接地，负极与所述复位晶体管的漏极以及所述辅助电路连接；

所述复位控制电路的输出端与所述复位晶体管的栅极连接；

所述复位晶体管的源极与电源模块连接，漏极与所述光电二极管的负极连接，栅极与所述复位控制电路的输出端连接；

所述辅助电路的输入端与所述光电二极管的负极连接，输出端作为图像传感器像素单元的输出端。

可选地，所述复位控制电路包括反相器器件；

所述反相器器件的输出端与所述复位晶体管的栅极连接，第一输入端与电源模块连接，第二输入端接地。

可选地，所述反相器器件包括第一晶体管和第二晶体管；其中，所述第一晶体管和所述第二晶体管不同时导通；

所述第一晶体管的源极与所述第二晶体管的漏极连接，并作为所述反相器器件的输出端；栅极与所述第二晶体管的栅极连接，并作为所述反相器器件的第三输入端；漏极作为所述反相器器件的第二输入端接地；

所述第二晶体管的源极作为所述反相器器件的第一输入端与所述电源模块连接；漏极与所述第一晶体管的源极连接，并作为所述反相器器件的输出端；栅极与所述第一晶体管的栅极连接并作为所述反相器器件的输入端。

可选地，所述复位控制电路还包括边缘电路；

所述边缘电路的第一输入端用于接收所述时序控制信号，所述边缘电路的第二输入端与列处理器的输出端连接，输出端与所述反相器器件的第三输入端连接。

可选地，所述边缘电路包括第三晶体管和第四晶体管；其中，所述第三晶体管和所述第四晶体管不同时导通；

所述第三晶体管的源极与所述第四晶体管的漏极连接，作为所述边缘电路的输出端与所述反相器器件的第三输入端连接；栅极与所述第四晶体管的栅极连接作为所述边缘电路的第一输入端接收所述时序控制信号；漏极作为所述边缘电路的第二输入端与所述列处理器的输出端连接；

所述第四晶体管的源极与所述电源模块连接；栅极与所述第三晶体管的栅极连接作为所述边缘电路的第一输入端接收所述时序控制信号；漏极与所述第三晶体管的源极连接，作为所述边缘电路的输出端与所述反相器器件的第三输入端连接。

可选地，所述辅助电路包括源跟随晶体管和像素选择晶体管；

所述源跟随晶体管的栅极与所述光电二极管连接，源极与供电模块连接，漏极与所述像素选择晶体管连接；

所述像素选择晶体管的源极与所述源跟随晶体管的漏极连接，漏极为图像传感器像素单元的信号输出端，栅极与外部控制信号连接。

根据本公开实施例的另一方面，提供了一种信号处理电路，包括：由m行*n列的上述任一项实施例所述图像传感器像素单元组成的像素阵列，以及n个列处理器；其中，每个所述列处理器对应一列中的m个所述图像传感器像素单元；m、n分别为大于等于1的整数；

所述像素阵列的每列中包括的m个所述图像传感器像素单元的输出端分别与对应的所述列处理器的输入端连接，每列中包括的m个所述图像传感器像素单元的输入端分别与对应的所述列处理器的输出端连接。

可选地，所述列处理器包括：比较器和D触发器；所述比较器包括正向输出端和负向输出端；

所述比较器的负输入端与所述图像传感器像素单元连接；正输入端接入所述预设阈值信号；所述正向输出端作为所述列处理器的输出端，所述负向输出端与所述D触发器的D端连接；

所述D触发器的D端与所述比较器的所述负向输出端连接，Q端与所述图像传感器像素单元连接。

可选地，所述列处理器包括比较器、D触发器和反相器；

所述比较器的负输入端与所述图像传感器像素单元连接；正输入端接入所述预设阈值信号；输出端作为所述列处理器的输出端，所述输出端与所述反相器的输入端连接；

所述反相器的输入端与所述比较器的输出端连接，输出端与所述D触发器的D端连接；

所述D触发器的D端与所述反相器的输出端连接，Q端与所述图像传感器像素单元连接。

可选地，所述列处理器包括比较器、D触发器和反相器；

所述比较器的正输入端与所述图像传感器像素单元连接；负输入端接入所述预设阈值信号；所述输出端与所述D触发器的D端连接；

所述反相器的输入端与所述比较器的输出端连接，输出端作为所述列处理器的输出端；

所述D触发器的D端与所述比较器的输出端连接，Q端与所述图像传感器像素单元连接。

根据本公开实施例的又一方面，提供了一种电子设备，包括：处理器，以及与所述处理器通信连接的存储器，还包括上述任一实施例所述的图像传感器；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以控制所述图像传感器。

可选地，所述电子设备被纳入以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备。

基于本公开上述实施例提供的图像传感器像素单元、信号处理电路和电子设备，包括：光电二极管、复位晶体管、复位控制电路和辅助电路；所述光电二极管的正极接地，负极与所述复位晶体管的漏极以及所述辅助电路连接；所述复位控制电路的输出端与所述复位晶体管的栅极连接；所述复位晶体管的源极与电源模块连接，漏极与所述光电二极管的负极连接，栅极与所述复位控制电路的输出端连接；所述辅助电路的输入端与所述光电二极管的负极连接，输出端作为图像传感器像素单元的输出端；本实施例中提供的图像传感器像素单元中包括的元器件较少，减小了图像传感器像素单元的面积，提高了利用该图像传感器像素单元的传感器的分辨率；并通过复位控制电路隔离了控制复位晶体管复位的开关元器件的噪声，优化了应用该图像传感器像素单元的传感器的指标。

下面通过附图和实施例，对本公开的技术方案做进一步的详细描述。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同描述一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1是本公开一示例性实施例提供的图像传感器像素单元的电路结构示意图；

图2-1是本公开另一示例性实施例提供的图像传感器像素单元的电路结构示意图；

图2-2是本公开又一示例性实施例提供的图像传感器像素单元的电路结构示意图；

图3是本公开一示例性实施例提供的图像传感器像素单元的简化框架图；

图4是本公开一示例性实施例提供的信号处理电路的电路结构示意图；

图5-1是本公开一示例性实施例提供的信号处理电路中列处理器的一个电路结构示意图；

图5-2是图5-1所示的信号处理电路中列处理器的简化框架图；

图5-3是本公开另一示例性实施例提供的信号处理电路中列处理器的一个电路结构示意图；

图6是图4公开的信号处理电路中涉及的多种信号的时序图；

图7图示了根据本公开实施例的电子设备的框图。

具体实施方式

下面，将参考附图详细地描述根据本公开的示例实施例。显然，所描述的实施例仅仅是本公开的一部分实施例，而不是本公开的全部实施例，应理解，本公开不受这里描述的示例实施例的限制。

应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

本领域技术人员可以理解，本公开实施例中的“第一”、“第二”等术语仅用于区别不同步骤、设备或模块等，既不代表任何特定技术含义，也不表示它们之间的必然逻辑顺序。

还应理解，在本公开实施例中，“多个”可以指两个或两个以上，“至少一个”可以指一个、两个或两个以上。

还应理解，对于本公开实施例中提及的任一部件、数据或结构，在没有明确限定或者在前后文给出相反启示的情况下，一般可以理解为一个或多个。

另外，本公开中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本公开中字符“/”，一般表示前后关联对象是一种“或”的关系。本公开中所指数据可以包括文本、图像、视频等非结构化数据，也可以是结构化数据。

还应理解，本公开对各个实施例的描述着重强调各个实施例之间的不同之处，其相同或相似之处可以相互参考，为了简洁，不再一一赘述。

同时，应当明白，为了便于描述，附图中所示出的各个部分的尺寸并不是按照实际的比例关系绘制的。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为说明书的一部分。

应注意到：相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

在本申请一实施例中，脉冲序列式图像传感器采集图像信号的原理为，像素单元(对应图像传感器像素单元)中感光模块的光电二极管感光采集光电信号，量化电路模块将光电信号进行量化，量化电路模块中含有根据量化值进行评估功能电路，之后反馈量化信号给像素感光模块。若量化值不满足预设值要求，则量化电路模块反馈控制信号给感光模块，光电二极管继续曝光；若量化值满足预设值要求，则量化电路模块反馈控制信号给感光模块，将光电二极管进行复位操作。

依据脉冲序列式图像传感器像素功能不同，可包含有两种架构，第一种是像素单元中设置有像素感光模块和量化电路模块两部分功能，第二种是像素单元中仅设置有像素感光模块，而将量化电路模块功能的电路设置在像素单元外，例如一列像素单元的顶部或底部。其中，第一种架构方式的像素单元的缺点是像素的面积较大，例如17um X 17um，从而限制于工艺制程，应该该种架构方法的像素单元的传感器分辨率普遍较低，例如低于100万像素；第二架构方式的像素单元，将量化电路模块放置在像素单元之外，以降低像素单元面积从而提高分辨率，量化电路模块中反馈控制信号采用金属线连接至像素单元中，达到控制像素单元中的光电二极管复位或继续曝光的目的，由于一列像素单元中的每个像素单元都通过设置有一个晶体管开关连接到量化信号功能电路中实现通讯，因为工艺制作波动或芯片温度变化引起晶体管开关阈值电压发生变化，使得光电二极管的复位电压水平发生变动，在像素单元与像素单元之间，或芯片与芯片之间，因此引入噪声。此像素单元噪声，降低了图像质量，特别是暗光环境的图像质量。

针对上述两种架构的像素单元各自存在的优劣势，由于第一种架构的像素单元，不能适用于高分辨率传感器产品，因此高分辨率产品更倾向于采用第二种架构的像素单元，以减小像素单元面积，例如，可低于3um X 3um；但像素单元中开关晶体管的噪声问题迫切需要解决。

图1是本公开一示例性实施例提供的图像传感器像素单元的电路结构示意图。如图1所示，本实施例提供的图像传感器像素单元(以下简称像素单元)包括：光电二极管110、复位控制电路120、复位晶体管130、和辅助电路140。

光电二极管110的正极接地，负极与复位晶体管130的漏极以及辅助电路140连接，用于在曝光时长内接收光信号以产生光电电荷，并根据复位晶体管120的导通情况执行复位操作。

光电二极管是一种能够将光根据使用方式，转换成电流或者电压信号的光探测器。管芯常使用一个具有光敏特征的PN结，对光的变化非常敏感，具有单向导电性，而且光强不同的时候会改变电学特性，因此，可以利用光照强弱来改变电路中的电压或电流。

复位控制电路120的输出端与复位晶体管130的栅极连接，用于根据时序控制信号控制复位晶体管130的导通情况；

本实施例中，复位控制电路120接收设置在像素单元外的量化电路模块提供的反馈控制信号，并根据时序控制信号的控制将反馈控制信号传输到复位晶体管130，以实现控制复位晶体管130导通或断开；其中，时序控制信号的时序是外部逻辑控制电路产生的，不在本公开提供的实施例提供的像素单元中，不受本实施例限制。

复位晶体管130的源极与电源模块Vdd连接，漏极与光电二极管110的负极连接，栅极与复位控制电路120的输出端连接，用于根据导通情况对光电二极管110的复位进行控制。

本实施例中，通过复位晶体管的导通或断开控制光电二极管110是否复位，可选地，复位晶体管130的源极与电源模块Vdd连接，漏极与光电二极管110的一端连接，通过栅极接收的信号导通或断开，当复位晶体管130导通时，光电二极管110与电源模块Vdd连通，实现光电二极管110的复位。

辅助电路140的输入端与光电二极管110的负极连接，输出端作为图像传感器像素单元的输出端，用于根据光电二极管110的电势变化，输出目标信号。

可选地，目标信号可以包括如下信号中的至少一种：脉冲信号、电势信号和具有限位的数值等。

基于本公开上述实施例提供的图像传感器像素单元，包括：光电二极管、复位晶体管、复位控制电路和辅助电路；所述光电二极管的正极接地，负极与所述复位晶体管的漏极以及所述辅助电路连接；所述复位控制电路的输出端与所述复位晶体管的栅极连接；所述复位晶体管的源极与电源模块连接，漏极与所述光电二极管的负极连接，栅极与所述复位控制电路的输出端连接；所述辅助电路的输入端与所述光电二极管的负极连接，输出端作为图像传感器像素单元的输出端；本实施例中提供的图像传感器像素单元中包括的元器件较少，减小了图像传感器像素单元的面积，提高了利用该图像传感器像素单元的传感器的分辨率；并通过复位控制电路隔离了控制复位晶体管复位的开关元器件的噪声，优化了应用该图像传感器像素单元的传感器的指标。

图2-1是本公开另一示例性实施例提供的图像传感器像素单元的电路结构示意图。如图2-1所示，复位控制电路120包括反相器器件122；

反相器器件122的输出端与复位晶体管130的栅极连接，第一输入端与电源模块Vdd连接，第二输入端接地，用于根据第一输入端导通或第二输入端导通控制复位晶体管130的导通状态。

本实施例通过反相器器件122将其他电路与复位晶体管130之间进行隔离，通过反相器器件122的输出端与电源模块Vdd或地连接，并且反相器器件122的输出端与复位晶体管130的栅极连接，即实现了通过反相器器件122实现将复位晶体管130的栅极与电源模块Vdd或地连接，以电源模块Vdd或地来控制对复位晶体管130的导通情况，完全隔离了其他电路对复位晶体管130的影响，实现了噪声隔离，提升了像素单元对应的传感器采集的图像质量。

参照图2-1所示，复位控制电路120还包括边缘电路121。

边缘电路121的第一输入端用于接收时序控制信号，边缘电路121的第二输入端与列处理器的输出端连接，输出端与反相器器件122的第三输入端连接，用于根据时序控制信号的控制，使反相器器件122的第一输入端或第二输入端导通。

本实施例中，通过边缘电路121根据时序控制信号的控制将列处理器输出的信号传输到反相器器件122的第三输入端，控制反相器器件122的第一输入端或第二输入端导通；即边缘电路121实现了开关器件的功能，使反相器器件122接入信号；此时边缘电路121会引入噪声，为了将边缘电路引入的噪声进行隔离，本实施例通过反相器器件122将边缘电路121与复位晶体管130之间进行隔离，通过反相器器件122的输出端与电源模块Vdd或地连接，并且反相器器件122的输出端与复位晶体管130的栅极连接，即实现了通过反相器器件122实现将复位晶体管130的栅极与电源模块Vdd或地连接，以电源模块Vdd或地来控制对复位晶体管130的导通情况，完全隔离了边缘电路121对复位晶体管130的影响，实现了噪声隔离，提升了像素单元对应的传感器采集的图像质量。

图2-2是本公开又一示例性实施例提供的图像传感器像素单元的电路结构示意图。如图2-2所示，反相器器件122包括第一晶体管123和第二晶体管124；其中，第一晶体管123和第二晶体管124不同时导通；

第一晶体管123的源极与第二晶体管124的漏极连接，并作为反相器器件122的输出端；栅极与第二晶体管124的栅极连接，并作为反相器器件122的第三输入端；漏极作为反相器器件122的第二输入端接地；

第二晶体管124的源极作为反相器器件122的第一输入端与电源模块Vdd连接；漏极与第一晶体管123的源极连接，并作为反相器器件122的输出端；栅极与第一晶体管123的栅极连接并作为反相器器件122的输入端。

可选地，第一晶体管123为N型晶体管，第二晶体管124为P型晶体管，对应的复位晶体管130为N型晶体管；即可实现第一晶体管123和第二晶体管124不同时导通；通过第一晶体管123的导通实现将复位晶体管130的栅极接地，使复位晶体管130断开，结束光电二极管110的复位；通过第二晶体管124的导通实现将复位晶体管130的栅极与电源模块Vdd连接，使光电二极管110开始复位；实现通过电源模块Vdd和地来控制光电二极管110的复位控制，避免了边缘电路的元器件产生的噪声对复位晶体管130的影响。

如图2-2所示，边缘电路121包括第三晶体管125和第四晶体管126；其中，第三晶体管125和第四晶体管126不同时导通；

第三晶体管125的源极与第四晶体管126的漏极连接，作为边缘电路121的输出端与反相器器件122的第三输入端连接；栅极与第四晶体管126的栅极连接作为边缘电路121的第一输入端接收时序控制信号；漏极作为边缘电路121的第二输入端与列处理器的输出端连接；

第四晶体管126的源极与电源模块Vdd连接；栅极与第三晶体管125的栅极连接作为边缘电路121的第一输入端接收时序控制信号；漏极与第三晶体管125的源极连接，作为边缘电路121的输出端与反相器器件122的第三输入端连接。

可选地，第三晶体管125为N型晶体管，第四晶体管126为P型晶体管，对应的，第一晶体管123为N型晶体管，第二晶体管124为P型晶体管，复位晶体管130为N型晶体管；第三晶体管125的栅极接收时序控制信号，根据时序控制信号的控制导通或断开，导通时将漏极接入的列处理器输出的信号输入到反相器器件122中，控制反相器器件中第一晶体管123或第二晶体管124导通；而第四晶体管的栅极接收时序控制信号，根据时序控制信号的控制导通或断开，导通时将与源极连接的电源模块Vdd连通到反相器器件122中，控制反相器器件中第一晶体管123或第二晶体管124导通，进而实现对复位晶体管130的导通控制。

可选地，如图2-2所示，辅助电路140包括源跟随晶体管141和像素选择晶体管142；

源跟随晶体管141的栅极与光电二极管110连接，源极与供电模块Vdd连接，漏极与像素选择晶体管142连接；用于探测并跟随光电二极管110的电势变化，确定目标信号；

像素选择晶体管142的源极与源跟随晶体管141的漏极连接，漏极为图像传感器像素单元的信号输出端，栅极与外部控制信号连接，并根据外部控制信号的控制确定是否输出目标信号。

本实施例中，源跟随晶体管141的栅极端与光电二极管110连接，并且跟随光电二极管110的电势变化，得到电势信号，像素选择晶体管142根据外部控制信号V_sel的控制选择是否输出目标信号，外部控制信号V_sel可以为外部时钟信号或外部脉冲信号等；基于外部时钟电路可以定时发送信号控制像素选择晶体管142输出目标信号，目标信号可以是脉冲信号、电势信号和具有限位的数值等中的任意一种或多种信号。

图像传感器像素单元是图像传感器中的信号采集器件，该器件连线方式及器件节点示意图如图3所示。图3中，将图像传感器像素单元(图中简写为像素单元)各元件省略只保留部分节点，时序控制信号R_sel走线位于顶部为水平方向走线，外部控制信号V_sel走线位于下方为水平方向走线，列处理器传输的信号RD走线位于左侧为竖直方向走线，目标信号Vpix走线位于右侧为竖直方向走线。

图4是本公开一示例性实施例提供的信号处理电路的电路结构示意图。如图4所示，本实施例提供的信号处理电路包括：由m行*n列的图像传感器像素单元411组成的像素阵列410，以及n个列处理器420；其中，每个列处理器420对应一列中的m个图像传感器像素单元411；m、n分别为大于等于1的整数(在本实施例中，m为4，n为4，第一行包括像素单元11、像素单元12、像素单元13和像素单元14；第二行包括像素单元21、像素单元22、像素单元23和像素单元24；第三行包括像素单元31、像素单元32、像素单元33和像素单元34；第四行包括像素单元41、像素单元42、像素单元43和像素单元44；对应的列处理器1、列处理器2、列处理器3和列处理器4)，本实施例仅用于示意像素阵列410结构以及像素阵列410与列处理器420之间的连接关系，不用于限制像素阵列410中包括的图像传感器像素单元411数量，本领域技术人员可以理解像素阵列410的大小可以根据图像传感器的需要扩大或缩小为相应大小，无论像素阵列410中包括图像传感器像素单元411的数量多少，每列图像传感器像素单元411对应一个列处理器420。

像素阵列410的每列中包括的m个图像传感器像素单元411的输出端分别与对应的列处理器420的输入端连接，每列中包括的m个图像传感器像素单元411的输入端分别与对应的列处理器420的输出端连接，用于根据外部控制信号V_sel的控制使每行图像传感器像素单元411逐行进行像素信号的量化，输出n个目标信号并分别发送到n个列处理器420；

列处理器420，用于根据接收的目标信号确定图像传感器像素单元411对应的编码信号，并输出与编码信号反向的触发信号，通过触发信号控制图像传感器像素单元411的复位操作。

本实施例中，通过咋图像传感器像素单元(以下简称像素单元)411内部设置复位控制电路，使被列处理器420输出的触发信号控制的开关器件产生的噪声被隔离，不会影响到复位晶体管的导通以及光电二极管的复位情况，提升了采集的图像的质量；另外，本实施例中列处理器420输出编码信号，并基于编码信号的反向信号作为触发信号，通过触发信号来控制像素单元的复位操作，减少了外部信号输入，提升了像素单元的复位效率；并且减少了像素单元中的元器件数量，缩小了像素单元的大小，提升了采用该像素单元的传感器采集的图像的分辨率。

在一些可选的实施例中，列处理器420至少包括：比较器和D触发器；

比较器，用于接收像素组中图像传感器像素单元输出的目标信号，将目标信号与预设阈值信号进行比较，基于比较结果确定编码数据，并基于比较结果控制触发D触发器输出触发信号；

D触发器，用于根据比较器的比较结果输出触发信号。

本实施例中，比较器实现将目标信号与预设阈值信号Vref进行比较，基于比较结果确定编码数据(例如：0或1)，需要说明的是：预设阈值信号Vref可以为预设阈值电压(具体电压值可根据实际应用场景进行设置)；实现通过比较器将像素单元输出的不规则的信号(例如，目标信号每次输出的电压高低不同等)整合为特定的编码数据，使像素单元的输出更符合预期；可选地，基于比较结果的反向(等同于编码数据的反向)来实现对该像素单元中光电二极管的复位，通过简单的列处理器结构即实现了像素单元的复位控制，提升了像素单元的曝光效率。

可选地，比较器包括正向输出端和负向输出端；比较结果包括第一比较结果和第二比较结果；

比较器的负输入端与图像传感器像素单元411连接，接入目标信号；正输入端接入预设阈值信号；正向输出端作为列处理器的输出端，负向输出端与D触发器的D端连接；通过正向输出端输出的第一比较结果确定编码数据，通过负向输出端输出的第二比较结果控制触发D触发器根据时钟信号CK输出触发信号。

D触发器的D端与比较器的负向输出端连接，Q端与图像传感器像素单元连接。

可选地，本实施例中提供的比较器包括正输入端和负输入端，以及对应的正向输出端和负向输出端，例如，当正向输入端的信号电压大于负输入端的信号电压时，正向输出端输出高电平编码数据(例如，1)，对应的负向输出端输出低电平编码数据(例如，0)，对应该情况，说明像素单元曝光完成，输出编码数据1，通过触发信号(低电平)控制像素单元开始执行复位；当正向输入端的信号电压小于负输入端的信号电压时，正向输出端输出低电平编码数据(例如，0)，对应的负向输出端输出高电平编码数据(例如，1)，对应该情况，说明像素单元未曝光完成，输出编码数据0，通过触发信号(高电平)控制像素单元不执行复位或停止复位；另外，本实施例只是提供了一种列处理器的结构，列处理器还可以通过两个普通比较器(只包括正向输出端)分别对目标信号和预设阈值信号Vref进行比较，例如，一个比较器正输入端接入预设阈值信号Vref，负输入端接入目标信号，通过输出端输出编码数据；另一个比较器正输入端接入目标信号，负输入端接入预设阈值信号Vref，通过输出端输出触发信号。

图5-1是本公开一示例性实施例提供的信号处理电路中列处理器的一个电路结构示意图。如图5-1所示，本实施例提供的信号处理电路中的列处理器420包括：比较器421、反相器422和D触发器423；

比较器421的负输入端与图像传感器像素单元411连接，接入目标信号；正输入端接入预设阈值信号；输出端作为列处理器420的输出端，输出编码数据，输出端与反相器422的输入端连接，将比较结果通过反相器422输入D触发器423的D端；

反相器422的输入端与比较器421的输出端连接，输出端与D触发器423的D端连接；用于对比较器421输出的比较结果反向处理，将得到的反向信号出入D触发器423的D端；

D触发器423的D端与反相器421的输出端连接，用于接收反向信号，并根据时钟信号的控制将D端的信号锁存到Q端，D触发器423的Q端与图像传感器像素单元411连接；通过Q端根据时钟信号CK输出触发信号。

本实施例中提供的列处理器中，通过反相器422实现对比较器421输出的编码数据进行反向，以使通过D触发器输出的触发信号与像素单元411中的复位控制模块的电路相匹配，通过与编码数据反向的触发信号实现在像素单元完成曝光时对该像素单元执行复位；并且由于列处理器对应一列中的多个像素单元，节省了电路结构，减小了传感器电路占用的空间，提升了传感器采集图像的效率和分辨率。

另外，为了方便更清晰地阐述本公开的实现，可将图5-1所示的列处理器电路的简化框架图如图5-2所示，图5-2中仅示出了列处理器电路中的部分端口，更为简洁明了，并且，基于图5-2所述的列处理器更便于与图3所示的图像传感器像素单元共同构成图像传感器。

图5-3是本公开另一示例性实施例提供的信号处理电路中列处理器的一个电路结构示意图。如图5-3所示，本实施例提供的信号处理电路中的列处理器420包括：比较器421、反相器422和D触发器423；

比较器421的正输入端与图像传感器像素单元411连接，接入目标信号；负输入端接入预设阈值信号；输出端与D触发器423的D端连接，将比较结果输入D触发器423的D端；

反相器422的输入端与比较器421的输出端连接，用于对比较器421输出的比较结果反向处理，基于反向处理得到的反向信号确定编码数据，输出端作为列处理器420的输出端；

D触发器423的D端与比较器421的输出端连接，用于接收比较结果，并根据时钟信号的控制将D端的信号锁存到Q端，D触发器423的Q端与图像传感器像素单元411连接；通过Q端根据时钟信号CK输出触发信号。

本实施例提供的信号处理电路中的列处理器420与上述图5-1提供的电路中同样包括：比较器421、反相器422和D触发器423；在电子元器件相同的情况下，区别仅在于连接方式不同，用于说明本公开实施例提供的列处理器的结构可以包括多种，以上两个实施例仅为便于本领域技术人员对方案的理解，而不用于限制本公开实施例中列处理器的具体电路结构。本实施例中，通过比较器正输入端接入目标信号，负输入端接入预设阈值信号Vref，通过输出端输出的比较结果确定触发信号，并通过反相器将比较结果反向后输出作为编码数据；同样实现了编码数据与触发信号反向的目的，解决了本公开实施例需要在像素单元完成曝光(输出编码数据为1)时，通过低电平信号(对应编码数据的反向为0)实现对该像素单元的曝光。

如图4所示，为4行4列像素阵列410，从上到下的行像素单元位置标记为第一行、第二行、第三行、第四行，从左到右的列像素单元位置标记为第一列、第二列、第三列、第四列。图4所示，每列像素单元的底部(本实施例提供为底部，也可以设置在顶部，连接关系相同)分别设置有一组列处理器420，第一列的列处理标记列处理器1，第二列的列处理标记列处理器2，第三列的列处理标记列处理器3，第四列的列处理标记列处理器4。第一行像素单元410、第二行像素单元410、第三行像素单元410和第四行像素单元410的时序控制信号R_sel走线分别标记为R_sel1、R_sel2、R_sel3、R_sel4，第一行像素单元410、第二行像素单元410、第三行像素单元410和第四行像素单元410的外部控制信号V_sel走线分别标记为V_sel1、V_sel2、V_sel3、V_sel4；第一列像素单元的信号输出端输出的目标信号Vpix与列处理器1的负输入端连接，第二列像素单元的信号输出端输出的目标信号Vpix与列处理器2的负输入端连接，第三列像素的信号输出端输出的目标信号Vpix与列处理器3的负输入端连接；第一行像素单元410、第二行像素单元410、第三行像素单元410和第四行像素单元410的复位控制信号RD分别与所在列的列处理器420的输出端连接；列处理器1、2、3、4的OUT端分别标记为OUT1、OUT2、OUT3、OUT4。

为了更清晰地阐述本公开的目的，下面将结合图6所示的时序进一步说明(本实施例中列处理器为5-1所示的电路结构)。图6所示，示出了图4所示像素阵列的V_selm、R_selm的时序，其中m＝1，2，3，4；还示出了列处理器420中时钟信号CK的时序，OUT 1、OUT 2、OUT3、OUT 4的时序翻转表征所述列处理器1、2、3、4所输出的编码数据流。图6所示，为一帧数据量化操作，下面详细阐述时序过程。

如图6所示，在同一行像素的工作时序保持同步，所有行像素的时序以滚动方式轮流进行，首先对第一行像素信号进行量化，然后对第二行像素信号进行量化，…，然后对第四行像素信号进行量化，周而复始，然后对第一行像素信号进行量化，…。下面以像素阵列中的第一行像素单元时序方法加以说明。

首先，开启第一行像素单元的像素选择晶体管，给与外部控制信号V_sel1高电平电位。

下一步，给与CK高电平脉冲信号，比较器1、比较器2、比较器3、比较器4分别将所对应的像素输出目标信号Vpix与预设参考电压Vref进行判断比较，并分别输出比较结果值；比较结果值，当Vpix大于Vref时的比较值为GND即0V，当Vpix小于Vref时的比较值为Vdd即电源电压。比较器的输出电压电位，经过反相器反向处理后输出给D触发器的D端；D触发器1、D触发器2、D触发器3、D触发器4分别在各自D端接收到反相器的输出电位。D触发器1、D触发器2、D触发器3、D触发器4的输出电压分别传输到第一行对应像素单元的RD端。同时，OUT1/2/3/4时序翻转，进行量化数据输出。之后，关闭第一行像素单元的像素选择晶体管，给与外部控制信号V_sel1低电平电位。

下一步，开启第一行各像素单元的开关晶体管，即将时序控制信号R_sel1从低电平置为高电平，根据D触发器的输出电压值0V或Vdd，其中0V编码为0，Vdd编码为1，对相对应的像素光电二极管进行复位操作或不进行复位操作(具体地，结合图2-2所示的像素单元电路图进行理解，当时序控制信号R_sel1为高电平时，第三晶体管导通，第四晶体管断开，第三晶体管将触发信号输入反相器器件的输入端；当触发信号为低电平时，反相器器件中的第二晶体管导通，第一晶体管断开，第二晶体管将电源模块的电压输入到复位晶体管，将复位晶体管导通，实现光电二极管的复位；当触发信号为高电平时，反相器器件中的第二晶体管断开，第一晶体管导通，第一晶体管将地GND的电压输入到复位晶体管，将复位晶体管断开，使光电二极管停止复位)。

下一步，在当前行像素单元复位时间(图中仅示意该中情况)，或当前行像素单元复位之后下一行像素单元对应的外部控制信号开始变更为高电平之前，给与第一行各像素单元对应的列处理器电路中的比较器的复位信号RST高电位脉冲操作，即将比较器1/2/3的输出端都置为GND电位，但在比较器复位阶段不影响像素单元的输出端OUT端的编码数据。

下一步，给予时钟信号CK高电位脉冲操作，将触发信号RD电位置为高电位，随后关闭第一行各像素单元的开关晶体管，即将时序控制信号R_sel1从高电平置为低电平。

下一步，进行图4所示像素阵列中第二行像素信号的采集和量化工作。

下一步，进行图4所示像素阵列中第三行、第四行像素信号的采集和量化工作，像素采集和量化工作一帧结束。

之后进行下一帧的像素信号采集和量化工作。

本公开实施例还提供一种电子设备，包括：处理器，以及与处理器通信连接的存储器，还包括上述任一实施例提供的信号处理电路；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号处理电路。

本公开提供的电子设备可被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备等。

本公开提供的电子设备可被应用于以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备等。

下面，参考图7来描述根据本公开实施例的电子设备。该电子设备可以是第一设备和第二设备中的任一个或两者、或与它们独立的单机设备，该单机设备可以与第一设备和第二设备进行通信，以从它们接收所采集到的输入信号。

图7图示了根据本公开实施例的电子设备的框图。

如图7所示，电子设备包括一个或多个处理器和存储器。

处理器可以是中央处理单元(CPU)或者具有数据处理能力和/或指令执行能力的其他形式的处理单元，并且可以控制电子设备中的其他组件以执行期望的功能。

存储器可以存储一个或多个计算机程序产品，所述存储器可以包括各种形式的计算机可读存储介质，例如易失性存储器和/或非易失性存储器。所述易失性存储器例如可以包括随机存取存储器(RAM)和/或高速缓冲存储器(cache)等。所述非易失性存储器例如可以包括只读存储器(ROM)、硬盘、闪存等。在所述计算机可读存储介质上可以存储一个或多个计算机程序产品，处理器可以运行所述计算机程序产品，以实现上文所述的本公开的各个实施例的信号处理电路以及/或者其他期望的功能。

在一个示例中，电子装置还可以包括：输入装置和输出装置，这些组件通过总线***和/或其他形式的连接机构(未示出)互连。

此外，该输入装置还可以包括例如键盘、鼠标等等。

该输出装置可以向外部输出各种信息，包括确定出的距离信息、方向信息等。该输出装置可以包括例如显示器、扬声器、打印机、以及通信网络及其所连接的远程输出装置等等。

当然，为了简化，图7中仅示出了该电子设备中与本公开有关的组件中的一些，省略了诸如总线、输入/输出接口等等的组件。除此之外，根据具体应用情况，电子设备还可以包括任何其他适当的组件。

以上结合具体实施例描述了本公开的基本原理，但是，需要指出的是，在本公开中提及的优点、优势、效果等仅是示例而非限制，不能认为这些优点、优势、效果等是本公开的各个实施例必须具备的。另外，上述公开的具体细节仅是为了示例的作用和便于理解的作用，而非限制，上述细节并不限制本公开为必须采用上述具体的细节来实现。

本说明书中各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似的部分相互参见即可。对于***实施例而言，由于其与方法实施例基本对应，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本公开中涉及的器件、装置、设备、***的方框图仅作为例示性的例子并且不意图要求或暗示必须按照方框图示出的方式进行连接、布置、配置。如本领域技术人员将认识到的，可以按任意方式连接、布置、配置这些器件、装置、设备、***。诸如“包括”、“包含”、“具有”等等的词语是开放性词汇，指“包括但不限于”，且可与其互换使用。这里所使用的词汇“或”和“和”指词汇“和/或”，且可与其互换使用，除非上下文明确指示不是如此。这里所使用的词汇“诸如”指词组“诸如但不限于”，且可与其互换使用。

提供所公开的方面的以上描述以使本领域的任何技术人员能够做出或者使用本公开。对这些方面的各种修改对于本领域技术人员而言是非常显而易见的，并且在此定义的一般原理可以应用于其他方面而不脱离本公开的范围。因此，本公开不意图被限制到在此示出的方面，而是按照与在此公开的原理和新颖的特征一致的最宽范围。

为了例示和描述的目的已经给出了以上描述。此外，此描述不意图将本公开的实施例限制到在此公开的形式。尽管以上已经讨论了多个示例方面和实施例，但是本领域技术人员将认识到其某些变型、修改、改变、添加和子组合。

Claims (12)

1.一种图像传感器像素单元，其特征在于，包括：光电二极管、复位控制电路、复位晶体管和辅助电路；

所述光电二极管的正极接地，负极与所述复位晶体管的漏极以及所述辅助电路连接；

所述复位控制电路的输出端与所述复位晶体管的栅极连接；

所述复位晶体管的源极与电源模块连接，漏极与所述光电二极管的负极连接，栅极与所述复位控制电路的输出端连接；

所述辅助电路的输入端与所述光电二极管的负极连接，输出端作为图像传感器像素单元的输出端。

2.根据权利要求1所述的像素单元，其特征在于，所述复位控制电路包括反相器器件；

所述反相器器件的输出端与所述复位晶体管的栅极连接，第一输入端与电源模块连接，第二输入端接地。

3.根据权利要求2所述的像素单元，其特征在于，所述反相器器件包括第一晶体管和第二晶体管；其中，所述第一晶体管和所述第二晶体管不同时导通；

所述第一晶体管的源极与所述第二晶体管的漏极连接，并作为所述反相器器件的输出端；栅极与所述第二晶体管的栅极连接，并作为所述反相器器件的第三输入端；漏极作为所述反相器器件的第二输入端接地；

所述第二晶体管的源极作为所述反相器器件的第一输入端与所述电源模块连接；漏极与所述第一晶体管的源极连接，并作为所述反相器器件的输出端；栅极与所述第一晶体管的栅极连接并作为所述反相器器件的输入端。

4.根据权利要求2所述的像素单元，其特征在于，所述复位控制电路还包括边缘电路；

所述边缘电路的第一输入端用于接收时序控制信号，所述边缘电路的第二输入端与列处理器的输出端连接，输出端与所述反相器器件的第三输入端连接。

5.根据权利要求4所述的像素单元，其特征在于，所述边缘电路包括第三晶体管和第四晶体管；其中，所述第三晶体管和所述第四晶体管不同时导通；

所述第三晶体管的源极与所述第四晶体管的漏极连接，作为所述边缘电路的输出端与所述反相器器件的第三输入端连接；栅极与所述第四晶体管的栅极连接作为所述边缘电路的第一输入端接收所述时序控制信号；漏极作为所述边缘电路的第二输入端与所述列处理器的输出端连接；

所述第四晶体管的源极与所述电源模块连接；栅极与所述第三晶体管的栅极连接作为所述边缘电路的第一输入端接收所述时序控制信号；漏极与所述第三晶体管的源极连接，作为所述边缘电路的输出端与所述反相器器件的第三输入端连接。

6.根据权利要求1-5任一所述的像素单元，其特征在于，所述辅助电路包括源跟随晶体管和像素选择晶体管；

所述源跟随晶体管的栅极与所述光电二极管连接，源极与供电模块连接，漏极与所述像素选择晶体管连接；

所述像素选择晶体管的源极与所述源跟随晶体管的漏极连接，漏极为图像传感器像素单元的信号输出端，栅极与外部控制信号连接。

7.一种信号处理电路，其特征在于，包括：由m行*n列的如权利要求1-5任一项所述图像传感器像素单元组成的像素阵列，以及n个列处理器；其中，每个所述列处理器对应一列中的m个所述图像传感器像素单元；m、n分别为大于等于1的整数；

所述像素阵列的每列中包括的m个所述图像传感器像素单元的输出端分别与对应的所述列处理器的输入端连接，每列中包括的m个所述图像传感器像素单元的输入端分别与对应的所述列处理器的输出端连接。

8.根据权利要求7所述的信号处理电路，其特征在于，所述列处理器包括：比较器和D触发器；所述比较器包括正向输出端和负向输出端；

所述比较器的负输入端与所述图像传感器像素单元连接；正输入端接入预设阈值信号；所述正向输出端作为所述列处理器的输出端，所述负向输出端与所述D触发器的D端连接；

所述D触发器的D端与所述比较器的所述负向输出端连接，Q端与所述图像传感器像素单元连接。

9.根据权利要求8所述的信号处理电路，其特征在于，所述列处理器包括比较器、D触发器和反相器；

所述比较器的负输入端与所述图像传感器像素单元连接；正输入端接入所述预设阈值信号；输出端作为所述列处理器的输出端，所述输出端与所述反相器的输入端连接；

所述反相器的输入端与所述比较器的输出端连接，输出端与所述D触发器的D端连接；

所述D触发器的D端与所述反相器的输出端连接，Q端与所述图像传感器像素单元连接。

10.根据权利要求8所述的信号处理电路，其特征在于，所述列处理器包括比较器、D触发器和反相器；

所述比较器的正输入端与所述图像传感器像素单元连接；负输入端接入所述预设阈值信号；所述输出端与所述D触发器的D端连接；

所述反相器的输入端与所述比较器的输出端连接，输出端作为所述列处理器的输出端；

所述D触发器的D端与所述比较器的输出端连接，Q端与所述图像传感器像素单元连接。

11.一种电子设备，其特征在于，包括：处理器，以及与所述处理器通信连接的存储器，还包括权利要求7-10任一所述的信号处理电路；

所述存储器存储计算机执行指令；

所述处理器执行所述存储器存储的计算机执行指令，以控制所述信号处理电路。

12.根据权利要求11所述的电子设备，其特征在于，所述电子设备被纳入为以下任意一项：脉冲相机、高速相机、音/视频播放器、导航设备、固定位置终端、娱乐单元、智能手机、通信设备、机动交通工具中的设备、摄像头、运动或可穿戴式相机、检测设备、飞行设备、医疗设备、安防设备。