CN220627834U - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN220627834U
CN220627834U CN202321888118.3U CN202321888118U CN220627834U CN 220627834 U CN220627834 U CN 220627834U CN 202321888118 U CN202321888118 U CN 202321888118U CN 220627834 U CN220627834 U CN 220627834U
Authority
CN
China
Prior art keywords
layer
electrode
light emitting
display device
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202321888118.3U
Other languages
English (en)
Inventor
韦德和·巴塞尔
金珍泽
康起宁
赵庸泰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN220627834U publication Critical patent/CN220627834U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

公开了一种显示装置。该显示装置包括：电极，在显示区域中彼此分隔开；绝缘层，设置在电极上；发光元件，在绝缘层上设置在电极之间；信号线，电连接到发光元件；以及垫电极，电连接到信号线，垫电极和电极在非显示区域中设置在同一层。绝缘层包括暴露垫电极的开口，并且在平面图中，信号线不与绝缘层的开口叠置。在根据实施例的显示装置中，垫电极和信号线通过其连接的接触孔可以被绝缘层保护。因此，可以防止垫电极从信号线剥离。因此，可以使对垫的损坏最小化。

Description

显示装置
技术领域
公开涉及一种显示装置和制造该显示装置的方法。
背景技术
近年来，随着对信息显示的兴趣正在增加，不断地进行对显示装置的研究和开发。
将理解的是，该背景技术部分部分地旨在提供用于理解技术的有用的背景。然而，该背景技术部分也可以包括创意、构思或认识，所述创意、构思或认识不是在此所公开的主题的对应的有效提交日期之前相关领域技术人员已知或理解的内容的一部分。
实用新型内容
本实用新型的目的在于提供一种能够使对垫的损坏最小化的显示装置和制造该显示装置的方法。
公开的目的不限于以上目的，并且本领域技术人员将通过以下描述清楚地理解未提及的其它技术目的。
根据实施例的显示装置可以包括：电极，在显示区域中彼此分隔开；绝缘层，设置在电极上；发光元件，在绝缘层上设置在电极之间；信号线，电连接到发光元件；以及垫电极，电连接到信号线，垫电极和电极在非显示区域中设置在同一层。绝缘层可以包括暴露垫电极的开口，并且在平面图中，信号线可以不与绝缘层的开口叠置。
显示装置还可以包括设置在信号线与垫电极之间的过孔层。
过孔层可以包括暴露信号线的接触孔。
垫电极可以通过过孔层的接触孔电连接到信号线。
绝缘层可以覆盖过孔层的接触孔。
在平面图中，过孔层可以不与绝缘层的开口叠置。
显示装置还可以包括电连接到垫电极的电路板。
电路板可以包括通过绝缘层的开口电连接到垫电极的电路垫。
显示装置还可以包括电连接到发光元件的连接电极。
连接电极可以电连接到电极。
制造根据实施例的显示装置的方法可以包括以下步骤：在信号线上形成过孔层；在过孔层中形成暴露信号线的接触孔；在过孔层上形成电极和垫电极；在电极和垫电极上形成绝缘层；在绝缘层中形成开口，开口暴露垫电极的第一区域并且在平面图中不与接触孔叠置；以及在绝缘层上在电极之间使发光元件对准。垫电极的第二区域可以通过过孔层的接触孔电连接到信号线。
在平面图中，信号线可以不与垫电极的第一区域叠置。
制造显示装置的方法还可以包括在信号线与垫电极之间形成钝化层。
制造显示装置的方法还可以包括在钝化层中形成暴露信号线的接触孔。
垫电极的第二区域可以通过钝化层的接触孔电连接到信号线。
制造显示装置的方法还可以包括将电路板连接到垫电极。
制造显示装置的方法还可以包括将导电颗粒设置到绝缘层的开口。
导电颗粒可以使垫电极和电路板电连接。
在使电路板连接到垫电极的步骤中，可以通过导电颗粒在钝化层中形成孔。
垫电极的第一区域可以通过钝化层的孔电连接到信号线。
根据实施例，垫电极和信号线通过其连接的接触孔可以被绝缘层保护。因此，可以防止垫电极从信号线剥离。因此，可以使对垫的损坏最小化。
其它实施例的细节包括在详细描述和附图中。
附图说明
附图示出了实施例并且与描述一起用于解释公开的原理，附图被包括以提供对公开的进一步理解，并且被并入本说明书中并构成本说明书的一部分。
图1是示意性地示出根据实施例的显示装置的示意图。
图2是示意性地示出根据实施例的显示装置的分解透视图。
图3是示意性地示出根据实施例的显示装置的示意性平面图。
图4是示意性地示出根据实施例的显示面板的示意性剖视图。
图5是沿着图3的线A-A’截取的示意性剖视图。
图6是示意性地示出根据实施例的显示面板的示意性剖视图。
图7和图8是示意性地示出根据实施例的像素的示意性剖视图。
图9是示意性地示出根据实施例的第一垫的示意性剖视图。
图10是示意性地示出根据实施例的第一垫的示意性剖视图。
图11是示意性地示出根据实施例的发光元件的示意性透视图。
图12是示意性地示出根据实施例的发光元件的示意性剖视图。
图13至图19是示出针对每个工艺步骤的制造根据实施例的显示装置的方法的示意性剖视图。
图20和图21是示出针对每个工艺步骤的制造根据实施例的显示装置的方法的示意性剖视图。
具体实施方式
由于公开允许各种改变和许多实施例，因此将在附图中示出并且在书面描述中详细描述实施例。然而，这不旨在将公开限制于特定的实践模式，并且将理解的是，公开的精神和技术范围内的所有改变、等同物和替代物包含在公开中。
在描述附图时，同样的附图标记已经用于同样的元件。在附图中，为了公开的清楚起见，放大了结构的大小。例如，在附图中，为了易于描述和为了清楚起见，可以夸大元件的尺寸、厚度、比例和大小。同样的标记始终指同样的元件。
如在此所使用的，除非上下文另有明确说明，否则单数形式“一”、“一个(种/者)”和“该(所述)”也旨在包括复数形式。
在说明书和权利要求中，出于其含义和解释的目的，术语“和/或”旨在包括术语“和”和“或”的任何组合。例如，“A和/或B”可以被理解为意指“A、B或者A和B”。术语“和”和“或”可以以连接或分离的意义使用，并且可以被理解为等同于“和/或”。
在说明书和权利要求中，出于其含义和解释的目的，短语“……中的至少一个(种/者)”旨在包括“选自于……的组中的至少一个(种/者)”的含义。例如，“A和B中的至少一个(种/者)”可以被理解为意指“A、B或者A和B”。
将理解的是，虽然在此可以使用术语“第一”、“第二”等来描述各种元件，但是这些元件不应受到这些术语的限制。这些术语仅用于将一个元件与另一元件区分开。例如，在不脱离公开的范围的情况下，下面所讨论的第一元件可以被命名为第二元件。类似地，第二元件也可以被命名为第一元件。
术语“叠置”或“重合”意指第一目标可以在第二目标的上方或下方或侧面，反之亦然。另外，术语“叠置”可以包括层叠、堆叠、面对或面向、在……上方延伸、覆盖或部分地覆盖或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
当元件被描述为“不与”另一元件“重合”或“叠置”时，这可以包括所述元件彼此分隔开、彼此偏移或彼此分离或者如本领域普通技术人员将领会和理解的任何其它合适的术语。
术语“面对”和“面向”意指第一元件可以与第二元件直接或间接地相对。在其中第三元件介于第一元件与第二元件之间的情况下，虽然第一元件和第二元件仍然彼此面对，但是第一元件和第二元件可以被理解为彼此间接地相对。
还将理解的是，用在公开中的术语“包括”、“包含”、“具有”等说明存在所陈述的特征、整体、步骤、操作、元件、组件或它们的组合，但是不排除存在或添加一个或更多个其它特征、整体、步骤、操作、元件、组件或它们的组合。
另外，当诸如层、膜、区域、板等的第一部分“在”第二部分“上”时，第一部分不仅可以“直接在”第二部分“上”，而且第三部分可以介于第一部分与第二部分之间。此外，在公开中，当诸如层、膜、区域、板等的第一部分形成在第二部分上时，第一部分形成所沿的方向不限于第二部分的上方向，而是可以包括第二部分的侧方向或下方向。相反，当诸如层、膜、区域、板等的第一部分“在”第二部分“下面”时，第一部分不仅可以“直接在”第二部分“下面”，而且第三部分可以介于第一部分与第二部分之间。
如在此所使用的“约(大约)”或“近似”包括所陈述的值，并且意指考虑到所提及的测量和与特定量的测量有关的误差(即，测量***的局限性)在如由本领域普通技术人员确定的对于特定值的可接受的偏差范围内。例如，“约(大约)”可以意指在一个或更多个标准偏差内，或者在所陈述值的±30％、±20％、±10％、±5％内。
在下文中，将参照附图详细描述本领域技术人员容易理解公开的内容所需的实施例和其它事项。
除非在此另有定义或暗示，否则在此所使用的所有术语(包括技术术语和科学术语)具有与公开所属领域的普通技术人员通常理解的含义相同的含义。还将理解的是，术语(诸如在通用词典中定义的术语)应被解释为具有与它们在相关领域的上下文中的含义一致的含义，并且将不以理想化或过于形式化的含义来解释，除非在此明确地如此定义。
图1是示意性地示出根据实施例的显示装置的示意图。图2是示意性地示出根据实施例的显示装置的分解透视图。图3是示意性地示出根据实施例的显示装置的示意性平面图。图4是示意性地示出根据实施例的显示面板的示意性剖视图。图5是沿着图3的线A-A’截取的示意性剖视图。
参照图1至图5，显示装置DD可以通过显示表面(例如，显示区域DD_DA)显示图像。
在显示装置DD是具有应用到至少一个表面或一定表面的显示表面的电子装置(诸如智能电话、电视、平板PC、移动电话、视频电话、电子书阅读器、台式PC、膝上型PC、上网本计算机、工作站、服务器、PDA、PMP(便携式多媒体播放器)、MP3播放器、医疗装置、相机或可穿戴装置)的情况下，可以应用公开。
显示装置DD可以设置为各种形状。例如，显示装置DD可以设置为具有彼此平行的两对边的矩形板形状。然而，公开不限于此。在显示装置DD设置为矩形板形状的情况下，两对边之中的一对边可以设置为比另一对边长。在附图中，显示装置DD被示出为具有由直线制成的成角度的拐角，但是公开不限于此。根据实施例，设置为矩形板形状的显示装置DD可以具有其中拐角部是圆形的形状，在拐角部中，一条长边或一定长边与一条短边或一定短边彼此接触。
在实施例中，为了便于描述，将描述其中显示装置DD具有具备一对长边和一对短边的矩形形状的情况。长边的延伸方向可以被定义为第一方向(X轴方向)，短边的延伸方向可以被定义为第二方向(Y轴方向)，并且显示装置DD(或基底SUB)的厚度方向可以被定义为第三方向(Z轴方向)。
在实施例中，显示装置DD可以在至少一部分中具有柔性，并且可以在柔性部处折叠。
显示装置DD可以包括显示图像的显示区域DD_DA以及提供或设置在显示区域DD_DA的至少一侧或一定侧上的非显示区域DD_NDA。非显示区域DD_NDA可以是其中不显示图像的区域。然而，公开不限于此。根据实施例，可以相对地设计显示区域DD_DA的形状和非显示区域DD_NDA的形状。
根据实施例，显示装置DD可以包括感测区域和非感测区域。显示装置DD不仅可以通过感测区域显示图像，而且还可以感测在显示表面(或输入表面)上进行的触摸输入或者感测从正向入射的光。非感测区域可以围绕感测区域，但是这仅是示例，并且公开不限于此。根据实施例，显示区域DD_DA的部分可以与感测区域对应。
显示装置DD可以包括窗WD和显示模块DM。
窗WD可以设置在显示模块DM上以保护显示模块DM免受外部冲击，并且可以通过透射区域TA传输从显示模块DM提供的图像。窗WD可以包括透射区域TA和非透射区域NTA。
透射区域TA可以具有与显示装置DD的显示区域DD_DA对应的形状。例如，显示在显示装置DD的显示区域DD_DA中的图像可以通过窗WD的透射区域TA从外部被视觉地识别。
非透射区域NTA可以具有与显示装置DD的非显示区域DD_NDA对应的形状。非透射区域NTA可以是与透射区域TA相比具有相对低的透光率的区域。然而，公开不限于此，并且可以省略非透射区域NTA。
窗WD可以具有选自于玻璃基底、塑料膜和塑料基底的多层结构。多层结构可以通过连续工艺或使用粘合层的粘合工艺形成。窗WD可以是整体或部分柔性的。
显示模块DM可以设置在窗WD与容纳构件BC之间。显示模块DM可以包括显示面板DP、电路板FB和光学层ARU(或光学膜)。
显示面板DP可以显示图像。作为显示面板DP，可以使用自发光显示面板(诸如使用有机发光二极管作为发光元件的有机发光显示面板(OLED面板)、使用微发光二极管作为发光元件的微LED或纳米LED显示面板、使用量子点和有机发光二极管的量子点有机发光显示面板(QD OLED面板)等。作为显示面板DP，可以使用诸如液晶显示面板(LCD面板)、电泳显示面板(EPD面板)、电润湿显示面板(EWD面板)等的非发光显示面板。在非发光显示面板用作显示面板DP的情况下，显示装置DD可以包括用于将光供应到显示面板DP的背光单元。
显示面板DP可以包括基底SUB和设置在基底SUB上的像素PXL。
基底SUB可以构成具有近似矩形形状的一个区域或一定区域。然而，设置在基底SUB上的区域的数量可以与上述示例不同，并且基底SUB的形状可以根据设置在基底SUB上的区域而变化。
基底SUB可以包括显示区域DA和非显示区域NDA。显示区域DA可以是其中设置有像素PXL以显示图像的区域，并且非显示区域NDA可以是其中未设置像素PXL并且不显示图像的区域。为了便于描述，在图3中仅示出了一个像素PXL，但是基本上像素PXL可以设置在基底SUB的显示区域DA中。
基底SUB(或显示面板DP)的显示区域DA可以与显示装置DD的显示区域DD_DA对应，并且基底SUB(或显示面板DP)的非显示区域NDA可以与显示装置DD的非显示区域DD_NDA对应。非显示区域NDA可以与显示装置DD的边框区域对应。
非显示区域NDA可以设置在显示区域DA的至少一侧或一定侧上。非显示区域NDA可以围绕显示区域DA的周界(或边缘)。连接到像素PXL的布线单元和连接到布线单元并且驱动像素PXL的驱动器可以设置在非显示区域NDA中。
布线单元可以将驱动器与像素PXL电连接。布线单元可以是连接到与每个像素PXL连接的扫描线、数据线等的扇出线，以将信号提供到每个像素PXL。
第一垫(“pad”，或称为“焊盘”或“焊垫”)PD1可以定位在基底SUB的一个表面或一定表面上。第一垫PD1可以设置在非显示区域NDA中。
像素PXL可以设置在基底SUB的显示区域DA中。像素PXL中的每个可以是用于显示图像的最小单元。像素PXL可以包括发射白光和/或颜色光的发光元件。像素PXL中的每个可以发射红色、绿色和蓝色中的任何一种颜色的光，但是公开不限于此。像素PXL中的每个可以发射诸如青色、品红色或黄色的颜色的光。
像素PXL可以沿着在第一方向(X轴方向)上延伸的行和在与第一方向(X轴方向)相交的第二方向(Y轴方向)上延伸的列以矩阵形式布置或设置。然而，像素PXL的布置形式没有具体限制，并且可以以各种形式布置。虽然在附图中示出了具有矩形形状的像素PXL，但是公开不限于此。像素PXL的形状可以不同地修改。在设置像素PXL的情况下，像素PXL可以设置为具有不同的面积(或尺寸)。例如，在像素PXL发射不同颜色的光的情况下，可以针对每种颜色不同地设置像素PXL的面积(或尺寸)或形状。
驱动器可以通过布线单元通过将信号和电源提供到每个像素PXL来控制像素PXL的驱动。
如图4中所示，显示面板DP可以包括基底SUB、像素电路层PCL、显示元件层DPL和光转换图案层LCPL。
像素电路层PCL可以设置在基底SUB上，并且可以包括晶体管和连接到晶体管的信号线。例如，每个晶体管可以具有其中半导体图案、栅电极、第一晶体管电极和第二晶体管电极顺序地堆叠并且绝缘层置于其间的形式。半导体图案可以包括非晶硅、多晶硅、低温多晶硅和有机半导体。栅电极、第一晶体管电极和第二晶体管电极可以包括铝(Al)、铜(Cu)、钛(Ti)和钼(Mo)中的一种，但是公开不限于此。像素电路层PCL可以包括一个或更多个绝缘层。
显示元件层DPL可以设置在像素电路层PCL上。显示元件层DPL可以包括发射光的发光元件。发光元件可以是例如有机发光二极管，但是公开不限于此。根据实施例，发光元件可以是包括无机发光材料的无机发光元件或通过使用量子点改变所发射的光的波长来发射光的发光元件。
光转换图案层LCPL可以设置在显示元件层DPL上。光转换图案层LCPL可以使用量子点来改变从显示元件层DPL发射的光的波长(或颜色)，并且可以使用滤色器选择性地透射特定或给定波长(或者特定或给定颜色)的光。光转换图案层LCPL可以通过连续工艺形成在由显示元件层DPL提供的基体表面上。
如稍后将参照图6所描述的，外涂层OC可以构成显示面板DP的最上层。外涂层OC可以具有由多层膜形成的封装膜的形式。外涂层OC可以包括无机层和/或有机层。例如，外涂层OC可以具有其中无机层、有机层和无机层可以彼此顺序地堆叠的形式。外涂层OC可以防止外部空气和湿气渗透到显示元件层DPL和像素电路层PCL中。
电路板FB可以结合或连接到显示面板DP的一端或一定端(或者一侧或一定侧)，以将驱动信号和电压提供到显示面板DP。例如，驱动信号可以是用于在显示面板DP上显示图像的信号，并且电压可以是驱动显示面板DP所需的驱动电压。柔性印刷电路板(FPCB)可以设置为电路板FB。如图2中所示，电路板FB可以沿着显示面板DP的一侧或一定侧折叠并且定位在显示面板DP的后表面上。
电路板FB可以处理从印刷电路板PB输入的各种信号并且将它们输出到显示面板DP。为此，电路板FB可以分别附着到显示面板DP和印刷电路板PB。例如，电路板FB的一端或一定端(或者一侧或一定侧)可以通过导电粘合构件ACF接合到显示面板DP，并且电路板FB的面对所述一端或一定端的另一端(或另一侧)可以通过另一导电粘合构件(未示出)接合到印刷电路板PB。导电粘合构件ACF和另一导电粘合构件可以包括各向异性导电膜。
导电粘合构件ACF可以包括形成在具有粘合性质的粘合膜PF中的导电颗粒PI。导电颗粒PI可以将显示面板DP的第一垫PD1与电路板FB的第二垫PD2电连接。因此，通过安装在电路板FB上的驱动器DIC传输到第二垫PD2的信号或驱动电源的电压可以通过导电粘合构件ACF传输到显示面板DP的第一垫PD1。
第一垫PD1可以设置在位于或设置在基底SUB的非显示区域NDA中的垫区域中。第二垫PD2可以设置在电路板FB的基体层BSL上。
驱动器DIC可以定位在电路板FB上。驱动器DIC可以是集成电路(IC)。驱动器DIC可以接收从印刷电路板PB输出的驱动信号，并且可以基于所接收到的驱动信号输出要提供到像素PXL的信号和驱动电压(或驱动电源)。上述信号和驱动电压可以通过电路板FB的第二垫PD2传输到显示面板DP的第一垫PD1。
虽然其中驱动器DIC设置在电路板FB上的实施例已经被描述为示例，但是公开不限于此。根据实施例，驱动器DIC可以设置(或安装)在显示面板DP的基底SUB上。
印刷电路板PB可以产生驱动显示面板DP所需的所有驱动信号和电源信号，并且将它们提供到显示面板DP。印刷电路板PB可以包括垫(未示出)。垫可以电连接到电路板FB的第二垫PD2。结果，驱动信号和电源信号可以通过电路板FB从印刷电路板PB传输到驱动器DIC。
印刷电路板PB可以呈各种形式。例如，在公开的精神和范围内，印刷电路板PB可以具有其中至少一层或一定层的铜薄膜层叠在由环氧树脂等制成的基体基底的一侧或两侧上的结构。印刷电路板PB可以具有其中至少一层或一定层的铜薄膜层叠在具有柔性的塑料膜的一侧或两侧上的结构。印刷电路板PB可以形成为其中铜薄膜形成在基体基底内部的多层结构。
光学层ARU可以设置在显示面板DP和电路板FB上。光学层ARU可以减少外部光的反射。光学层ARU可以是包括偏振膜和/或延迟膜的抗反射层。延迟膜的数量和延迟膜的延迟长度(λ/4或λ/2)可以根据光学层ARU的工作原理来确定。
容纳构件BC可以结合或连接到窗WD。容纳构件BC可以设置在显示装置DD的后表面上，并且可以与窗WD结合或连接以限定内部空间。容纳构件BC可以包括具有相对高刚性的材料。容纳构件BC可以包括导电材料。例如，容纳构件BC可以包括由诸如铝的导电材料制成的框架和/或板。
容纳构件BC可以稳定地保护容纳在内部空间中的显示装置DD的组件免受外部冲击的影响。虽然已经描述了其中容纳构件BC可以包括具有高刚性的材料的实施例，但是公开不限于此。容纳构件BC可以包括柔性材料。虽然在附图中未示出，但是根据实施例的显示装置DD可以具有其可以折叠或弯曲的特征。包括在显示装置DD中的组件也可以具有柔性性质。
在实施例中，显示装置DD(或显示模块DM)还可以包括至少部分地覆盖电路板FB和显示面板DP的上保护层CRD(或保护层、保护单元)。
上保护层CRD可以覆盖电路板FB和显示面板DP中的每个的一侧或一定侧，以防止电路板FB和显示面板DP的垫的腐蚀。上保护层CRD可以覆盖电路板FB和显示面板DP中的每个的一侧或一定侧，以阻挡外部湿气等流入到像素PXL中。上保护层CRD可以更牢固地结合或连接彼此接合的电路板FB和显示面板DP。
在实施例中，上保护层CRD可以由树脂形成。例如，上保护层CRD可以由包括通过热引发固化反应的热聚合引发剂的热固性树脂形成。根据实施例，上保护层CRD可以由包括通过诸如紫外线或红外线的光交联和固化的光聚合引发剂的光固化树脂形成。根据实施例，上保护层CRD可以包括光阻挡材料。可以防止定位在上保护层CRD下面或下方的电路板FB被视觉地识别。在实施例中，上保护层CRD可以在第三方向(Z轴方向)上与显示面板DP的外涂层OC部分地叠置。
图6是示意性地示出根据实施例的显示面板的示意性剖视图。基于显示区域DA，图6示意性地示出了显示面板DP。
参照图6，第一像素PXL1、第二像素PXL2和第三像素PXL3可以设置在基底SUB上。第一像素至第三像素PXL1、PXL2和PXL3可以构成一个单元像素，但是公开不限于此。
根据实施例，第一像素至第三像素PXL1、PXL2和PXL3可以发射不同颜色的光。例如，第一像素PXL1可以是发射红光的红色像素，第二像素PXL2可以是发射绿光的绿色像素，并且第三像素PXL3可以是发射蓝光的蓝色像素。然而，构成单元像素的像素的颜色、类型和/或数量没有具体限制。例如，由像素中的每个发射的光的颜色可以不同地改变。根据实施例，第一像素至第三像素PXL1、PXL2和PXL3可以发射相同颜色的光。例如，第一像素至第三像素PXL1、PXL2和PXL3中的每个可以是发射蓝光的蓝色像素。
在实施例中，除非另有说明，否则表述“形成和/或设置在同一层”可以意指在同一工艺中形成，并且表述“形成和/或设置在不同层”可以意指在不同工艺中形成。
像素电路层PCL和显示元件层DPL可以设置在基底SUB上。为了便于描述，像素电路层PCL与基底SUB一起示出，但是如参照图4所描述的，像素电路层PCL可以设置在基底SUB与显示元件层DPL之间。
显示元件层DPL可以包括设置在每个发射区域EMA中的发光元件LD。例如，第一发光元件LD1可以设置在第一像素区域PXA1中，第二发光元件LD2可以设置在第二像素区域PXA2中，并且第三发光元件LD3可以设置在第三像素区域PXA3中。
发光元件LD可以由诸如量子点发光二极管的无机发光二极管或者有机发光二极管组成。在实施例中，发光元件LD可以是使用具有无机晶体结构的材料制造的超小型发光二极管，例如，呈纳米级至微米级尺寸。发光元件LD可以与在每个像素PXL中彼此相邻设置的发光元件LD并联和/或串联连接，但是公开不限于此。发光元件LD可以构成每个像素PXL的光源。每个像素PXL可以包括由信号(例如，扫描信号和数据信号)和/或电源(例如，第一驱动电源和第二驱动电源)驱动的至少一个发光元件LD。稍后将参照图7和图8描述像素电路层PCL和显示元件层DPL的详细构造。
光转换图案层LCPL可以包括颜色转换层CCL、绝缘层INS0(或折射率转换层)、滤色器层CFL(或滤色器CF)和外涂层OC。
颜色转换层CCL可以包括堤BANK和第一颜色转换图案至第三颜色转换图案CCL1、CCL2和CCL3(或者第一颜色转换层至第三颜色转换层)。
堤BANK可以设置在显示元件层DPL上。堤BANK可以位于第一像素至第三像素PXL1、PXL2和PXL3的非发射区域NEA中。堤BANK可以形成在第一像素至第三像素PXL1、PXL2和PXL3之间以围绕每个发射区域EMA，使得可以限定第一像素至第三像素PXL1、PXL2和PXL3中的每个的发射区域EMA。堤BANK可以用作坝结构，坝结构防止用于在发射区域EMA中形成第一颜色转换图案至第三颜色转换图案CCL1、CCL2和CCL3的溶液流入到相邻像素的发射区域EMA中或者控制要供应到每个发射区域EMA的溶液的量。
用于暴露显示元件层DPL的开口可以形成在堤BANK中以与发射区域EMA对应。第一颜色转换图案至第三颜色转换图案CCL1、CCL2和CCL3可以设置在每个堤BANK的开口中。
第一颜色转换图案至第三颜色转换图案CCL1、CCL2和CCL3可以包括基体树脂BR、颜色转换颗粒QD和光散射颗粒SCT。基体树脂BR可以具有针对颜色转换颗粒QD的高透光率和优异的分散性质。例如，基体树脂BR可以包括诸如环氧类树脂、丙烯酸类树脂、卡多类树脂或酰亚胺类树脂的有机材料。
颜色转换颗粒QD可以将从设置在一个像素PXL中的发光元件LD发射的光的颜色转换为特定或给定颜色。例如，在第一像素PXL1是红色像素的情况下，第一颜色转换图案CCL1可以包括作为将从第一发光元件LD1发射的光转换为红光的红色量子点的第一颜色转换颗粒QD1。在第二像素PXL2是绿色像素的情况下，第二颜色转换图案CCL2可以包括作为将从第二发光元件LD2发射的光转换为绿光的绿色量子点的第二颜色转换颗粒QD2。在第三像素PXL3是蓝色像素的情况下，第三颜色转换图案CCL3可以包括作为将从第三发光元件LD3发射的光转换为蓝光的蓝色量子点的第三颜色转换颗粒QD3。例如，在第三发光元件LD3发射蓝光的情况下，第三颜色转换图案CCL3可以不包括第三颜色转换颗粒QD3。
光散射颗粒SCT可以具有与基体树脂BR的折射率不同的折射率，并且可以与基体树脂BR形成光学界面。光散射颗粒SCT可以是金属氧化物颗粒或有机颗粒。根据实施例，可以省略光散射颗粒SCT。
绝缘层INS0可以设置在颜色转换层CCL上。绝缘层INS0可以设置在基底SUB的整个表面上以覆盖颜色转换层CCL(例如，堤BANK以及第一颜色转换图案至第三颜色转换图案CCL1、CCL2和CCL3)。
绝缘层INS0可以包括至少三个绝缘层，并且可以通过使用三个绝缘层之间的折射率差(或由于折射率差引起的全反射)来使从颜色转换层CCL发射的光(例如，在倾斜方向上行进的光)再循环。例如，被绝缘层INS0全反射的光可以被显示元件层DPL(或包括在显示元件层DPL中并且具有特定或给定反射率的电极)在第三方向(Z轴方向)上再反射，或者可以被颜色转换层CCL(例如，光散射颗粒SCT)在第三方向(Z轴方向)上散射。因此，可以改善最终通过绝缘层INS0从像素PXL发射的光的效率(外量子效率或光输出效率)或从像素PXL发射的光的亮度。
在实施例中，绝缘层INS0可以包括在颜色转换层CCL上彼此顺序地堆叠的第一无机层IOL1(或第一致密膜)、第二无机层IOL2(或低折射率膜)和第三无机层IOL3(或第二致密膜)。
第一无机层IOL1可以设置在颜色转换层CCL上，并且可以防止湿气(或用在后续工艺中的溶液)渗透到设置在其下面的颜色转换层CCL中。第二无机层IOL2可以设置在第一无机层IOL1上，并且可以使用与第一无机层IOL1的折射率差来完全地反射从颜色转换层CCL发射的光(例如，在倾斜方向上行进的光)。第三无机层IOL3可以设置在第二无机层IOL2上，并且可以改善第二无机层IOL2与设置在其上的滤色器层CFL之间的粘合性。
滤色器层CFL可以设置在绝缘层INS0上。滤色器层CFL可以包括选择性地透射由颜色转换层CCL转换的特定或给定颜色的光的滤色器材料。滤色器层CFL可以包括红色滤色器、绿色滤色器和蓝色滤色器。例如，在第一像素PXL1是红色像素的情况下，透射红光的第一滤色器CF1可以设置在第一像素PXL1上。在第二像素PXL2是绿色像素的情况下，透射绿光的第二滤色器CF2可以设置在第二像素PXL2上。在第三像素PXL3是蓝色像素的情况下，透射蓝光的第三滤色器CF3可以设置在第三像素PXL3上。
外涂层OC可以设置在滤色器层CFL上。外涂层OC可以设置在基底SUB的整个表面上以覆盖下部组件，并且可以封装显示面板DP的显示区域DA。
图7和图8是示意性地示出根据实施例的像素的示意性剖视图。图7和图8示意性地示出了像素PXL的像素电路层PCL和显示元件层DPL。为了简单起见，图7和图8仅示出了一个像素PXL。例如，每个电极被示出为单层电极，并且每个绝缘层被示出为单层绝缘层。然而，公开不限于此。在实施例中，两个组件之间的术语“连接”可以意指包括电连接和物理连接两者。
参照图7和图8，每个像素PXL可以包括设置在基底SUB上的像素电路层PCL和显示元件层DPL。
像素电路层PCL可以包括晶体管T、缓冲层BFL、层间绝缘层ILD、钝化层PSV和过孔层VIA。
基底SUB可以构成基体构件，并且可以是刚性或柔性基底或膜。例如，基底SUB可以是由玻璃或钢化玻璃制成的刚性基底、由塑料或金属制成的柔性基底(或薄膜)或者至少一个绝缘层。基底SUB的材料和/或物理性质没有具体限制。在实施例中，基底SUB可以是基本上透明的。这里，表述“基本上透明”可以意指光可以以一定透射率或更大透射率透射。在实施例中，基底SUB可以是半透明的或不透明的。根据实施例，基底SUB可以包括反射材料。
下导电层BML和第一电源导电层PL2a可以设置在基底SUB上。下导电层BML和第一电源导电层PL2a可以设置在同一层。例如，下导电层BML和第一电源导电层PL2a可以在同一工艺中同时形成，但是公开不必限于此。
下导电层BML和第一电源导电层PL2a中的每个可以由以钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及它们的氧化物或合金形成的单个层或多个层组成。
缓冲层BFL可以设置在下导电层BML和第一电源导电层PL2a上。缓冲层BFL可以防止杂质扩散到电路元件中。缓冲层BFL可以由单个层组成，但是可以由双层或更多层组成。在缓冲层BFL由多个层组成的情况下，每个层可以由相同的材料或类似的材料形成，或者可以由不同的材料形成。
半导体图案SCP可以设置在缓冲层BFL上。例如，半导体图案SCP可以包括与第一晶体管电极TE1接触的第一区、与第二晶体管电极TE2接触的第二区以及定位在第一区与第二区之间的沟道区。根据实施例，第一区和第二区中的一个可以是源区，并且另一个可以是漏区。
根据实施例，在公开的精神和范围内，半导体图案SCP可以由非晶硅、多晶硅、低温多晶硅、有机半导体等形成。半导体图案SCP的沟道区可以是本征半导体作为未掺杂杂质的半导体图案，并且半导体图案SCP的第一区和第二区中的每个可以是掺杂有杂质的半导体。
栅极绝缘层GI可以设置在缓冲层BFL和半导体图案SCP上。例如，栅极绝缘层GI可以设置在半导体图案SCP与栅电极GE之间。栅极绝缘层GI可以设置在缓冲层BFL与第二电源导电层PL2b之间。栅极绝缘层GI可以由单个层或多个层组成，并且可以包括各种种类的无机材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx))。
晶体管T的栅电极GE和第二电源导电层PL2b可以设置在栅极绝缘层GI上。栅电极GE和第二电源导电层PL2b可以设置在同一层。例如，栅电极GE和第二电源导电层PL2b可以在同一工艺中同时形成，但是公开不必限于此。栅电极GE可以设置在栅极绝缘层GI上，以在第三方向(Z轴方向)上与半导体图案SCP叠置。第二电源导电层PL2b可以设置在栅极绝缘层GI上，以在第三方向(Z轴方向)上与第一电源导电层PL2a叠置。
栅电极GE和第二电源导电层PL2b中的每个可以由以钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及它们的氧化物或合金形成的单个层或多个层组成。例如，栅电极GE和第二电源导电层PL2b中的每个可以由其中钛(Ti)、铜(Cu)和/或氧化铟锡(ITO)可以顺序地或重复地彼此堆叠的多层形成。
层间绝缘层ILD可以设置在栅电极GE和第二电源导电层PL2b上。例如，层间绝缘层ILD可以设置在栅电极GE与第一晶体管电极TE1和第二晶体管电极TE2之间。层间绝缘层ILD可以设置在第二电源导电层PL2b与第三电源导电层PL2c之间。
层间绝缘层ILD可以由单个层或多个层组成，并且可以包括各种种类的无机材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx))。
晶体管T的第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以设置在层间绝缘层ILD上。第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以设置在同一层。例如，第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以在同一工艺中同时形成，但是公开不必限于此。
第一晶体管电极TE1和第二晶体管电极TE2可以设置为在第三方向(Z轴方向)上与半导体图案SCP叠置。第一晶体管电极TE1和第二晶体管电极TE2可以电连接到半导体图案SCP。例如，第一晶体管电极TE1可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第一区。第一晶体管电极TE1可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到下导电层BML。第二晶体管电极TE2可以通过穿透层间绝缘层ILD的接触孔电连接到半导体图案SCP的第二区。根据实施例，第一晶体管电极TE1和第二晶体管电极TE2中的一个可以是源电极，并且另一个可以是漏电极。
第三电源导电层PL2c可以设置为在第三方向(Z轴方向)上与第一电源导电层PL2a和/或第二电源导电层PL2b叠置。第三电源导电层PL2c可以电连接到第一电源导电层PL2a和/或第二电源导电层PL2b。例如，第三电源导电层PL2c可以通过穿透层间绝缘层ILD和缓冲层BFL的接触孔电连接到第一电源导电层PL2a。第三电源导电层PL2c可以通过穿透层间绝缘层ILD的接触孔电连接到第二电源导电层PL2b。
第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c可以由以钼(Mo)、铜(Cu)、铝(Al)、铬(Cr)、金(Au)、钛(Ti)、镍(Ni)、钕(Nd)、铟(In)、锡(Sn)以及它们的氧化物或合金形成的单个层或多个层组成。
钝化层PSV可以设置在第一晶体管电极TE1和第二晶体管电极TE2以及第三电源导电层PL2c上。钝化层PSV可以由单个层或多个层组成，并且可以包括各种种类的无机材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx))。
过孔层VIA可以设置在钝化层PSV上。过孔层VIA可以由有机材料形成，以使其下面的台阶差平坦化。例如，过孔层VIA可以包括有机材料(诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。然而，公开不必限于此。过孔层VIA可以包括各种种类的无机材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx))。
显示元件层DPL可以设置在过孔层VIA上。显示元件层DPL可以包括堤图案BNP、电极ALE、发光元件LD、连接电极ELT以及绝缘层INS1、INS2和INS3。
堤图案BNP可以设置在过孔层VIA上。堤图案BNP可以用于形成台阶差，使得发光元件LD可以在发射区域EMA(参照图6)中容易地对准。
根据实施例，堤图案BNP可以具有各种形状。在实施例中，堤图案BNP可以具有在第三方向(Z轴方向)上从基底SUB突出的形状。堤图案BNP可以形成为具有相对于基底SUB以一定角度倾斜的倾斜表面。然而，公开不必限于此，并且堤图案BNP可以具有诸如弯曲表面或台阶形状的侧壁。例如，堤图案BNP可以具有诸如半圆形或半椭圆形形状的剖面。
堤图案BNP可以包括至少一种有机材料和/或无机材料。例如，堤图案BNP可以包括有机材料(诸如丙烯酸酯树脂、环氧树脂、酚醛树脂、聚酰胺树脂、聚酰亚胺树脂、聚酯树脂、聚苯硫醚树脂或苯并环丁烯(BCB))。然而，公开不必限于此。堤图案BNP可以包括各种类型的无机材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx))。
电极ALE可以设置在过孔层VIA和堤图案BNP上。电极ALE可以至少部分地覆盖堤图案BNP的侧表面和/或顶表面。设置在堤图案BNP上的电极ALE可以具有与堤图案BNP对应的形状。例如，设置在堤图案BNP上的电极ALE可以包括具有与堤图案BNP的形状对应的形状的倾斜表面或弯曲表面。堤图案BNP和电极ALE可以是反射构件，反射构件反射从发光元件LD发射的光并且将光朝向像素PXL的正向方向(例如，在第三方向(Z轴方向)上)引导。因此，可以改善显示面板DP的光输出效率。
电极ALE可以设置为彼此分隔开。电极ALE可以设置在同一层。例如，电极ALE可以在同一工艺中同时形成，但是公开不必限于此。
电极ALE可以在使发光元件LD对准的步骤中接收对准信号。因此，可以在电极ALE之间形成电场，使得提供到每个像素PXL的发光元件LD可以在电极ALE之间对准。
电极ALE可以包括至少一种导电材料。例如，电极ALE可以包括导电材料(诸如各种金属材料(诸如银(Ag)、镁(Mg)、铝(Al)、铂(Pt)、钯(Pd)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、钛(Ti)、钼(Mo)、铜(Cu)和包括它们的合金)中的至少一种、导电氧化物(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)或氧化镓锡(GTO))以及导电聚合物(诸如PEDOT材料))中的至少一种。然而，公开不必限于此。
第一电极ALE1可以通过穿透过孔层VIA和钝化层PSV的接触孔电连接到晶体管T的第一晶体管电极TE1。第二电极ALE2可以通过穿透过孔层VIA和钝化层PSV的接触孔电连接到第三电源导电层PL2c。
第一绝缘层INS1可以设置在电极ALE上。第一绝缘层INS1可以由单个层或多个层组成，并且可以包括各种类型的无机材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx))。
发光元件LD可以设置在电极ALE之间。发光元件LD可以在第一绝缘层INS1上在电极ALE之间对准。在公开的精神和范围内，发光元件LD可以在发光元件墨中以分散形式制备，并且可以通过喷墨印刷方法等供应到每个像素PXL。例如，发光元件LD可以分散在挥发性溶剂中并且提供到每个像素PXL。在对准信号供应到电极ALE的情况下，可以在电极ALE之间形成电场，以在电极ALE之间使发光元件LD对准。如果在对准发光元件LD之后蒸发溶剂或以另一方式去除溶剂，则发光元件LD可以稳定地布置在电极ALE之间。
第二绝缘层INS2可以设置在发光元件LD上。例如，第二绝缘层INS2可以部分地设置在发光元件LD上，并且可以暴露发光元件LD的第一端EP1和第二端EP2。在第二绝缘层INS2在对准发光元件LD之后形成在发光元件LD上的情况下，可以防止发光元件LD与对准位置分离。
第二绝缘层INS2可以由单个层或多个层组成，并且可以包括各种类型的无机材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx))。
连接电极ELT可以设置在发光元件LD的被第二绝缘层INS2暴露的第一端EP1和第二端EP2上。第一连接电极ELT1可以设置在或直接设置在发光元件LD的第一端EP1上，以连接到发光元件LD的第一端EP1。第一连接电极ELT1可以通过穿透第一绝缘层INS1的接触孔电连接到第一电极ALE1。
第二连接电极ELT2可以设置在或直接设置在发光元件LD的第二端EP2上，以与发光元件LD的第二端EP2接触。第二连接电极ELT2可以通过穿透第一绝缘层INS1的接触孔电连接到第二电极ALE2。
在实施例中，连接电极ELT可以由导电层组成。例如，如图7中所示，第一连接电极ELT1和第二连接电极ELT2可以设置在不同的层，并且第三绝缘层INS3可以设置在第一连接电极ELT1与第二连接电极ELT2之间。如上所述，在第三绝缘层INS3设置在由不同导电层形成的连接电极ELT之间的情况下，连接电极ELT可以被第三绝缘层INS3稳定地分离。因此，可以确保发光元件LD的第一端EP1和第二端EP2之间的电稳定性。
第三绝缘层INS3可以由单个层或多个层组成，并且可以包括各种类型的无机材料(诸如氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)或氧化钛(TiOx))。
在实施例中，连接电极ELT可以由同一导电层形成。例如，如图8中所示，第一连接电极ELT1和第二连接电极ELT2可以设置在同一层。例如，第一连接电极ELT1和第二连接电极ELT2可以在同一工艺中同时形成。在同时形成连接电极ELT的情况下，可以减少掩模的数量并且可以简化制造工艺。
连接电极ELT可以由各种透明导电材料形成。例如，连接电极ELT可以包括各种透明导电材料(诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)、氧化铝锌(AZO)、氧化镓锌(GZO)、氧化锌锡(ZTO)和氧化镓锡(GTO))中的至少一种，并且可以实现为基本上透明或半透明以满足透光率。因此，从发光元件LD的第一端EP1和第二端EP2发射的光可以穿过连接电极ELT并且发射到显示面板DP的外部。
图9是示意性地示出根据实施例的第一垫的示意性剖视图。参照图9，第一信号线SL1可以设置在基底SUB的非显示区域NDA中。第一信号线SL1可以将信号提供到每个像素PXL(或发光元件LD)。例如，第一信号线SL1可以是电连接到与每个像素PXL(或发光元件LD)电连接的扫描线、数据线等的扇出线中的一条。
第一信号线SL1可以与上述下导电层BML和/或第一电源导电层PL2a设置在同一层。例如，第一信号线SL1可以与下导电层BML和/或第一电源导电层PL2a在同一工艺中同时形成，但是公开不必限于此。缓冲层BFL和层间绝缘层ILD可以设置在第一信号线SL1上。
第二信号线SL2可以设置在层间绝缘层ILD上。第二信号线SL2可以将信号提供到每个像素PXL(或发光元件LD)。例如，第二信号线SL2可以是电连接到与每个像素PXL(或发光元件LD)电连接的扫描线、数据线等的扇出线中的一条。
第二信号线SL2可以与上述第一晶体管电极TE1和第二晶体管电极TE2以及/或者第三电源导电层PL2c设置在同一层。例如，第二信号线SL2可以与第一晶体管电极TE1和第二晶体管电极TE2以及/或者第三电源导电层PL2c在同一工艺中同时形成，但是公开不必限于此。钝化层PSV和过孔层VIA可以设置在第二信号线SL2上。
垫电极PE可以设置在过孔层VIA上。垫电极PE可以形成上述第一垫PD1。垫电极PE可以电连接到第二信号线SL2。垫电极PE可以通过穿透钝化层PSV和过孔层VIA的接触孔CNT连接到第二信号线SL2。
垫电极PE可以与上述电极ALE设置在同一层。例如，垫电极PE可以与电极ALE在同一工艺中同时形成，但是公开不必限于此。
第一绝缘层INS1可以设置在垫电极PE上。第一绝缘层INS1可以包括暴露垫电极PE的第一区域A1的开口OP。垫电极PE的被第一绝缘层INS1的开口OP暴露的第一区域A1可以作为第一垫PD1电连接到上述电路板FB(参照图5)。例如，电路板FB的第二垫PD2(参照图5)可以通过第一绝缘层INS1的开口OP电连接到垫电极PE的第一区域A1。
信号线SL1和SL2可以不与第一绝缘层INS1的开口OP叠置。例如，第二信号线SL2可以不与垫电极PE的被第一绝缘层INS1的开口OP暴露的第一区域A1叠置。第二信号线SL2可以不接触垫电极PE的被第一绝缘层INS1的开口OP暴露的第一区域A1。根据实施例，过孔层VIA可以不与第一绝缘层INS1的开口OP叠置。
第二信号线SL2可以电连接到垫电极PE的被第一绝缘层INS1覆盖的第二区域A2。垫电极PE的第二区域A2可以通过穿透钝化层PSV和过孔层VIA的接触孔CNT连接到第二信号线SL2。穿透钝化层PSV和过孔层VIA的接触孔CNT可以被第一绝缘层INS1覆盖。例如，穿透钝化层PSV和过孔层VIA的接触孔CNT可以不与第一绝缘层INS1的开口OP叠置。如上所述，在垫电极PE和第二信号线SL2通过其彼此连接的接触孔CNT被第一绝缘层INS1保护的情况下，可以防止垫电极PE在后续工艺中通过暴露于化学溶液而从第二信号线SL2剥离。因此，可以使对垫电极PE(例如，第一垫PD1)的损坏最小化。
图9示出了其中垫电极PE电连接到第二信号线SL2的实施例，但是公开不必限于此。垫电极PE还可以电连接到第一信号线SL1。
在下文中，将描述实施例。在以下实施例中，与已经描述的组件相同的组件由相同的附图标记指代，并且可以省略或简化重复的描述。
图10是示意性地示出根据实施例的第一垫的示意性剖视图。
参照图10，信号线SL1和SL2可以与垫电极PE的第一区域A1叠置。钝化层PSV可以设置在信号线SL1和SL2与垫电极PE的第一区域A1之间。信号线SL1和SL2可以通过钝化层PSV与垫电极PE的第一区域A1分离。在实施例中，显示面板DP可以通过在其中信号线SL1和SL2与垫电极PE的第一区域A1被钝化层PSV分离的状态下进行后续工艺来制造。在结合或连接显示面板DP和电路板FB的工艺中，可以通过压力在设置在垫电极PE的第一区域A1下面或下方的钝化层PSV中形成孔。垫电极PE的第一区域A1可以通过钝化层PSV的孔电连接到第二信号线SL2。如上所述，在其中第二信号线SL2和垫电极PE的第一区域A1分离的状态下进行后续工艺之后，在结合或连接显示面板DP和电路板FB的步骤中，在第二信号线SL2与垫电极PE的第一区域A1接触的情况下，垫电极PE的第一区域A1与第二信号线SL2之间的接触部在后续工艺中可以不暴露于化学溶液。因此，可以防止垫电极PE的第一区域A1从第二信号线SL2剥离。稍后将参照图20和图21描述其详细描述。
图11是示意性地示出根据实施例的发光元件的示意性透视图。图12是示意性地示出根据实施例的发光元件的示意性剖视图。图11和图12示出了具有柱形状的发光元件LD，适用于上述显示装置DD的发光元件LD的类型和/或形状不限于此。
参照图11和图12，发光元件LD可以包括第一半导体层11、活性层12和/或第二半导体层13。
发光元件LD可以形成为沿着一个方向或一定方向延伸的柱形状。发光元件LD可以具有第一端EP1和第二端EP2。第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的第一端EP1处。第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的第二端EP2处。例如，第一半导体层11可以设置在发光元件LD的第一端EP1处，并且第二半导体层13可以设置在发光元件LD的第二端EP2处。
根据实施例，在公开的精神和范围内，发光元件LD可以是通过蚀刻方法等制造为柱形状的发光元件。在本说明书中，柱形状可以包括诸如圆柱或多边柱的具有大于1的长宽比的棒状形状或条状形状，并且其剖面的形状不限于此。
发光元件LD可以具有小至纳米级至微米级的尺寸。例如，发光元件LD可以具有纳米级至微米级的范围的直径D(或宽度)和/或长度L。然而，发光元件LD的尺寸不限于此。发光元件LD的尺寸可以根据使用包括发光元件LD作为光源的发光器件的各种装置(例如，显示装置)的设计条件而不同地改变。
第一半导体层11可以是第一导电型的半导体层。例如，第一半导体层11可以包括p型半导体层。例如，第一半导体层11可以包括p型半导体层，p型半导体层包括InAlGaN、GaN、AlGaN、InGaN和AlN中的至少一种半导体材料并且掺杂有诸如Mg的第一导电型掺杂剂。然而，构成第一半导体层11的材料不限于此，并且各种其它材料可以用于形成第一半导体层11。
活性层12可以设置在第一半导体层11与第二半导体层13之间。活性层12可以包括单阱结构、多阱结构、单量子阱结构、多量子阱(MQW)结构、量子点结构或量子线结构中的任何一种，但是公开不必限于此。活性层12可以包括GaN、InGaN、InAlGaN、AlGaN、AlN等，并且各种其它材料可以用于形成活性层12。
在等于或大于阈值电压的电压施加到发光元件LD的两端的情况下，发光元件LD可以在电子空穴对在活性层12中复合的同时发射光。通过使用该原理控制发光元件LD的发光，发光元件LD可以用作包括显示装置DD的像素PXL的各种发光器件的光源。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11的类型不同类型的半导体层。第二半导体层13可以包括n型半导体层。例如，在公开的精神和范围内，第二半导体层13可以包括n型半导体层，n型半导体层包括InAlGaN、GaN、AlGaN、InGaN或AlN中的任何一种半导体材料并且掺杂有诸如Si、Ge、Sn等的第二导电型掺杂剂。然而，构成第二半导体层13的材料不限于此，并且各种其它材料可以用于形成第二半导体层13。
根据实施例，电极层还可以设置在发光元件LD的第一端EP1和/或第二端EP2上。电极层可以包括透明金属或透明金属氧化物。例如，电极层可以包括氧化铟锡(ITO)、氧化铟锌(IZO)和氧化锌锡(ZTO)中的至少一种，但是公开不必限于此。如上所述，在电极层由透明金属或透明金属氧化物形成的情况下，在发光元件LD的活性层12中产生的光可以穿过电极层以发射到发光元件LD的外部。
绝缘膜INF可以设置在发光元件LD的表面上。绝缘膜INF可以设置在或直接设置在第一半导体层11、活性层12和/或第二半导体层13的表面上。绝缘膜INF可以暴露发光元件LD的具有不同极性的第一端EP1和第二端EP2。根据实施例，绝缘膜INF可以暴露发光元件LD的与第一端EP1和第二端EP2相邻的第一半导体层11和/或第二半导体层13的侧部。
绝缘膜INF可以防止在活性层12与除了第一半导体层11和第二半导体层13之外的导电材料接触的情况下可能会发生的电短路。绝缘膜INF可以使发光元件LD的表面缺陷最小化，以改善发光元件LD的寿命和发光效率。
绝缘膜INF可以包括氧化硅(SiOx)、氮化硅(SiNx)、氮氧化硅(SiOxNy)、氮化铝(AlNx)、氧化铝(AlOx)、氧化锆(ZrOx)、氧化铪(HfOx)和氧化钛(TiOx)中的至少一种。例如，绝缘膜INF可以由双层组成，并且构成双层的每个层可以包括不同的材料。例如，绝缘膜INF可以由包括氧化铝(AlOx)和氧化硅(SiOx)的双层组成，但是公开不必限于此。根据实施例，可以省略绝缘膜INF。
将描述制造根据上述实施例的显示装置的方法。
图13至图19是示出针对每个工艺步骤的制造根据实施例的显示装置的方法的示意性剖视图。图13至图19示出了制造基于图1至图9的显示装置的方法。与图1至图9的组件基本上相同的组件由相同的附图标记表示，并且可以省略详细的附图标记。
参照图13和图14，首先，可以在晶体管T以及信号线SL1和SL2上形成钝化层PSV和过孔层VIA。钝化层PSV和过孔层VIA可以覆盖形成在显示区域DA中的晶体管T以及形成在非显示区域NDA中的信号线SL1和SL2。可以蚀刻钝化层PSV和过孔层VIA以形成接触孔。可以在同一工艺中同时蚀刻钝化层PSV和过孔层VIA。形成在显示区域DA中的接触孔可以分别暴露第一晶体管电极TE1和第三电源导电层PL2c。形成在非显示区域NDA中的接触孔CNT可以暴露第二信号线SL2。
参照图15和图16，可以在过孔层VIA上形成电极ALE和垫电极PE。可以在同一工艺中同时形成电极ALE和垫电极PE。在显示区域DA中，第一电极ALE1可以通过穿透过孔层VIA和钝化层PSV的接触孔连接到晶体管T的第一晶体管电极TE1。在显示区域DA中，第二电极ALE2可以通过穿透过孔层VIA和钝化层PSV的接触孔连接到第三电源导电层PL2c。在非显示区域NDA中，垫电极PE可以通过穿透过孔层VIA和钝化层PSV的接触孔CNT连接到第二信号线SL2。
参照图17和图18，可以在电极ALE和垫电极PE上形成第一绝缘层INS1。第一绝缘层INS1可以覆盖电极ALE和垫电极PE。
如图9中所示，可以在第一绝缘层INS1中形成开口OP。第一绝缘层INS1的开口OP可以暴露垫电极PE的第一区域A1。垫电极PE的被第一绝缘层INS1的开口OP暴露的第一区域A1可以作为第一垫PD1电连接到上述电路板FB(参照图5)。例如，电路板FB的第二垫PD2(参照图5)可以通过第一绝缘层INS1的开口OP电连接到垫电极PE的第一区域A1。
第一绝缘层INS1的开口OP可以形成为不与信号线SL1和SL2叠置。例如，第二信号线SL2可以不与垫电极PE的被第一绝缘层INS1的开口OP暴露的第一区域A1叠置。第二信号线SL2可以不接触垫电极PE的被第一绝缘层INS1的开口OP暴露的第一区域A1。根据实施例，过孔层VIA可以不与第一绝缘层INS1的开口OP叠置。
垫电极PE的第二区域A2可以被第一绝缘层INS1覆盖。第二信号线SL2可以电连接到垫电极PE的被第一绝缘层INS1覆盖的第二区域A2。垫电极PE的第二区域A2可以通过穿透钝化层PSV和过孔层VIA的接触孔CNT连接到第二信号线SL2。穿透钝化层PSV和过孔层VIA的接触孔CNT可以被第一绝缘层INS1覆盖。例如，穿透钝化层PSV和过孔层VIA的接触孔CNT可以不与第一绝缘层INS1的开口OP叠置。如上所述，在垫电极PE和第二信号线SL2通过其彼此连接的接触孔CNT被第一绝缘层INS1保护的情况下，如上所述，可以防止垫电极PE在后续工艺中通过暴露于化学溶液而从第二信号线SL2剥离。
参照图19，可以在电极ALE之间设置发光元件LD。可以在第一绝缘层INS1上在电极ALE之间使发光元件LD对准。在公开的精神和范围内，可以在发光元件墨中以分散形式制备发光元件LD，并且可以通过喷墨印刷方法等将其供应到每个像素PXL。例如，发光元件LD可以分散在挥发性溶剂中并且提供到每个像素PXL。在将对准信号供应到电极ALE的情况下，可以在电极ALE之间形成电场，以在电极ALE之间使发光元件LD对准。如果在对准发光元件LD之后蒸发溶剂或以另一方式去除溶剂，则可以在电极ALE之间稳定地布置发光元件LD。
可以通过在发光元件LD上形成第二绝缘层INS2、连接电极ELT和/或第三绝缘层INS3来完成图7和图8中所示的像素PXL结构。
在下文中，将描述实施例。在以下实施例中，与已经描述的组件相同的组件由相同的附图标记指代，并且可以省略或简化重复的描述。
图20和图21是示出针对每个工艺步骤的制造根据实施例的显示装置的方法的示意性剖视图。基于图10的区域A，图20至图21示出了制造显示装置的方法。与图10的组件基本上相同的组件由相同的附图标记表示，并且可以省略详细的附图标记。
参照图20，第二信号线SL2可以与垫电极PE的第一区域A1叠置。可以在第二信号线SL2与垫电极PE的第一区域A1之间设置钝化层PSV。可以通过钝化层PSV使第二信号线SL2与垫电极PE的第一区域A1分离。可以通过在其中信号线SL1和SL2与垫电极PE的第一区域A1被钝化层PSV分离的状态下进行后续工艺来制造显示面板DP。可以在垫电极PE与电路板FB之间设置导电颗粒PI，以结合或连接垫电极PE和电路板FB。可以在第一绝缘层INS1的开口OP中设置并且在垫电极PE的第一区域A1与电路板FB的第二垫PD2之间设置导电颗粒PI。可以以包括在导电粘合构件ACF的粘合膜PF中的形式在垫电极PE与电路板FB之间设置导电颗粒PI，但是公开不必限于此。
参照图21，可以通过施加压力来使第一垫PD1和第二垫PD2(或FP)彼此结合或连接。导电颗粒PI可以在第一垫PD1与第二垫PD2之间使第一垫PD1和第二垫PD2电连接。
在结合或连接垫电极PE和电路板FB的工艺中，可以通过导电颗粒PI的压力在钝化层PSV中形成孔H。垫电极PE的第一区域A1可以通过钝化层PSV的孔H电连接到第二信号线SL2。如上所述，在其中第二信号线SL2和垫电极PE的第一区域A1分离的状态下进行后续工艺之后，在结合或连接垫电极PE和电路板FB的步骤中，在第二信号线SL2与垫电极PE的第一区域A1接触的情况下，垫电极PE的第一区域A1与第二信号线SL2之间的接触部在后续工艺中可以不暴露于化学溶液。因此，如上所述，可以防止垫电极PE的第一区域A1从第二信号线SL2剥离。
根据上述实施例，垫电极和信号线通过其连接的接触孔可以被绝缘层保护。因此，可以防止垫电极从信号线剥离。因此，可以使对垫的损坏最小化。
根据实施例的效果不受上面所公开的内容的限制，更多不同的效果包括在公开中。
已经根据上述实施例描述了公开的技术精神。然而，应注意的是，上述实施例旨在示出公开而不是限制公开。本领域技术人员或本领域普通技术人员将理解的是，在不脱离公开的精神和技术范围的情况下，各种修改和改变是可能的。

Claims (10)

1.一种显示装置，其特征在于，所述显示装置包括：
电极，在显示区域中彼此分隔开；
绝缘层，设置在所述电极上；
发光元件，在所述绝缘层上设置在所述电极之间；
信号线，电连接到所述发光元件；以及
垫电极，电连接到所述信号线，所述垫电极和所述电极在非显示区域中设置在同一层，其中，
所述绝缘层包括暴露所述垫电极的开口，并且
在平面图中，所述信号线不与所述绝缘层的所述开口叠置。
2.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
过孔层，设置在所述信号线与所述垫电极之间。
3.根据权利要求2所述的显示装置，其特征在于，所述过孔层包括暴露所述信号线的接触孔。
4.根据权利要求3所述的显示装置，其特征在于，所述垫电极通过所述过孔层的所述接触孔电连接到所述信号线。
5.根据权利要求4所述的显示装置，其特征在于，所述绝缘层覆盖所述过孔层的所述接触孔。
6.根据权利要求2所述的显示装置，其特征在于，在所述平面图中，所述过孔层不与所述绝缘层的所述开口叠置。
7.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
电路板，电连接到所述垫电极。
8.根据权利要求7所述的显示装置，其特征在于，所述电路板包括通过所述绝缘层的所述开口电连接到所述垫电极的电路垫。
9.根据权利要求1所述的显示装置，其特征在于，所述显示装置还包括：
连接电极，电连接到所述发光元件。
10.根据权利要求9所述的显示装置，其特征在于，所述连接电极电连接到所述电极。
CN202321888118.3U 2022-09-16 2023-07-17 显示装置 Active CN220627834U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0117376 2022-09-16
KR1020220117376A KR20240038895A (ko) 2022-09-16 2022-09-16 표시 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
CN220627834U true CN220627834U (zh) 2024-03-19

Family

ID=90215828

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202321888118.3U Active CN220627834U (zh) 2022-09-16 2023-07-17 显示装置

Country Status (3)

Country Link
US (1) US20240096903A1 (zh)
KR (1) KR20240038895A (zh)
CN (1) CN220627834U (zh)

Also Published As

Publication number Publication date
US20240096903A1 (en) 2024-03-21
KR20240038895A (ko) 2024-03-26

Similar Documents

Publication Publication Date Title
CN113130575A (zh) 透明显示装置
CN111883561A (zh) 显示装置
CN115707313A (zh) 显示装置和制造该显示装置的方法
US11450268B2 (en) Display device and fabricating method for display device
CN220627834U (zh) 显示装置
US20220013603A1 (en) Display device and method of providing the same
US20220020831A1 (en) Display device and method of fabricating the same
KR20230094244A (ko) 표시 장치 및 표시 장치의 제조 방법
KR20230022336A (ko) 표시 장치
CN114068637A (zh) 显示设备及制造其的方法
US20240030390A1 (en) Display device and method of fabricating the same
EP4235283A1 (en) Display device and manufacturing method thereof
CN117939916A (zh) 制造显示装置的方法
US20230163246A1 (en) Display device and method of manufacturing the same
US20220165816A1 (en) Display device
KR20240038891A (ko) 표시 장치
US20230225175A1 (en) Display panel
US20220352277A1 (en) Display device and method of manufacturing the same
US20230268475A1 (en) Manufacturing method for display device and display device manufactured using the same
US11735601B2 (en) Display device and method of fabricating the same
US20230180572A1 (en) Electronic device
US20240145489A1 (en) Display device and method of manufacturing the same
US20240057414A1 (en) Display device and manufacturing method for the same
KR20220149890A (ko) 표시 장치 및 그의 제조 방법
KR20230074353A (ko) 표시 장치의 제조 방법 및 이를 이용하여 제조된 표시 장치

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant