CN220526565U - 缓冲电路、led显示模组和led显示装置 - Google Patents

Abstract

公开了一种缓冲电路、LED显示模组和LED显示装置，LED显示模组包括LED灯阵列，缓冲电路将一组通信信号增强后输出以驱动LED灯阵列，该缓冲电路包括：多个信号输入端和多个信号输出端；线路连接单元，包括在多个信号输入端和多个信号输出端之间建立的多个电路连接路径，线路连接单元根据使能信号的电平状态选通不同的电路连接路径，使能信号为高电平时，线路连接单元使至少一个信号输入端同时与两个或多个信号输出端之间建立电路连接路径，以将一组通信信号中的至少一路驱动信号增强后输出为多路驱动信号。本公开通过使能信号的电平状态来改变输出端与输入端之间的电路连接路径，在不增加缓冲电路的引脚数量的同时将一个信号同时增强并输出为多路。

Description

缓冲电路、LED显示模组和LED显示装置

技术领域

本文涉及LED显示技术领域，具体的涉及一种缓冲电路、LED显示模组和LED显示装置。

背景技术

LED显示装置使用的像素元件是LED，LED显示装置具有以下方面的优越性：高亮度、宽可视角度、丰富的色彩以及可定制的屏幕形状。因此，LED显示装置被广泛应用于工业、交通、商业广告、信息发布、体育比赛等各个领域。

图1示出了根据现有技术的LED显示装置的示意性框图，图2示出了图1的缓冲电路的信号传输示意图。结合图1和图2，LED显示装置100包括控制卡101和多个串接的LED显示模组102。控制卡101发出多组通信信号，每组通信信号依次在串接的LED显示模组102中传递。每个LED显示模组102中均包含缓冲电路140，通过缓冲电路140对通信信号进行驱动增强。图1所示的通信信号包含数据信号Data、驱动使能信号OE、时钟信号CLK、锁存信号LAT和扫描信号Scan。数据信号Data经缓冲电路140驱动增强后，在各个驱动电路130中串行传输；驱动使能信号OE、时钟信号CLK和锁存信号LAT经缓冲电路140驱动增强后，并行提供给各个串接的驱动电路130；LED灯阵列110包括多个LED灯串组111，每个灯串组111均连接一个驱动电路130。扫描信号Scan经缓冲电路140驱动增强后，提供给行扫描电路120，作为LED灯阵列110的扫描控制信号，并提供至下一LED显示模组102。

随着LED显示屏显示效果的不断提升，各LED灯间距不断缩小，一个LED显示模组102内的LED灯的数量大幅增加，需要更多数量的驱动电路。图1的驱动使能信号OE、时钟信号CLK和锁存信号LAT就需要并行提供至更多数量的驱动电路。随着驱动电路数量的增加，单路信号的驱动能力不足。为了保证足够的驱动能力来正常驱动各个驱动电路，通常通过缓冲电路140对多组输入信号进行驱动增强，以得到多组对应的输出信号。如图2所示的缓冲电路140，由于每个缓冲芯片的引脚数量有限，为了实现多组输入输出信号的增强甚至多路扫描信号的传输，可能需要两个或更多的缓存芯片才能实现，设计复杂，成本较高。

实用新型内容

鉴于上述内容，本实用新型的目的在于提供一种缓冲电路、LED显示模组和LED显示装置，以解决现有技术中的问题。

根据本实用新型的第一方面，提供一种用于LED显示模组的缓冲电路，所述LED显示模组包括LED灯阵列，所述缓冲电路将一组通信信号增强后输出以驱动所述LED灯阵列，其特征在于，所述缓冲电路包括：多个信号输入端和多个信号输出端；以及线路连接单元，包括在多个所述信号输入端和多个所述信号输出端之间建立的多个电路连接路径，所述线路连接单元根据使能信号的电平状态选通不同的所述电路连接路径，其中，所述使能信号为高电平时，所述线路连接单元使至少一个所述信号输入端同时与多个所述信号输出端之间建立电路连接路径，以将所述一组通信信号中的至少一路驱动信号增强后输出为多路驱动信号。

可选地，所述缓冲电路还包括：判断单元，接收使能信号，输出表征所述使能信号的电平状态的判断信号，所述使能信号的电平状态包括高电平和低电平；以及选择单元，连接所述判断单元和所述线路连接单元，接收所述判断信号以输出选择信号，所述线路连接单元接收所述选择信号以选通不同的所述电路连接路径，其中，所述选择信号包括第一选通信号和第二选通信号，所述判断单元接收低电平的所述使能信号，使所述选择单元输出第一选通信号，所述判断单元接收高电平的所述使能信号，使所述选择单元输出第二选通信号。

可选地，所述使能信号为低电平时，所述缓冲电路工作在第一工作模式下，所述线路连接单元在多个所述信号输入端和多个所述信号输出端之间一一对应建立电路连接路径；所述使能信号为高电平时，所述缓冲电路工作在第二工作模式下，所述线路连接单元在至少一个所述信号输入端与多个所述信号输出端之间同时建立电路连接路径。

可选地，多个所述信号输入端包括第一类型信号输入端和第二类型信号输入端，所述第一类型信号输入端始终作为接收所述一组通信信号的信号接收端，所述第二类型信号输入端在所述使能信号为高电平时，作为输出信号的信号输出端。

可选地，所述缓冲电路工作在第二工作模式下时，所述线路连接单元在至少一个第一类型信号输入端与至少一个所述信号输出端和至少一个所述第二类型信号输入端之间同时建立电路连接路径。

可选地，所述缓冲电路工作在第二工作模式下时，所述线路连接单元还在多个第一类型信号输入端和多个信号输出端之间一一对应建立电路连接路径。

可选地，所述线路连接单元还包括：多个驱动增强单元，分别连接在每个所述信号输出端和每个第二类型信号输入端上，当所述线路连接单元建立电路连接路径时，每一路所述电路连接路径上均连接有一个所述驱动增强单元，将至少一路驱动信号增强后输出。

可选地，所述第二类型信号输入端为预先选择和配置好的信号输入端。

可选地，所述缓冲电路还包括：状态引脚，所述状态引脚包括使能引脚和输出控制引脚，分别接收使能信号和输出控制信号，所述使能信号为低电平时，所述缓冲电路还根据所述输出控制信号的电平状态选择是否将多个所述信号输入端和多个所述信号输出端反转。

根据本实用新型的第二方面，提供一种LED显示模组，包括：上述的缓冲电路，接收一组通信信号，增强后输出；LED灯阵列，包括多个并联的LED灯串组，每个所述LED灯串组均包括多个阵列排布连接的LED灯；行扫描电路，连接所述LED灯阵列，向每行LED灯提供扫描信号；多个驱动电路，分别连接多个LED灯串组，根据接收到的增强后的信号驱动对应的LED灯串组，其中，所述缓冲电路将至少一路驱动信号增强后输出为多路并分别提供至多个所述驱动电路。

可选地，所述一组通信信号包括扫描信号、数据信号、驱动使能信号、时钟信号和锁存信号，所述扫描信号经由所述缓冲电路增强后提供至所述行扫描电路，所述数据信号经由所述缓冲电路增强后提供至多个所述驱动电路，所述驱动使能信号、所述时钟信号和所述锁存信号均为驱动信号。

根据本实用新型的第三方面，提供一种LED显示装置，包括：控制卡，输出多组通信信号；以及上述的LED显示模组，所述LED显示模组为多个，多个所述LED显示模组串接，每一组通信信号均依次在多个所述LED显示模组之间串行传输。

本实用新型实施例提供的缓冲电路、LED显示模组和LED显示装置，通过缓冲电路接收的使能信号的电平状态来选择缓冲电路的工作模式。在使能信号为高电平时，通过缓冲电路内部的线路连接单元使至少一个信号输入端同时与两个甚至多个信号输出端之间建立电路连接路径。以将一组通信信号中的至少一路驱动信号增强后输出为多路驱动信号，分别提供至多个驱动电路以驱动LED灯阵列。从而可以保证为LED灯阵列提供足够的驱动能力，而且仅改变了信号输入端和信号输出端之间的电路连接路径，并未增加缓冲电路的芯片引脚，降低成本，提升工作效率。

进一步地，通过使能信号的电平状态切换工作模式，使得缓冲电路可以工作在第一工作模式或第二工作模式下，在第一工作模式下实现信号一对一传输增强，而在第二工作模式下将部分信号输入端作为信号输出端，可以实现信号一对一传输增强和信号一对多传输增强共存。在不增加芯片管脚数量的情况下，通过判断使能信号的电平变化来改变输出端与输入端的对应关系从而实现在一对一驱动增强、一对多驱动增强两种工作模式下的切换。只需要一个芯片作为缓冲电路，减少了***成本，并且可以在两种模式下切换，兼容性更好。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出了根据现有技术的LED显示装置的示意性框图。

图2示出了图1的缓冲电路的信号传输示意图。

图3示出了根据本实用新型实施例的LED显示模组的示意性框图。

图4示出了根据本实用新型实施例的缓冲电路的示意性框图。

图5示出了根据本实用新型实施例的缓冲电路的一种引脚分布示意图。

图6示出了图4的缓冲电路的状态引脚的电平状态和工作状态的对应关系示意图。

图7示出了根据本实用新型实施例的缓冲电路在第一工作模式下输入端和输出端的连接示意图。

图8示出了根据本实用新型实施例的缓冲电路在第二工作模式下输入端和输出端的连接示意图。

图9示出了根据本实用新型实施例的缓冲电路的另一种引脚分布示意图。

图10示出了根据本实用新型实施例的缓冲电路的又一种引脚分布示意图。

具体实施方式

以下将参照附图更详细地描述本实用新型的各种实施例。在各个附图中，相同的元件采用相同或类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。

图3示出了根据本实用新型实施例的LED显示模组的示意性框图。

如图3所示，本实施例的LED显示模组202为LED显示装置中受控制卡控制的串行的多个LED显示模组其中的一个。LED显示模组202包括：LED灯阵列210、行扫描电路220、多个驱动电路230和缓冲电路240。LED灯阵列210包括多个LED灯串组211，每个LED灯串组连接一个驱动电路230，且每个LED灯串组包括多个阵列分布的LED灯。

缓冲电路240用于接收一组通信信号，将其增强后输出，提供至行扫描电路220和各个驱动电路230。一组通信信号包括扫描信号Scan、数据信号Data、驱动使能信号OE、时钟信号CLK和锁存信号LAT。扫描信号Scan经由缓冲电路240增强后(Scan’)提供至行扫描电路220，作为LED灯阵列210的扫描控制信号。数据信号Data经由缓冲电路240增强后(Data’)提供至多个驱动电路230，在各个驱动电路230中串行传输。驱动使能信号OE、时钟信号CLK和锁存信号LAT均为驱动信号，且驱动使能信号OE经缓冲电路240驱动增强后输出为多路(OE’)，分别提供给各个串接的驱动电路230。时钟信号CLK经缓冲电路240驱动增强后输出为多路(CLK’)，分别提供给各个串接的驱动电路230。锁存信号LAT经缓冲电路240驱动增强后输出为多路(LAT’)，分别提供给各个串接的驱动电路230。即本实施例的缓冲电路240将至少一路驱动信号(OE、CLK或LAT)增强后输出为多路驱动信号，并分别提供至多个驱动电路230，从而增强各个驱动电路230的驱动能力。

进一步地，本实用新型还对应提供一种LED显示装置，该LED显示装置包括控制卡和多个串接的LED显示模组202，与图1结构类似。控制卡用于输出多组通信信号，每一组通信信号均依次在多个LED显示模组202之间串行传输。

图4示出了根据本实用新型实施例的缓冲电路的示意性框图。

图4为图3的LED显示模组202中的缓冲电路240的结构框图。该缓冲电路240可以是一个缓冲电路芯片，常见的缓冲电路芯片例如图5。图5示出了根据本实用新型实施例的缓冲电路的一种引脚分布示意图。结合图4和图5，该缓冲电路芯片U1包含20个端口(或引脚)，VDD和GND分别为电源引脚和接地引脚，EN为使能引脚，DIR为输出控制引脚、除去VDD、GND、DIR、EN四个引脚外，剩余的A0-A7、B0-B7均为信号输入引脚或信号输出引脚，这16个管脚共可提供8组驱动信号的增强。

图6示出了图4和图5的缓冲电路的状态引脚的电平状态和工作状态的对应关系示意图。

使能引脚EN和输出控制引脚DIR为芯片U1的状态引脚，根据状态引脚的电平状态可以判断芯片U1的工作模式。电平状态即高电平或低电平。参见图6，当使能引脚EN的电平为低电平L时，处于第一工作模式。并且，当使能引脚EN的电平为低电平L且输出控制引脚DIR也为低电平L时，B0-B7作为信号输入端，而A0-A7作为信号输出端。而当使能引脚EN的电平为低电平L且输出控制引脚DIR为高电平H时，A0-A7作为信号输入端，而B0-B7作为信号输出端。通常，当使能引脚EN的电平为高电平H时，无论输出控制引脚DIR为哪种状态(任意X)时，芯片的引脚应该是高阻状态，有信号输入但没有信号输出。但是本实施例对其进行改进，当使能引脚EN的电平为高电平H时，使芯片U1处于第二工作模式，可以将一路输入信号扩展为多路信号输出，并同时进行驱动增强，实现如下表1所示的功能。

表1

如表1，改进后的芯片U1在第二工作模式下，可以将一组输入的驱动信号(驱动使能信号OE、时钟信号CLK和锁存信号LAT)进行驱动增强后扩展为多组输出(例如三组)。以此来提升电路端口的利用率，降低***成本。

那么，当使能信号EN为低电平时，芯片U1工作在第一工作模式，所有输入信号一对一驱动增强输出为输出信号，即对应图6的第一行和第二行的情况，保留芯片U1原来的功能；而当使能信号EN为高电平时，芯片U1工作在第二工作模式下，部分输入信号可以一对多驱动增强，输出为多路驱动信号。

继续参见图4，上述工作模式的切换由缓冲电路240内部的具体电路实现。该缓冲电路240内部例如包括判断单元241、选择单元242和线路连接单元243，A0-A7视为信号输入端，B0-B7视为信号输出端。判断单元241接收使能信号EN，输出表征使能信号EN的电平状态的判断信号V0，使能信号的电平状态包括高电平和低电平。选择单元242连接判断单元241和线路连接单元243，接收判断信号V0以输出选择信号，选择信号包括第一选通信号V1和第二选通信号V2。判断单元241接收低电平的使能信号EN时，使选择单元242输出第一选通信号V1，而判断单元241接收高电平的使能信号EN时，使选择单元242输出第二选通信号V2。线路连接单元243包括在多个信号输入端和多个信号输出端之间建立的多个电路连接路径，线路连接单元243根据使能信号EN的电平状态选通不同的电路连接路径。从而该缓冲电路240可以根据判断出的使能信号EN的高低电平，来切换芯片U1的工作模式。

具体地，使能信号EN为低电平时，缓冲电路240工作在第一工作模式下，线路连接单元241在多个信号输入端和多个信号输出端之间一一对应建立电路连接路径，即图4中实线连接的电路连接路径，A0-A7分别与B0-B7一一对应，引脚的分布可以如图5，所以图5可以视为第一工作模式下芯片U1的引脚分布图。而当使能信号EN为高电平时，缓冲电路240工作在第二工作模式下，线路连接单元243使至少一个信号输入端同时与两个或多个信号输出端之间建立电路连接路径，以将一组通信信号中的至少一路驱动信号(驱动使能信号OE、时钟信号CLK或锁存信号LAT)增强为多路驱动信号后输出，例如图4中虚线部分的电路连接路径。具体地，A0作为信号输入端，B0、B1和A1作为该信号输入端的信号输出端。同理，A2作为信号输入端，B2、B3和A3作为该信号输入端的信号输出端。那么，一路输入信号经过该芯片U1后被增强输出为三路。当然，这里的三路只是一个举例，在其他实施例中，一路输入信号可以增强后输出为多路。而且这里给出了将两路信号增强后输出为多路信号，在其他实施例中，还可以将其他数量的输入信号增强后输出为多路信号。

进一步地，缓冲电路工作在第二工作模式下时，线路连接单元243还在多个第一类型信号输入端和多个信号输出端之间一一对应建立电路连接路径。例如，当使能信号EN为高电平时，A4-A7和B4-B7之间的电路连接路径可以与第一工作模式下相同，即信号一一对应增强输出。所以，在第二工作模式下时，信号一对一增强传输和信号一对多增强传输可以共存。那么，可以使多个信号输入端包括第一类型信号输入端和第二类型信号输入端，第一类型信号输入端始终作为接收一组通信信号的信号接收端，第二类型信号输入端在使能信号为高电平时，作为输出信号的信号输出端。使得缓冲电路240工作在第二工作模式下时，线路连接单元243将至少一个第一类型信号输入端与至少一个信号输出端和至少一个第二类型信号输入端之间同时建立电路连接路径。

进一步地，如图4，线路连接单元243还包括多个驱动增强单元244，分别连接在每个信号输出端和每个第二类型信号输入端上，当线路连接单元243建立电路连接路径时，每一路电路连接路径上均连接有一个驱动增强单元，将至少一路驱动信号增强后输出。

综上，本实施例中，由判断单元241判断使能信号EN为低电平时，则缓冲电路240的输入端口均接收输入信号，保留原芯片的功能(图5)，而当判断单元241判断使能信号EN为高电平时，缓冲电路240的部分既定输入端口转化为输出端口，进行一对多驱动增强。图7和图8分别为缓冲电路240工作在第一工作模式和第二工作模式下的内部电路图。

图7示出了根据本实用新型实施例的缓冲电路在第一工作模式下输入端和输出端的连接示意图。

如图7所示，在第一工作模式下，输入端和输出端之间一一对应连接，建立电路连接路径，且通过驱动增强单元244连接。

图8示出了根据本实用新型实施例的缓冲电路在第二工作模式下输入端和输出端的连接示意图。

如图8所示，在第二工作模式下，第一类型信号输入端和输出端之间一一对应连接，建立电路连接路径，且通过驱动增强单元244连接，以将信号增强后输出。而第二类型信号输入端转化为信号输出端，使得一个输入端可以分别通过多个驱动增强单元244连接至多个输出端，将一路输入信号增强后输出为多路。第二类型信号输入端为预先选择和配置好的信号输入端。

再次参见图4，缓冲电路240的状态引脚包括使能引脚和输出控制信号，分别接收使能信号EN和输出控制信号DIR，使能信号EN为低电平时，缓冲电路240还根据输出控制信号DIR的电平状态选择是否将多个信号输入端和多个信号输出端反转。例如参见图6的第一行和第二行的工作状态。

图9示出了根据本实用新型实施例的缓冲电路的另一种引脚分布示意图。

图5可以认为是芯片U1在第一工作模式下的引脚分布示意图，而图9可以作为芯片U1在第二工作模式下的引脚分布示意图。如图9所示，当使能信号EN为高电平时芯片U1工作在第二工作模式下。此时，引脚2和4为信号输入端，将输入信号经过一对三驱动增强后分别由引脚3/17/18以及引脚5/15/16输出。那么，A0输入端的信号经过增强后输出为三路A0’，A1输入端的信号经过增强后输出为三路A1’。同时，引脚6-9(A2-A5)为信号输入端，一对一将信号驱动增强后分别由引脚14-11(A2’-A5’)对应输出。此时可以将两路输入信号增强为多路后输出。当然也可以将A2作为输入信号端，而A2’、A3和A3’均作为信号输出端。此时，A0、A1和A2可以分别接收驱动使能信号OE、时钟信号CLK和锁存信号LTA，A4和A5可以分别接收扫描信号Scan和数据信号Data，实现如图3所示的信号传输。当然，以上工作于第二工作模式下的输入端口的数量、端口排布、芯片总管脚数等均仅为举例，不作为对本实用新型的限定。

图10示出了根据本实用新型实施例的缓冲电路的又一种引脚分布示意图。

考虑到有的LED显示装置需要多扫描信号，Scan信号的数量增加，或者还需要多路数据信号Data，此时按照图9的方式引脚数量不够。因此考虑到LED显示屏实际应用的需求，还可采用24pin封装的缓冲电路芯片U2。芯片U2中，4组输入端口的信号进行一对一驱动增强，3组输入端口的信号进行一对三驱动扩展并增强。

如图10，将一组输入的驱动使能信号OE、时钟信号CLK和锁存信号LAT，进行驱动增强后扩展为三组输出，剩余管脚可用作扫描信号Scan的传输，以及数据信号Data的驱动增强。

综上，本实用新型实施例提供的缓冲电路、LED显示模组和LED显示装置，通过缓冲电路接收的使能信号的电平状态来选择缓冲电路的工作模式。在使能信号为高电平时，通过缓冲电路内部的线路连接单元使至少一个信号输入端同时与两个甚至多个信号输出端之间建立电路连接路径。以将一组通信信号中的至少一路驱动信号(驱动使能信号OE、时钟信号CLK或锁存信号LAT)增强后输出为多路驱动信号，分别提供至多个驱动电路以驱动LED灯阵列。从而可以保证为LED灯阵列提供足够的驱动能力，而且仅改变了信号输入端和信号输出端之间的电路连接路径，并未增加缓冲电路的芯片引脚，降低成本，提升工作效率。

进一步地，通过使能信号的电平状态切换工作模式，使得缓冲电路可以工作在第一工作模式或第二工作模式下，在第一工作模式下实现信号一对一传输增强，而在第二工作模式下将部分信号输入端作为信号输出端，可以实现信号一对一传输增强和信号一对多传输增强共存。在不增加芯片管脚数量的情况下，通过判断使能信号的电平变化来改变输出端与输入端的对应关系从而实现在一对一驱动增强、一对多驱动增强两种工作模式下的切换。只需要一个芯片作为缓冲电路，减少了***成本，并且可以在两种模式下切换，兼容性更好。

本实用新型的实施例如上文所述，这些实施例并没有详尽叙述所有的细节，也不限制该实用新型仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本实用新型的原理和实际应用，从而使所属技术领域技术人员能很好地利用本实用新型以及在本实用新型基础上的修改使用。本实用新型的保护范围应当以本实用新型权利要求所界定的范围为准。

Claims (12)

1.一种用于LED显示模组的缓冲电路，所述LED显示模组包括LED灯阵列，所述缓冲电路将一组通信信号增强后输出以驱动所述LED灯阵列，其特征在于，所述缓冲电路包括：

多个信号输入端和多个信号输出端；以及

线路连接单元，包括在多个所述信号输入端和多个所述信号输出端之间建立的多个电路连接路径，所述线路连接单元根据使能信号的电平状态选通不同的所述电路连接路径，

其中，所述使能信号为高电平时，所述线路连接单元使至少一个所述信号输入端同时与多个所述信号输出端之间建立电路连接路径，以将所述一组通信信号中的至少一路驱动信号增强后输出为多路驱动信号。

2.根据权利要求1所述的缓冲电路，其特征在于，还包括：

判断单元，接收使能信号，输出表征所述使能信号的电平状态的判断信号，所述使能信号的电平状态包括高电平和低电平；以及

选择单元，连接所述判断单元和所述线路连接单元，接收所述判断信号以输出选择信号，

所述线路连接单元接收所述选择信号以选通不同的所述电路连接路径，其中，所述选择信号包括第一选通信号和第二选通信号，所述判断单元接收低电平的所述使能信号，使所述选择单元输出第一选通信号，所述判断单元接收高电平的所述使能信号，使所述选择单元输出第二选通信号。

3.根据权利要求1所述的缓冲电路，其特征在于，

所述使能信号为低电平时，所述缓冲电路工作在第一工作模式下，所述线路连接单元在多个所述信号输入端和多个所述信号输出端之间一一对应建立电路连接路径；

所述使能信号为高电平时，所述缓冲电路工作在第二工作模式下，所述线路连接单元在至少一个所述信号输入端与多个所述信号输出端之间同时建立电路连接路径。

4.根据权利要求3所述的缓冲电路，其特征在于，多个所述信号输入端包括第一类型信号输入端和第二类型信号输入端，所述第一类型信号输入端始终作为接收所述一组通信信号的信号接收端，所述第二类型信号输入端在所述使能信号为高电平时，作为输出信号的信号输出端。

5.根据权利要求4所述的缓冲电路，其特征在于，所述缓冲电路工作在第二工作模式下时，所述线路连接单元在至少一个第一类型信号输入端与至少一个所述信号输出端和至少一个所述第二类型信号输入端之间同时建立电路连接路径。

6.根据权利要求5所述的缓冲电路，其特征在于，所述缓冲电路工作在第二工作模式下时，所述线路连接单元还在多个第一类型信号输入端和多个信号输出端之间一一对应建立电路连接路径。

7.根据权利要求4所述的缓冲电路，其特征在于，所述线路连接单元还包括：

多个驱动增强单元，分别连接在每个所述信号输出端和每个第二类型信号输入端上，当所述线路连接单元建立电路连接路径时，每一路所述电路连接路径上均连接有一个所述驱动增强单元，将至少一路驱动信号增强后输出。

8.根据权利要求4所述的缓冲电路，其特征在于，所述第二类型信号输入端为预先选择和配置好的信号输入端。

9.根据权利要求1所述的缓冲电路，其特征在于，所述缓冲电路还包括：

状态引脚，所述状态引脚包括使能引脚和输出控制引脚，分别接收使能信号和输出控制信号，所述使能信号为低电平时，所述缓冲电路还根据所述输出控制信号的电平状态选择是否将多个所述信号输入端和多个所述信号输出端反转。

10.一种LED显示模组，其特征在于，包括：

根据权利要求1-9任一项所述的缓冲电路，接收一组通信信号，增强后输出；

LED灯阵列，包括多个并联的LED灯串组，每个所述LED灯串组均包括多个阵列排布连接的LED灯；

行扫描电路，连接所述LED灯阵列，向每行LED灯提供扫描信号；

多个驱动电路，分别连接多个LED灯串组，根据接收到的增强后的信号驱动对应的LED灯串组，

其中，所述缓冲电路将至少一路驱动信号增强后输出为多路并分别提供至多个所述驱动电路。

11.根据权利要求10所述的LED显示模组，其特征在于，所述一组通信信号包括扫描信号、数据信号、驱动使能信号、时钟信号和锁存信号，所述扫描信号经由所述缓冲电路增强后提供至所述行扫描电路，所述数据信号经由所述缓冲电路增强后提供至多个所述驱动电路，所述驱动使能信号、所述时钟信号和所述锁存信号均为驱动信号。

12.一种LED显示装置，其特征在于，包括：

控制卡，输出多组通信信号；以及

根据权利要求10所述的LED显示模组，所述LED显示模组为多个，多个所述LED显示模组串接，每一组通信信号均依次在多个所述LED显示模组之间串行传输。