CN220473901U - 一种ldo电路、芯片和电子设备 - Google Patents

Abstract

本申请提供了一种LDO电路、芯片和电子设备。该电路包括：自偏置模块，用于生成偏置电压并经电压输出端输出偏置电压；基准电压自生成模块，包括第一控制端和第一输出端，第一控制端与自偏置模块的电压输出端电连接，基准电压自生成模块用于在偏置电压的控制下生成基准电压，并经第一输出端输出基准电压；稳压模块的第一输入端与基准电压自生成模块的第一输出端电连接，第二输入端和第三输入端分别与自偏置模块的电压输出端电连接，稳压模块用于在基准电压和偏置电压的控制下经第二输出端输出稳定电压。本申请实施例简化了整体电路结构，以使得各条支路的电流可降至纳安级别，减小了整体电路功耗，具有较好实用性。

Description

一种LDO电路、芯片和电子设备

技术领域

本申请涉及电子电路领域，尤其涉及一种LDO电路、芯片和电子设备。

背景技术

LDO(即low dropout regulator，低压差线性稳压器)以低噪声、低功耗、高电源纹波抑制比、较好的线性调整率和快速的负载瞬态响应、以及易于与芯片内的其它模块集成等优点，广泛应用于如模拟和射频芯片中作为内部各模块的供电电源。

随着电子产品的广泛应用，人们对电路功耗的要求越来越高，而LDO电路的功耗较大，给电路带来不可忽视的影响，因此，如何设计一种功耗低的LDO电路是个亟需解决的问题。

实用新型内容

有鉴于此，为了解决现有技术存在的问题，本申请提供了一种LDO电路、芯片和电子设备。

第一方面，本实用新型提供一种LDO电路，包括：

自偏置模块，包括电压输出端，所述自偏置模块用于生成偏置电压并经所述电压输出端输出所述偏置电压；

基准电压自生成模块，包括第一控制端和第一输出端，所述第一控制端与所述自偏置模块的所述电压输出端电连接，所述基准电压自生成模块用于在所述偏置电压的控制下生成基准电压，并经所述第一输出端输出所述基准电压；

稳压模块，包括第一输入端、第二输入端、第三输入端和第二输出端，所述第一输入端与所述基准电压自生成模块的第一输出端电连接，所述第二输入端和第三输入端分别与所述自偏置模块的电压输出端电连接，所述稳压模块用于在所述基准电压和所述偏置电压的控制下经所述第二输出端输出稳定电压。

在可选的实施方式中，所述基准电压自生成模块包括第一电流镜单元、控制单元和电压配置单元；

所述第一电流镜单元设置在第一电源与所述第一输出端之间，所述第一电流镜单元的控制端与所述控制单元电连接；

所述控制单元还与所述自偏置模块的电压输出端连接；

所述电压配置单元设置在所述第一输出端与地之间。

在可选的实施方式中，所述控制单元包括第一MOS管；所述第一MOS管的第一端与所述第一电流镜单元连接，所述第一MOS管的第二端接地，所述第一MOS管的控制端与所述自偏置模块的电压输出端连接；

所述电压配置单元包括第二MOS管和第三MOS管，所述第二MOS管的第一端连接所述第一电流镜单元和所述第一输出端，所述第二MOS管的第二端和所述第二MOS管的控制端均连接第三MOS管的第二端，所述第三MOS管的控制端与所述第三MOS管的第二端连接，所述第三MOS管的第一端接地。

在可选的实施方式中，所述第一电流镜单元包括第四MOS管和第五MOS管；

所述第四MOS管的第一端与所述第一电源连接，所述第四MOS管的第二端与所述控制单元连接，所述第四MOS管的控制端与所述第五MOS管的控制端和所述控制单元连接；

所述第五MOS管的第一端与所述第一电源连接，所述第五MOS管的第二端与所述第一输出端和所述电压配置单元连接。

在可选的实施方式中，所述稳压模块包括运放控制单元、功率管和反馈单元；

所述运放控制单元的第一输入端为所述稳压模块的第一输入端，所述运放控制单元的第二输入端接收所述反馈单元输出的反馈信号，所述运放控制单元的输出端与所述功率管的控制端连接；

所述功率管的第一端与第二电源连接，所述功率管的第二端与所述反馈单元连接，所述功率管的第二端与所述反馈单元连接的结点为所述稳压模块的第二输出端。

在可选的实施方式中，所述运放控制单元包括电流镜子单元、差分输入子单元和限压子单元；

所述电流镜子单元设置在第二电源与所述运放控制单元的输出端之间，所述电流镜子单元的控制端与所述差分输入子单元连接；

所述差分输入子单元的第一输入端作为所述运放控制单元的第一输入端，所述差分输入子单元的第二输入端作为所述运放控制单元的第二输入端；

所述限压子单元设置在所述差分输入子单元与地之间，所述限压子单元的输入端作为所述稳压模块的第二输入端。

在可选的实施方式中，所述反馈单元包括滤波子单元和反馈子单元；

所述滤波子单元的第一端与所述功率管连接的结点为所述稳压模块的第二输出端；所述滤波子单元的第二端分别与所述运放控制单元的第二输入端和所述反馈子单元电连接；

所述滤波子单元包括并联连接的反馈电阻组和反馈电容；所述反馈电阻组包括串联的第一电阻和第二电阻；

所述反馈子单元的控制端作为所述稳压模块的第三输入端，所述反馈子单元设置在所述滤波子单元与地之间。

在可选的实施方式中，所述自偏置模块包括第二电流镜单元、第三电流镜单元和第三电阻；

所述第二电流镜单元设置在第一电源和所述电压输出端之间；

所述第三电流镜单元设置在所述第二电流镜单元与地之间；所述第三电流镜单元的控制端作为所述自偏置模块的电压输出端；

所述第三电阻设置在所述第一电源和所述第二电流镜单元之间。

第二方面，本实用新型提供一种芯片，包括如前述的LDO电路。

第三方面，本实用新型提供一种电子设备，包括如前述的芯片。

本申请实施例具有如下有益效果：

本申请实施例提供的一种LDO电路包括自偏置模块、基准电压自生成模块和稳压模块；其中，自偏置模块包括电压输出端，用于生成偏置电压并经电压输出端输出偏置电压；基准电压自生成模块包括第一控制端和第一输出端，第一控制端与自偏置模块的电压输出端电连接，基准电压自生成模块用于在偏置电压的控制下生成基准电压，并经第一输出端输出基准电压；稳压模块包括第一输入端、第二输入端、第三输入端和第二输出端，第一输入端与基准电压自生成模块的第一输出端电连接，第二输入端和第三输入端分别与自偏置模块的电压输出端电连接，稳压模块用于在基准电压和偏置电压的控制下经第二输出端输出稳定电压。本申请实施例采用基准电压自生成模块，无需额外带隙基准电路，且采用自偏置模块实现偏置电压的产生，能够实现电路电流可控，且简化了整体LDO实现时的电路结构，因此减小了整体电路功耗，实现了电路的低功耗。

附图说明

为了更清楚地说明本申请的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对本申请保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。

图1示出了现有技术中一种LDO电路结构示意图；

图2示出了本申请实施例中LDO电路的第一种结构示意图；

图3示出了本申请实施例中LDO电路的第二种结构示意图。

具体实施方式

下面将结合本申请实施例中附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。

通常在此处附图中描述和示出的本申请实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本申请的实施例的详细描述并非旨在限制要求保护的本申请的范围，而是仅仅表示本申请的选定实施例。基于本申请的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。

在下文中，可在本申请的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。

此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本申请的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本申请的各种实施例中被清楚地限定。

如图1所示，在现有技术中的LDO电路结构中，具体地，电路中的多个MOS管(如图示的M17-M21)组成放大电路，相当于放大器结构，并且，M22为功率管，反馈电阻Rf3、Rf4串联后再与反馈电容CLoad并联组成反馈电路。其中，反馈电路中反馈电容CLoad的容值为1uF，且电路结构中所输出的基准电压一般为外部带隙基准电源提供产生，从而使得LDO电路应用于电子设备中时，整个电路结构复杂，增加了整体电路功耗，不适用于低功耗场景中。

基于此，本申请提供了一种LDO电路，该LDO电路可用于作为如芯片、手机等电子设备内部的供电电源，该LDO电路简化了电路结构，且极大程度地降低了电路功耗，进而可广泛应用于低功耗需求的场景中，具有较好地实用性。

示范性地，如图2所示，该LDO电路包括自偏置模块100、基准电压自生成模块200和稳压模块300。

其中，自偏置模块100包括电压输出端，该自偏置模块100用于生成偏置电压并经电压输出端输出偏置电压(即VBN)。

基准电压自生成模块200包括第一控制端和第一输出端，第一控制端与自偏置模块100的电压输出端电连接，基准电压自生成模块200用于在偏置电压的控制下生成基准电压，并经第一输出端输出基准电压(即VREF)。

稳压模块300包括第一输入端、第二输入端、第三输入端和第二输出端，第一输入端与基准电压自生成模块200的第一输出端电连接，第二输入端和第三输入端分别与自偏置模块100的电压输出端电连接，稳压模块300用于在基准电压和偏置电压的控制下经第二输出端输出稳定电压(即Vout)。

本申请实施例采用基准电压自生成模块200，无需额外带隙基准电路，且采用自偏置模块100实现偏置电压的产生，能够实现电路电流可控，且简化了整体LDO实现时的电路结构，因此减小了整体电路功耗，实现了电路的低功耗。

一并参阅图2和图3，示例的，自偏置模块100包括第二电流镜单元110、第三电流镜单元120和第三电阻Rs。其中，该第三电阻Rs为偏置电阻；第二电流镜单元110设置在第一电源(即AVDD)和电压输出端之间；第三电流镜单元120设置在第二电流镜单元110与地(即AVSS)之间；第三电流镜单元120的控制端作为自偏置模块100的电压输出端，用于输出偏置电压；第三电阻Rs设置在第一电源和第二电流镜单元110之间。

具体地，第二电流镜单元110包括第六MOS管M6和第七MOS管M7，第三电流镜单元120包括第八MOS管M8和第九MOS管M9；第三电阻Rs的一端连接第六MOS管M6的第一端，并接入第一电源，第三电阻Rs的另一端连接第七MOS管M7的第一端；第六MOS管M6的第二端和控制端均连接第七MOS管M7的控制端；第六MOS管M6的第二端连接第八MOS管M8的第一端，第七MOS管M7的第二端分别连接第九MOS管M9的第一端和控制端；第八MOS管M8的控制端连接第九MOS管M9的控制端，第八MOS管M8的第二端和第九MOS管M9的第二端均接地。

作为一种可选的实施方式，第六MOS管M6和第八MOS管M8可组成第一支路，第七MOS管M7和第九MOS管M9组成第二支路；LDO电路用于根据需求来预先控制第一支路或第二支路中所采用的各个MOS管的沟道宽长比，从而使得相应设置输出电流的大小。

也即是，第一支路或第二支路中各个MOS管的沟道宽长比值与LDO电路的输出电流的大小存在对应关系。其中，沟道宽长比为沟道宽度W与沟道长度L的比例，该输出电流为自偏置模块100中所产生的自偏置电流，且本实施例可根据自偏置模块100中任一MOS管的参数计算电路中的自偏置电流值，以第九MOS管M9的输出电流值(即IM4)为例说明电路中自偏置电流值的计算如下：

其中，K表示两个MOS管之间沟道宽长比的比值，W为沟道宽度，L为沟道长度；u表示第九MOS管M9迁移率(即mobility)，单位电场强度下所产生的载流子平均漂移速度；C_ox表示第九MOS管M9的输出电容；R_s表示偏置电阻(即Rs)的阻值。

进一步地，自偏置模块100中的第六MOS管M6、第七MOS管M7分别选用PMOS管，第八MOS管M8和第九MOS管M9选用NMOS管。其中，第六MOS管M6的漏极和偏置电阻的一端连接，并均用于接入第一电源；偏置电阻的另一端连接第七MOS管M7的漏极；第六MOS管M6的栅极连接第七MOS管M7的栅极；第六MOS管M6的源极连接第八MOS管M8的源极，第七MOS管M7的源极连接第九MOS管M9的源极；第六MOS管M6和第七MOS管M7的栅极连通线上设有互连线接入第六MOS管M6和第八MOS管M8的源极。

第八MOS管M8的栅极连接第九MOS管M9的栅极，并输出偏置电压；第八MOS管M8和第九MOS管M9的栅极连通线上设有互连线接入第九MOS管M9和第七MOS管M7的源极；第八MOS管M8的漏极和第九MOS管M9的漏极均接地。

在本实施例中，基准电压自生成模块200包括第一电流镜单元210、控制单元220和电压配置单元230；第一电流镜单元210设置在第一电源与第一输出端之间，第一电流镜单元210的控制端与控制单元220电连接；控制单元220还与自偏置模块100的电压输出端连接；电压配置单元230设置在第一输出端与地之间。

进一步地，第一电流镜单元210包括第四MOS管M4和第五MOS管M5；第四MOS管M4的第一端与第一电源连接，第四MOS管M4的第二端与控制单元220连接，第四MOS管M4的控制端与第五MOS管M5的控制端和控制单元220连接；第五MOS管M5的第一端与第一电源连接，第五MOS管M5的第二端与第一输出端和电压配置单元230连接。

在本实施例中，控制单元220包括第一MOS管M1；第一MOS管M1的第一端与第一电流镜单元210连接，第一MOS管M1的第二端接地，第一MOS管M1的控制端与自偏置模块100的电压输出端连接。

电压配置单元230包括第二MOS管M2和第三MOS管M3，第二MOS管M2的第一端连接第一电流镜单元210和第一输出端，第二MOS管M2的第二端和第二MOS管M2的控制端均连接第三MOS管M3的第二端，第三MOS管M3的控制端与第三MOS管M3的第二端连接，第三MOS管M3的第一端接地。

具体地，第一MOS管M1的第一端分别连接第四MOS管M4的第一端和控制端；第一MOS管M1的控制端用于输入偏置电压；第五MOS管M5的第一端连接第二MOS管M2的第二端，并输出基准电压；第四MOS管M4的第一端和控制端均连接第五MOS管M5的控制端，第四MOS管M4和第五MOS管M5的第二端分别用于接入第一电源；第二MOS管M2的第一端和控制端均连接第三MOS管M3的第一端和控制端，第一MOS管M1的第二端和第三MOS管M3的第二端接地。

基准电压自生成模块200中的第一MOS管M1、第三MOS管M3分别选用NMOS管，第四MOS管M4、第五MOS管M5和第二MOS管M2选用PMOS管。其中，第四MOS管M4和第五MOS管M5的漏极均用于接入第一电源；第四MOS管M4的栅极连接第五MOS管M5的栅极；第四MOS管M4的源极连接第一MOS管M1的源极，第五MOS管M5的源极连接第二MOS管M2的漏极，并输出基准电压；第四MOS管M4和第五MOS管M5的栅极连通线上设有互连线接入第四MOS管M4和第一MOS管M1的源极。第二MOS管M2的栅极和源极均连接第三MOS管M3的源极和栅极；第三MOS管M3和第一MOS管M1的漏极均接地。

进一步地，基准电压自生成模块200中，能够根据需求预先设置第二MOS管M2和第三MOS管M3之间的沟道宽长比来使得电路产生相应大小的基准电压，也即是，第二MOS管M2和第三MOS管M3之间的沟道宽长比值与基准电压的大小存在对应关系。

此外，稳压模块300包括运放控制单元310、功率管320和反馈单元330。运放控制单元310的第一输入端为稳压模块300的第一输入端，运放控制单元310的第二输入端接收反馈单元330输出的反馈信号，运放控制单元310的输出端与功率管320的控制端连接；功率管320的第一端与第二电源连接，功率管320的第二端与反馈单元330连接，功率管320的第二端与反馈单元330连接的结点为稳压模块300的第二输出端。其中，该功率管320为第十六MOS管M16。

运放控制单元310包括电流镜子单元311、差分输入子单元312和限压子单元313；电流镜子单元311设置在第二电源与运放控制单元310的输出端之间，电流镜子单元311的控制端与差分输入子单元312连接；差分输入子单元312的第一输入端作为运放控制单元310的第一输入端，差分输入子单元312的第二输入端作为运放控制单元310的第二输入端；限压子单元313设置在差分输入子单元312与地之间，限压子单元313的输入端作为稳压模块300的第二输入端。

其中，限压子单元313包括第十MOS管M10；差分输入子单元312包括第十一MOS管M11和第十二MOS管M12；电流镜子单元311包括第十三MOS管M13和第十四MOS管M14。具体地，第十MOS管M10的控制端用于接入偏置电压，第十MOS管M10的第一端分别连接第十一MOS管M11和第十二MOS管M12的第二端，第十MOS管M10的第二端接地；第十一MOS管M11的控制端连接反馈单元330，第十二MOS管M12的控制端用于接入基准电压；第十一MOS管M11的第一端分别连接第十三MOS管M13的第一端和控制端，第十二MOS管M12的第一端分别连接第十四MOS管M14的第一端和反馈单元330；第十三MOS管M13的控制端连接第十四MOS管M14的控制端，第十三MOS管M13的第二端和第十四MOS管M14的第二端均用于接入第二电源。其中，第一电源和第二电源的电压值相等。第一电源可以与第二电源为同一电源，或者，第一电源可以与第二电源独立设置。

反馈单元330包括滤波子单元331和反馈子单元332；滤波子单元331的第一端与功率管320连接的结点为稳压模块300的第二输出端。滤波子单元331的第二端分别与运放控制单元310的第二输入端和反馈子单元332电连接；滤波子单元331包括并联连接的反馈电阻组和反馈电容C；反馈电阻组包括串联的第一电阻Rf1和第二电阻Rf2；反馈子单元332的控制端作为稳压模块300的第三输入端，反馈子单元332设置在滤波子单元331与地之间。

具体地，反馈子单元332包括第十五MOS管M15；滤波子单元331的第一端分别连接第十五MOS管M15的第一端和运放控制单元310中的第十一MOS管M11的控制端；第十五MOS管M15的控制端用于接入基准电压，第十五MOS管M15的第二端接地；滤波子单元331的第二端连接第十六MOS管M16的第一端，并向外接电路输出该稳定电压(即Vout)；第十六MOS管M16的控制端连接运放控制单元310的输出端，第十六MOS管M16的第二端用于接入第二电源。

进一步地，差分输入子单元312中第十一MOS管M11和第十二MOS管M12作为差分输入对管，且第十一MOS管M11和第十二MOS管M12均选用NMOS管；第十三MOS管M13和第十四MOS管M14组成有源电流镜结构，且均采用PMOS管；第十MOS管M10为尾电流管，选用NMOS管。其中，该第十五MOS管M15的漏极作为反馈单元330的反馈点。

第十三MOS管M13和第十四MOS管M14的漏极均用于接入第二电源；第十三MOS管M13的栅极连接第十四MOS管M14的栅极；第十三MOS管M13的源极连接第十一MOS管M11的源极，第十四MOS管M14的源极分别连接第十二MOS管M12的源极和反馈模块中第十六MOS管M16的栅极；第十三MOS管M13和第十四MOS管M14的栅极连通线上设有互连线接入第十三MOS管M13和第十一MOS管M11的源极。

第十MOS管M10的栅极用于接入偏置电压，第十MOS管M10的漏极接地，第十MOS管M10的源极分别连接第十一MOS管M11和第十二MOS管M12的漏极；第十一MOS管M11的栅极分别连接反馈模块中第十五MOS管M15的源极和反馈单元330的一端；第十二MOS管M12的栅极用于接入基准电压，第十二MOS管M12的源极分别连接第十四MOS管M14的源极和第十六MOS管M16的栅极。

反馈模块中的第十五MOS管M15的源极连接反馈单元330的一端和第十一MOS管M11的栅极，第十五MOS管M15的栅极用于接入偏置电压，第十MOS管M10的漏极接地。第十六MOS管M16的漏极用于接入第二电源，第十六MOS管M16的源极连接反馈单元330的另一端，并连接电压输出端。

本申请实施例中的反馈子单元332通过采用MOS管M15代替了现有技术的反馈电路中的大电阻，以使得该支路的电流可降至纳安级别；从而无需采用百万欧姆级别的大电阻，也可以降低整体电路功耗。

需要注意的是，当第一电源和第二电源开始供电，第六MOS管M6为二极管连接形式，开始导通，同时第七MOS管M7所在支路产生自偏置电流以及偏置电压；与此同时，第一MOS管M1导通，通过第四MOS管M4和第五MOS管M5的电流镜结构产生基准电压。整个LDO电路的输出电压计算如下(以第九MOS管M9对应的电流作为自偏置电流值)：

Vout＝IM4*(Rf1+Rf2)。

其中，Vout为输出电压，IM4为第九MOS管M9对应的输出电流，Rf1、Rf2分别为反馈单元330中的两个偏置电阻的阻值。

显然，本申请实施例所提供的LDO电路，采用基准电压自生成模块200，无需额外带隙基准电路，且采用自偏置模块100实现偏置电压的产生，能够实现电路电流可控，因此整个LDO电路无需增加设置用于产生基准电压的带隙基准电路和用于产生偏置电压的电路结构，可直接根据内部的多个电流镜结构相应产生偏置电压和基准电压，并通过控制所产生的自偏置电流值的变化，进而控制整个电路的电流值的变化情况，实现低功耗的LDO电路。在提供稳定电压时，相比于现有技术，本方案简化了整体电路结构，每个部分的电路结构相较于现有电路均做了简化处理，以使得各条支路的电流可降至纳安级别，从结构设计和模块设定角度减小了整体电路功耗。

此外，本申请实施例提供了一种芯片，该芯片设置有如上述实施例中的LDO电路。其中，该芯片可以是电源芯片、射频芯片、模拟芯片等；可以理解，上述实施例中的任何可选项也适用于本实施例，这里不再详述。

进而，本申请实施例还提供一种电子设备，该电子设备内部设置有如上述实施例中的芯片；进而通过该芯片中的LDO电路产生自偏置电流和基准电压，从而无需外部基准电路产生基准电压，以减小整体电路功耗。可以理解，上述实施例中的任何可选项也同样适用于本实施例，这里也不再详述。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种LDO电路，其特征在于，包括：

自偏置模块，包括电压输出端，所述自偏置模块用于生成偏置电压并经所述电压输出端输出所述偏置电压；

基准电压自生成模块，包括第一控制端和第一输出端，所述第一控制端与所述自偏置模块的所述电压输出端电连接，所述基准电压自生成模块用于在所述偏置电压的控制下生成基准电压，并经所述第一输出端输出所述基准电压；

稳压模块，包括第一输入端、第二输入端、第三输入端和第二输出端，所述第一输入端与所述基准电压自生成模块的第一输出端电连接，所述第二输入端和第三输入端分别与所述自偏置模块的电压输出端电连接，所述稳压模块用于在所述基准电压和所述偏置电压的控制下经所述第二输出端输出稳定电压。

2.根据权利要求1所述的LDO电路，其特征在于，所述基准电压自生成模块包括第一电流镜单元、控制单元和电压配置单元；

所述第一电流镜单元设置在第一电源与所述第一输出端之间，所述第一电流镜单元的控制端与所述控制单元电连接；

所述控制单元还与所述自偏置模块的电压输出端连接；

所述电压配置单元设置在所述第一输出端与地之间。

3.根据权利要求2所述的LDO电路，其特征在于，所述控制单元包括第一MOS管；所述第一MOS管的第一端与所述第一电流镜单元连接，所述第一MOS管的第二端接地，所述第一MOS管的控制端与所述自偏置模块的电压输出端连接；

所述电压配置单元包括第二MOS管和第三MOS管，所述第二MOS管的第一端连接所述第一电流镜单元和所述第一输出端，所述第二MOS管的第二端和所述第二MOS管的控制端均连接第三MOS管的第二端，所述第三MOS管的控制端与所述第三MOS管的第二端连接，所述第三MOS管的第一端接地。

4.根据权利要求3所述的LDO电路，其特征在于，所述第一电流镜单元包括第四MOS管和第五MOS管；

所述第四MOS管的第一端与所述第一电源连接，所述第四MOS管的第二端与所述控制单元连接，所述第四MOS管的控制端与所述第五MOS管的控制端和所述控制单元连接；

所述第五MOS管的第一端与所述第一电源连接，所述第五MOS管的第二端与所述第一输出端和所述电压配置单元连接。

5.根据权利要求1所述的LDO电路，其特征在于，所述稳压模块包括运放控制单元、功率管和反馈单元；

所述运放控制单元的第一输入端为所述稳压模块的第一输入端，所述运放控制单元的第二输入端接收所述反馈单元输出的反馈信号，所述运放控制单元的输出端与所述功率管的控制端连接；

所述功率管的第一端与第二电源连接，所述功率管的第二端与所述反馈单元连接，所述功率管的第二端与所述反馈单元连接的结点为所述稳压模块的第二输出端。

6.根据权利要求5所述的LDO电路，其特征在于，所述运放控制单元包括电流镜子单元、差分输入子单元和限压子单元；

所述电流镜子单元设置在第二电源与所述运放控制单元的输出端之间，所述电流镜子单元的控制端与所述差分输入子单元连接；

所述差分输入子单元的第一输入端作为所述运放控制单元的第一输入端，所述差分输入子单元的第二输入端作为所述运放控制单元的第二输入端；

所述限压子单元设置在所述差分输入子单元与地之间，所述限压子单元的输入端作为所述稳压模块的第二输入端。

7.根据权利要求5所述的LDO电路，其特征在于，所述反馈单元包括滤波子单元和反馈子单元；

所述滤波子单元的第一端与所述功率管连接的结点为所述稳压模块的第二输出端；所述滤波子单元的第二端分别与所述运放控制单元的第二输入端和所述反馈子单元电连接；

所述滤波子单元包括并联连接的反馈电阻组和反馈电容；所述反馈电阻组包括串联的第一电阻和第二电阻；

所述反馈子单元的控制端作为所述稳压模块的第三输入端，所述反馈子单元设置在所述滤波子单元与地之间。

8.根据权利要求1所述的LDO电路，其特征在于，所述自偏置模块包括第二电流镜单元、第三电流镜单元和第三电阻；

所述第二电流镜单元设置在第一电源和所述电压输出端之间；

所述第三电流镜单元设置在所述第二电流镜单元与地之间；所述第三电流镜单元的控制端作为所述自偏置模块的电压输出端；

所述第三电阻设置在所述第一电源和所述第二电流镜单元之间。

9.一种芯片，其特征在于，包括如权利要求1-8中任一项所述的LDO电路。

10.一种电子设备，其特征在于，包括如权利要求9所述的芯片。