CN220357140U - 一种半导体器件测试用工装 - Google Patents

Abstract

本实用新型公开了一种半导体器件测试用工装，涉及半导体器件测试领域，夹具装置包括测试夹座和夹具电路板，测试夹座中设置有两个半导体器件测试位，夹具电路板中设置有两套引脚电路，每套引脚电路对应连通一个半导体器件测试位，每套引脚电路固定连接有一个插针组；连接装置包括夹具插座、转接头和连接电路板，连接电路板中设置有连接电路，夹具插座和连接电路的一端连通，转接头和连接电路的另一端连通；夹具插座在工作时对应插设有一个插针组。本实用新型可以代替分选设备的测试站，可以外接到分选设备上对半导体器件进行测试，无需暂停分选设备，能有效地避免对分选设备生产效率的浪费，而且操作简便，能有效地提高测试效率。

Description

一种半导体器件测试用工装

技术领域

本实用新型涉及半导体器件测试领域，具体涉及一种半导体器件测试用工装。

背景技术

半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。

在半导体器件的生产过程中，通常会用分选设备对封装好的半导体器件进行测试分选；有时候，工作人员会需要使用分选设备的测试站进行额外的半导体器件测试，这就需要先暂停分选设备，再将待测的半导体器件置于分选设备的测试站上进行测试，这无疑是对分选设备生产效率的浪费，而且操作起来比较麻烦，测试效率低。

实用新型内容

本实用新型的目的在于克服现有技术的不足，本实用新型提供了一种半导体器件测试用工装，可以代替分选设备的测试站，可以将其外接到分选设备上对半导体器件进行测试，无需暂停分选设备，能有效地避免对分选设备生产效率的浪费，而且操作简便，能有效地提高测试效率。

本实用新型提供了一种半导体器件测试用工装，包括：

夹具装置，所述夹具装置包括测试夹座和夹具电路板，所述测试夹座固定设置在所述夹具电路板的上表面；所述测试夹座中设置有两个半导体器件测试位，所述夹具电路板中设置有两套引脚电路，每套所述引脚电路对应连通一个所述半导体器件测试位，每套所述引脚电路固定连接有一个插针组，所述插针组固定设置在所述夹具电路板的下表面；

连接装置，所述连接装置包括夹具插座、转接头和连接电路板，所述夹具插座和所述转接头间隔固定设置在所述连接电路板上；所述连接电路板中设置有连接电路，所述夹具插座和所述连接电路的一端连通，所述转接头和所述连接电路的另一端连通；

所述夹具插座在工作时对应插设有一个所述插针组。

具体的，所述测试夹座包括夹座底座和夹座压板，所述夹座压板的一端和所述夹座底座活动连接，所述夹座压板的另一端和所述夹座底座基于卡扣配合；

所述夹座底座和所述夹具电路板的上表面固定连接，所述夹座底座中成型有产品容纳腔，所述两个半导体器件测试位并排设置在所述产品容纳腔中。

具体的，所述半导体器件测试位为SOT-23封装型半导体器件测试位，任一所述SOT-23封装型半导体器件测试位中对应设置有三个接触引脚，任一所述插针组中对应设置有六个插针，所述三个接触引脚和所述六个插针基于对应的引脚电路连接。

具体的，两个所述插针组对称设置在所述测试夹座的两侧，任一所述插针组中每个插针包括并排设置的两个子插针；

所述夹具插座为双排直针插座。

具体的，任一所述插针组套设有插针稳定块，所述插针稳定块和所述夹具电路板的下表面相接。

具体的，所述夹具电路板为PCB夹具电路板，所述连接电路板为PCB连接电路板。

具体的，所述夹具电路板上设置有脚位标识点。

具体的，任一所述引脚电路为开尔文结构电路。

具体的，所述转接头为D型连接器。

具体的，所述夹具插座的插口竖直向上，所述转接头的接口水平设置且所述转接头的接口凸出所述连接电路板。

与现有技术相比，本实用新型的有益效果是：

本实用新型的半导体器件测试用工装包括夹具装置和连接装置，使用时，将连接装置的转接头和分选设备的测试机连接，往夹具装置的测试夹座中装入半导体器件，并将对应的插针组***连接装置的夹具插座中，即可对半导体器件进行测试，操作十分简便，无需暂停分选设备，有效地避免了对分选设备生产效率的浪费，也有效地提高了测试效率；而且测试夹座一次性可以装入两个半导体器件，测试时只需要将对应的插针组***连接装置的夹具插座中即可，这样可以连续对两个半导体器件进行测试，进一步提高了测试效率。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见的，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1是本实用新型实施例中半导体器件测试用工装的结构示意图；

图2是本实用新型实施例中夹具装置的第一结构示意图；

图3是本实用新型实施例中夹具电路板的结构示意图；

图4是本实用新型实施例中连接装置的结构示意图；

图5是本实用新型实施例中连接电路板的结构示意图；

图6是本实用新型实施例中夹具装置的第二结构示意图。

附图中，100、夹具装置；110、测试夹座；111、夹座底座；112、夹座压板；120、夹具电路板；121、引脚电路；1211、第一引脚线路；1212、第一引脚S线路；1213、第二引脚线路；1214、第二引脚S线路；1215、第三引脚线路；1216、第三引脚S线路；122、脚位标识点；130、插针组；131、插针稳定块；200、连接装置；210、夹具插座；220、转接头；230、连接电路板；231、连接电路；2311、第一连接线路；2312、第一连接S线路；2313、第二连接线路；2314、第二连接S线路；2315、第三连接线路；2316、第三连接S线路；2317、第四连接线路；2318、第四连接S线路；2319、第五连接线路；2320、第五连接S线路；2321、第六连接线路；2322、第六连接S线路。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本实用新型保护的范围。

图1示出了本实用新型实施例中半导体器件测试用工装的结构示意图，包括夹具装置100和连接装置200；图2示出了本实用新型实施例中夹具装置的第一结构示意图，所述夹具装置100包括测试夹座110和夹具电路板120，所述测试夹座110固定设置在所述夹具电路板120的上表面；所述测试夹座110中设置有两个半导体器件测试位；图3示出了本实用新型实施例中夹具电路板的结构示意图，所述夹具电路板120中设置有两套引脚电路121，每套所述引脚电路121对应连通一个所述半导体器件测试位；请参阅图2，每套所述引脚电路121固定连接有一个插针组130，所述插针组130固定设置在所述夹具电路板120的下表面；图4示出了本实用新型实施例中连接装置的结构示意图，所述连接装置200包括夹具插座210、转接头220和连接电路板230，所述夹具插座210和所述转接头220间隔固定设置在所述连接电路板230上；图5示出了本实用新型实施例中连接电路板的结构示意图，所述连接电路板230中设置有连接电路231，所述夹具插座210和所述连接电路231的一端连通，所述转接头220和所述连接电路231的另一端连通；请参阅图1，所述夹具插座210在工作时对应插设有一个所述插针组130。

本实用新型的半导体器件测试用工装包括夹具装置100和连接装置200，使用时，将连接装置200的转接头220和分选设备的测试机连接，往夹具装置100的测试夹座110中装入半导体器件，并将对应的插针组130***连接装置200的夹具插座210中，即可对半导体器件进行测试，操作十分简便，无需暂停分选设备，有效地避免了对分选设备生产效率的浪费，也有效地提高了测试效率；而且测试夹座110一次性可以装入两个半导体器件，测试时只需要将对应的插针组130***连接装置200的夹具插座210中即可，这样可以连续对两个半导体器件进行测试，进一步提高了测试效率。

此外，在测试夹座110中设置两个半导体器件测试位，如果其中一个半导体器件测试位异常，则可以使用另外一个半导体器件测试位；还可以将同一个半导体器件轮流放置在两个半导体器件测试位进行测试，获得对比数据，减少数据出错的可能。

在一些具体实施例中，请参阅图2，所述测试夹座110包括夹座底座111和夹座压板112，所述夹座压板112的一端和所述夹座底座111活动连接，所述夹座压板112的另一端和所述夹座底座111基于卡扣配合，夹座压板112可以轻松打开，也可以轻松扣合，便于半导体器件的放置；所述夹座底座111和所述夹具电路板120的上表面固定连接，所述夹座底座111中成型有产品容纳腔，所述两个半导体器件测试位并排设置在所述产品容纳腔中，使得两个半导体器件可以紧凑地放置在产品容纳腔内。

在一些具体实施例中，所述半导体器件测试位为SOT-23封装型半导体器件测试位，SOT-23封装型半导体器件测试位用于放置SOT-23封装型半导体器件，SOT-23封装型半导体器件指的是采用SOT-23封装形式的半导体器件，SOT-23封装形式是一种小型表面贴装封装形式，SOT-23中的“SOT”代表“Small Outline Transistor”（小外形晶体管），“23”表示这是一种标准化的尺寸，在本具体实施例中，SOT-23封装型半导体器件有3个引脚。

具体的，任一所述SOT-23封装型半导体器件测试位中对应设置有三个接触引脚，三个接触引脚和SOT-23封装型半导体器件的三个引脚一一对应设置；任一所述插针组130中对应设置有六个插针，所述三个接触引脚和所述六个插针基于对应的引脚电路121连接，每个接触引脚对应连通两个插针，连接在同一个接触引脚的两个插针分属不同的线路，其中一个插针用于供电，另一个插针用于测量。

在一些具体实施例中，请参阅图3，任一所述引脚电路121为开尔文结构电路，开尔文结构电路也称为开尔文连接或开尔文电桥，其优越之处在于基本排除了测量信号走线对于阻值的干扰，并且对测量回路和激励源回路进行了解耦处理。在开尔文结构电路中，激励源和测量设备是互相分开的，因此对于被测电阻的功率或者电流，可以只通过电压表的压值来计算得出；由于电压表的阻抗很高，回路电流基本为0，因此对于电路的干扰基本可以忽略不计。

具体的，请参阅图3，任一所述引脚电路121包括第一引脚线路1211、第一引脚S线路1212、第二引脚线路1213、第二引脚S线路1214、第三引脚线路1215和第三引脚S线路1216，第一引脚线路1211、第二引脚线路1213和第三引脚线路1215是激励源线路，第一引脚S线路1212、第二引脚S线路1214和第三引脚S线路1216是测量线路；请参阅图5，连接电路231包括第一连接线路2311、第一连接S线路2312、第二连接线路2313、第二连接S线路2314、第三连接线路2315、第三连接S线路2316、第四连接线路2317、第四连接S线路2318、第五连接线路2319、第五连接S线路2320、第六连接线路2321和第六连接S线路2322；在半导体器件测试用工装的工作状态下，第一引脚线路1211和第一连接线路2311基于插针连通，第一引脚S线路1212和第一连接S线路2312基于插针连通，第二引脚线路1213和第二连接线路2313基于插针连通，第二引脚S线路1214和第二连接S线路2314基于插针连通，第三引脚线路1215和第三连接线路2315基于插针连通，第三引脚S线路1216和第三连接S线路2316基于插针连通；第四连接线路2317、第四连接S线路2318、第五连接线路2319、第五连接S线路2320、第六连接线路2321和第六连接S线路2322作为备用的扩展线路。

在一些具体实施例中，请参阅图2，两个所述插针组130对称设置在所述测试夹座110的两侧，任一所述插针组130中每个插针包括并排设置的两个子插针；请参阅图4，所述夹具插座210为双排直针插座，这样能提高夹具装置100和连接装置200的连接稳定性，插接更稳固，而且也能提高夹具装置100的耐用性。

图6示出了本实用新型实施例中夹具装置的第二结构示意图，在一些具体实施例中，任一所述插针组130套设有插针稳定块131，所述插针稳定块131和所述夹具电路板120的下表面相接，插针稳定块131能提高插针组130的稳定性，使插针组130整齐排列，不容易弯曲损坏，有利于延长插针组130的使用寿命。

在一些具体实施例中，所述夹具电路板120为PCB夹具电路板，所述连接电路板230为PCB连接电路板，电路设计密集，有利于减小半导体器件测试用工装的体积，而且支持热插拔，可靠性好，还便于维修和更换。

在一些具体实施例中，请参阅图3，所述夹具电路板120上设置有脚位标识点122，用于指引半导体器件的摆放，有利于工作人员快速将待测半导体器件准确地放置到测试夹座110中。

在一些具体实施例中，请参阅图4，所述转接头220为D型连接器，D型连接器是一种常用于电子设备和通信领域的电气连接器，最常见的是D-subminiature（D-sub）连接器，能提供可靠的连接和断开功能，可以在设备之间进行频繁的连接和断开操作；具有很好的抗干扰能力，可以有效地屏蔽外部电磁干扰；还具有良好的连接稳定性，不容易松动或脱落。

在一些具体实施例中，请参阅图4，所述夹具插座210的插口竖直向上，便于插拔夹具装置100；所述转接头220的接口水平设置且所述转接头220的接口凸出所述连接电路板230，便于连接装置200和分选设备的测试机连接。

本实用新型的半导体器件测试用工装的使用过程为：

将连接装置200的转接头220和分选设备的测试机连接，往夹具装置100的测试夹座110中装入半导体器件，并将对应的插针组130***连接装置200的夹具插座210中，即可对半导体器件进行测试。

本实用新型的半导体器件测试用工装，结构简单，制作成本低；使用也十分方便，而且还能一次性装入两个半导体器件，可以连续对两个半导体器件进行测试，有利于提高半导体器件的测试效率；该工装可以代替分选设备的测试站，随时可以将其外接到分选设备上对半导体器件进行测试，无需暂停分选设备，能有效地避免对分选设备生产效率的浪费；在遇到半导体器件生产的异常状况时，借助该工装不仅可以快速完成对异常半导体器件的测试，还可以将异常半导体器件连接到不同的测试机进行测试，可以排除测试设备异常导致的误判，有利于提高判断的准确率。

以上对本实用新型实施例所提供的一种半导体器件测试用工装进行了详细介绍，本文中应采用了具体个例对本实用新型的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型的方法及其核心思想；同时，对于本领域的一般技术人员，依据本实用新型的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本实用新型的限制。

Claims (10)

1.一种半导体器件测试用工装，其特征在于，包括：

夹具装置，所述夹具装置包括测试夹座和夹具电路板，所述测试夹座固定设置在所述夹具电路板的上表面；所述测试夹座中设置有两个半导体器件测试位，所述夹具电路板中设置有两套引脚电路，每套所述引脚电路对应连通一个所述半导体器件测试位，每套所述引脚电路固定连接有一个插针组，所述插针组固定设置在所述夹具电路板的下表面；

连接装置，所述连接装置包括夹具插座、转接头和连接电路板，所述夹具插座和所述转接头间隔固定设置在所述连接电路板上；所述连接电路板中设置有连接电路，所述夹具插座和所述连接电路的一端连通，所述转接头和所述连接电路的另一端连通；

所述夹具插座在工作时对应插设有一个所述插针组。

2.如权利要求1所述的半导体器件测试用工装，其特征在于，所述测试夹座包括夹座底座和夹座压板，所述夹座压板的一端和所述夹座底座活动连接，所述夹座压板的另一端和所述夹座底座基于卡扣配合；

所述夹座底座和所述夹具电路板的上表面固定连接，所述夹座底座中成型有产品容纳腔，所述两个半导体器件测试位并排设置在所述产品容纳腔中。

3.如权利要求1所述的半导体器件测试用工装，其特征在于，所述半导体器件测试位为SOT-23封装型半导体器件测试位，任一所述SOT-23封装型半导体器件测试位中对应设置有三个接触引脚，任一所述插针组中对应设置有六个插针，所述三个接触引脚和所述六个插针基于对应的引脚电路连接。

4.如权利要求1所述的半导体器件测试用工装，其特征在于，两个所述插针组对称设置在所述测试夹座的两侧，任一所述插针组中每个插针包括并排设置的两个子插针；

所述夹具插座为双排直针插座。

5.如权利要求1所述的半导体器件测试用工装，其特征在于，任一所述插针组套设有插针稳定块，所述插针稳定块和所述夹具电路板的下表面相接。

6.如权利要求1所述的半导体器件测试用工装，其特征在于，所述夹具电路板为PCB夹具电路板，所述连接电路板为PCB连接电路板。

7.如权利要求1所述的半导体器件测试用工装，其特征在于，所述夹具电路板上设置有脚位标识点。

8.如权利要求1所述的半导体器件测试用工装，其特征在于，任一所述引脚电路为开尔文结构电路。

9.如权利要求1所述的半导体器件测试用工装，其特征在于，所述转接头为D型连接器。

10.如权利要求1所述的半导体器件测试用工装，其特征在于，所述夹具插座的插口竖直向上，所述转接头的接口水平设置且所述转接头的接口凸出所述连接电路板。