CN220232199U - 阵列基板及显示面板 - Google Patents

Abstract

本申请属于显示领域，具体涉及一种阵列基板及显示面板，阵列基板包括衬底基板和设置在衬底基板上的多个像素单元，阵列基板还包括：多行扫描线、多列数据线和平坦层，像素单元对应扫描线和数据线的交叉点设置，平坦层形成在衬底基板一侧并覆盖扫描线、数据线以及像素单元；像素单元包括驱动单元和至少两个像素电极，驱动单元的控制端与其对应行的扫描线连接，驱动单元的第一端与其对应列的数据线连接，驱动单元的第二端与像素电极连接。像素单元至少两个像素电极，单个像素电极的尺寸减小，与像素单元包括大块的像素电极的方案相比，可防止平坦层膜厚不均匀的情况，进而导致显示不均匀，改善了显示面板的显示效果。

Description

阵列基板及显示面板

技术领域

本申请属于显示领域，具体涉及一种阵列基板及显示面板。

背景技术

电泳显示(Electrophoretic Display，EPD)技术利用有颜色的带电球，藉由外加电场在液态环境中移动，呈现不同颜色实现显示，属于一种类纸反射式显示器，即电子纸显示屏(Electrophoretic-Paper，E-Paper)。电子纸显示屏主要包括阵列基板、对置基板、以及设置于阵列基板和对置基板之间的电子墨水层。

阵列基板包括衬底基板、第一金属层、栅绝缘层、半导体层、第二金属层、钝化层、像素电极层和平坦层，像素电极层含有大块金属，地形均匀性差，制作平坦层时因不同地形溢流情况不同，可能存在平坦层膜厚不均匀的情况，平坦层膜厚不均匀易造成显示不均匀，影响显示效果。

实用新型内容

本申请的目的在于提供一种阵列基板及显示面板，以避免平坦层膜厚不均匀造成显示不均匀，影响显示效果。

为了达到上述目的，本申请提供了一种显示面板，包括衬底基板和设置在所述衬底基板上的多个像素单元，所述阵列基板还包括：

多行扫描线；

多列数据线，所述像素单元对应所述扫描线和所述数据线的交叉点设置；

平坦层，形成在所述衬底基板一侧并覆盖所述扫描线、所述数据线以及所述像素单元；

其中，所述像素单元包括驱动单元和至少两个像素电极，所述驱动单元包括控制端、第一端和第二端，所述驱动单元的控制端与其对应行的所述扫描线连接，所述驱动单元的第一端与其对应列的所述数据线连接，所述驱动单元的第二端与所述像素电极连接。

可选的，所述驱动单元包括薄膜晶体管，所述驱动单元的控制端为所述薄膜晶体管的栅极，所述驱动单元的第一端为所述薄膜晶体管的源极，所述驱动单元的第二端为所述薄膜晶体管的漏极，所述薄膜晶体管与所述像素电极一一对应连接。

可选的，所述像素单元包括两个所述像素电极，两个所述像素电极分别设置在对应所述扫描线列方向上的两侧，所述薄膜晶体管设置在所述像素电极靠近所述扫描线一侧。

可选的，所述像素单元包括四个所述像素电极，四个所述像素电极分别设置在对应所述扫描线列方向上的两侧以及对应所述数据线行方向上的两侧，所述薄膜晶体管位于所述像素电极围成的区域内。

可选的，所述阵列基板包括依次形成在所述衬底基板上的第一金属层、有源层、栅绝缘层、第二金属层、钝化层、像素电极层，所述第一金属层包括数据线、所述源极和所述漏极，所述第二金属层包括所述扫描线和所述栅极，所述像素电极层包括所述像素电极，所述平坦层形成在所述像素电极层远离所述衬底基板一侧。

可选的，所述栅极包括第一栅极和第二栅极，所述第一金属层还包括连接部，所述连接部设置在所述源极和所述漏极之间，所述连接部与所述源极、所述漏极均形成间隔，所述有源层连接所述源极、所述连接部和所述漏极，所述有源层位于所述源极和所述连接部之间部分形成第一沟道，所述有源层位于所述连接部和所述漏极之间部分形成第二沟道，所述第一栅极位于所述第一沟道远离所述衬底基板一侧，所述第二栅极位于所述第二沟道远离所述衬底基板一侧。

可选的，所述第二金属层还包括公共电极和公共走线，所述公共电极与所述像素电极一一对应，同一行的所述公共电极通过所述公共走线连接。

可选的，所述像素单元中同一列的所述像素电极相连接。

可选的，所述驱动单元包括薄膜晶体管，所述驱动单元的控制端为所述薄膜晶体管的栅极，所述驱动单元的第一端为所述薄膜晶体管的源极，所述驱动单元的第二端为所述薄膜晶体管的漏极，所述像素单元中全部所述像素电极均与所述薄膜晶体管的漏极连接。

本申请还提供一种显示面板，包括：

所述阵列基板；

对置基板，与所述阵列基板对应间隔设置；

电子墨水层，设置在所述阵列基板和所述对置基板之间。

本申请公开的阵列基板及显示面板具有以下有益效果：

本申请中，像素单元对应扫描线和数据线的交叉点设置，平坦层形成在衬底基板一侧并覆盖扫描线、数据线以及像素单元，像素单元包括驱动单元和至少两个像素电极，驱动单元的控制端与其对应行的扫描线连接，驱动单元的第一端与其对应列的数据线连接，驱动单元的第二端与像素电极连接。像素单元至少两个像素电极，单个像素电极的尺寸减小，与像素单元包括大块的像素电极的方案相比，可防止平坦层膜厚不均匀的情况，进而导致显示不均匀，改善了显示面板的显示效果。

本申请的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本申请的实践而习得。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本申请的实施例，并与说明书一起用于解释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例一中阵列基板的截面示意图。

图2是本申请实施例一中阵列基板的平面示意图。

图3是本申请实施例二中阵列基板的平面示意图。

图4是本申请实施例三中显示面板的结构示意图。

附图标记说明：

100、阵列基板；

110、衬底基板；120、第一金属层；121、数据线；122、源极；123、漏极；124、连接部；130、有源层；131、掺杂半导体层；132、半导体层；140、栅绝缘层；150、第二金属层；151、扫描线；152、栅极；1521、第一栅极；1522、第二栅极；153、公共电极；154、公共走线；160、钝化层；170、像素电极层；171、像素电极；180、平坦层；101、薄膜晶体管；

200、对置基板；300、电子墨水层。

具体实施方式

现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本申请将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。

此外，所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本申请的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本申请的技术方案而没有特定细节中的一个或更多，或者可以采用其它的方法、组元、装置、步骤等。在其它情况下，不详细示出或描述公知方法、装置、实现或者操作以避免模糊本申请的各方面。

下面结合附图和具体实施例对本申请作进一步详述。在此需要说明的是，下面所描述的本申请各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。下面通过参考附图描述的实施例是示例性的，旨在用于解释本申请，而不能理解为对本申请的限制。

实施例一

参见图1和图2所示，本实施例中阵列基板100包括衬底基板110和设置在衬底基板110上的多个像素单元。阵列基板100还包括：多行扫描线151和多列数据线121，像素单元对应扫描线151和数据线121的交叉点设置。平坦层180形成在衬底基板110一侧并覆盖扫描线151、数据线121以及像素单元。

其中，像素单元包括驱动单元和至少两个像素电极171，驱动单元包括控制端、第一端和第二端，驱动单元的控制端与其对应行的扫描线151连接，驱动单元的第一端与其对应列的数据线121连接，驱动单元的第二端与像素电极171连接。

阵列基板100可用于电子纸显示面板，阵列基板100的像素单元产生电场，驱动电子墨水微胶囊中带电球，呈现不同颜色实现显示。电子墨水微胶囊尺寸通常在50微米～200微米，电子纸显示面板的分辨率在85PPI～300PPI，每个像素单元对应驱动一电子墨水微胶囊进行显示，像素单元的尺寸也就不适宜设计的更小，以便控制电子纸显示面板的制作成本。然而，像素单元的尺寸大，像素单元包括大块的像素电极171，地形均匀性差，在制作平坦层180时，因不同地形溢流情况不同，可能存在平坦层180膜厚不均匀的情况，平坦层180膜厚不均匀易造成显示不均匀，影响显示效果。

本实施例中，像素单元对应扫描线151和数据线121的交叉点设置，平坦层180形成在衬底基板110一侧并覆盖扫描线151、数据线121以及像素单元，像素单元包括驱动单元和至少两个像素电极171，驱动单元的控制端与其对应行的扫描线151连接，驱动单元的第一端与其对应列的数据线121连接，驱动单元的第二端与像素电极171连接。像素单元至少两个像素电极171，单个像素电极171的尺寸减小，与像素单元包括大块的像素电极171的方案相比，可防止平坦层180膜厚不均匀的情况，进而导致显示不均匀，改善了显示面板的显示效果。

此外，像素单元包括至少两个像素电极171，单个像素电极171失效时，其它像素电极171可以正常工作，从而可以减少单个像素单元失效且无法修补引起的不良率，提高产品良率。同时，像素单元包括至少两个像素电极171，与像素单元包括大块的像素电极171的方案相比，还可以提升像素的充电速度，针对大尺寸或高刷新率电子纸显示面板，可以改善由于屏幕各处充电速度不均匀造成显示不均匀问题。

示例的，参见图1和图2所示，驱动单元包括薄膜晶体管101，驱动单元的控制端为薄膜晶体管101的栅极152，驱动单元的第一端为薄膜晶体管101的源极122，驱动单元的第二端为薄膜晶体管101的漏极123。薄膜晶体管101的栅极152与扫描线151连接，薄膜晶体管101的源极122与数据线121连接，薄膜晶体管101的漏极123与像素电极171一一对应连接。也就是说，像素单元中：薄膜晶体管101和像素电极171一一对应连接，即像素单元拆分为至少两个子像素。

像素单元拆分为至少两个子像素，每个子像素均匀与其所在行的扫描线151、所在列的数据线121连接，在单个子像素失效时，可将失效的子像素镭射断开，其它子像素可以正常工作，从而可以减少单个像素单元失效且无法修补引起的不良率，提高产品良率。同时，像素单元拆分为至少两个子像素，还可以提升像素的充电速度，针对大尺寸或高刷新率电子纸显示面板，可以改善由于屏幕各处充电速度不均匀造成显示不均匀问题。

需要说明的是，像素单元中：薄膜晶体管101和像素电极171可一一对应连接，但不限于此，驱动单元也可为一个薄膜晶体管101，像素单元中全部像素电极171均与同一薄膜晶体管101的漏极123连接。

像素单元中全部像素电极171均与同一薄膜晶体管101的漏极123连接，驱动单元占用阵列基板100的设计空间更小，可提高显示面板的开口率。

参见图1和图2所示，像素单元包括两个像素电极171，两个像素电极171分别设置在对应扫描线151列方向上的两侧，薄膜晶体管101设置在像素电极171靠近扫描线151一侧。

两个像素电极171分别设置在对应扫描线151列方向上的两侧，薄膜晶体管101设置在像素电极171靠近扫描线151一侧，薄膜晶体管101连接像素电极171和扫描线151时，占用阵列基板100的设计空间更小，可提高显示面板的开口率。

参见图1和图2所示，阵列基板100包括依次形成在衬底基板110上的第一金属层120、有源层130、栅绝缘层140、第二金属层150、钝化层160、像素电极层170，第一金属层120包括数据线121、源极122和漏极123，第二金属层150包括扫描线151和栅极152，像素电极层170包括像素电极171，平坦层180形成在像素电极层170远离衬底基板110一侧。也就是说，薄膜晶体管101中：栅极152位于源极122和漏极123远离衬底基板110一侧，即薄膜晶体管101采用的是顶栅结构。

阵列基板100用于电子纸显示面板时，与阵列基板100对应间隔设置的对置基板200上未设置黑色矩阵，因此阵列基板100上薄膜晶体管101所在区域没有被遮挡，会受到透过对置基板200的外界环境光的照射，产生漏电流，影响薄膜晶体管101电性及显示效果。

本实施例中，栅极152位于源极122和漏极123远离衬底基板110一侧，通过栅极152可遮挡源极122和漏极123之间区域(沟道区)，可避免薄膜晶体管101所在区域的沟道受到环境光的照射而产生漏电，提高了薄膜晶体管101的稳定性及产品信赖性。

参见图1和图2所示，有源层130为多层结构，有源层130包括掺杂半导体层131以及半导体层132。掺杂半导体层131的两部分分别对应电连接源极122与漏极123，半导体层132两端分别连接掺杂半导体层131的两部分。半导体层132材料包括金属氧化物半导体材料、低温多晶氧化物(LTPO)、非晶硅材料(A-Si)和多晶硅材料。其中，金属氧化物半导体材料包括氧化铟镓锌(IGZO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化镓锌(GZO)等，多晶硅材料可以为高温多晶硅(HTPS)和低温多晶硅(LTPS)等。

通过设置掺杂半导体层131，增强了有源层130的导电能力，以便提高半导体层132与源极122以及漏极123的接触电导，从而有助于提高薄膜晶体管101的开启电流。

需要说明的是，有源层130可为多层结构，但不限于此，有源层130也可为单层结构，当所选用材料满足半导体层132与源极122以及漏极123的导电要求时，也可以采用没有掺杂半导体层131。

参见图1和图2所示，栅极152包括第一栅极1521和第二栅极1522，第一金属层120还包括连接部124，连接部124设置在源极122和漏极123之间，连接部124与源极122、漏极123均形成间隔。有源层130连接源极122、连接部124和漏极123，有源层130位于源极122和连接部124之间部分形成第一沟道，有源层130位于连接部124和漏极123之间部分形成第二沟道，第一栅极1521位于第一沟道远离衬底基板110一侧，第二栅极1522位于第二沟道远离衬底基板110一侧。也就是说，本实施例中薄膜晶体管101为双栅结构。

薄膜晶体管101为双栅结构，采用双栅结构可进一步降低薄膜晶体管101漏电，提高薄膜晶体管101的电性。

需要说明的是，薄膜晶体管101可为双栅结构，但不限于此，薄膜晶体管101也可为单栅结构，具体可视情况而定。

参见图1和图2所示，第二金属层150还包括公共电极153和公共走线154，公共电极153与像素电极171一一对应，同一行的公共电极153通过公共走线154连接。也就是说，一行像素单元中：扫描线151一侧的一行公共电极153通过公共走线154连接，扫描线151另一侧的一行公共电极153通过另一公共走线154连接。

每个像素单元有两条可供传输的公共走线154与公共电极153连接，公共电极153具有像素电压保持作用，因此更有利于单个像素电压保持及均匀稳定，提高显示质量。

参见图1和图2所示，像素单元中同一列的像素电极171相连接。扫描线151一侧的一行公共电极153通过公共走线154连接，扫描线151另一侧的一行公共电极153通过另一公共走线154连接，像素单元中同一列的像素电极171相连接，即公共电极153全部相连接。

公共电极153具有像素电压保持作用，公共电极153全部相连接，更有利于单个像素电压保持及均匀稳定，提高显示质量。

实施例二

实施例二和实施例一的区别在于，像素单元的结构不同。

参见图3，像素单元包括四个像素电极171，四个像素电极171分别设置在对应扫描线151列方向上的两侧以及对应数据线121行方向上的两侧。也就是说，纵横交错的数据线121和扫描线151将四个像素电极171分隔开来。薄膜晶体管101位于像素电极171围成的区域内。

两个像素电极171分别设置在对应扫描线151列方向上的两侧，两个像素电极171分别设置在对应数据线121行方向上的两侧，薄膜晶体管101位于像素电极171围成的区域内，薄膜晶体管101连接像素电极171和扫描线151时，占用阵列基板100的设计空间更小，可提高显示面板的开口率。同时，采用本实施例的像素结构设计，像素电极171四角可以进行倒角或圆角设计，可以避免显示画面时边缘呈明显的锯齿状。

实施例三

参见图4所示，本实施例中显示面板包括阵列基板100、对置基板200和电子墨水层300，对置基板200与阵列基板100对应间隔设置，电子墨水层300设置在阵列基板100和对置基板200之间。阵列基板100包括实施例一和实施例二公开的阵列基板100。

显示面板包括阵列基板100，阵列基板100中像素单元对应扫描线151和数据线121的交叉点设置，平坦层180形成在衬底基板110一侧并覆盖扫描线151、数据线121以及像素单元，像素单元包括驱动单元和至少两个像素电极171，驱动单元的控制端与其对应行的扫描线151连接，驱动单元的第一端与其对应列的数据线121连接，驱动单元的第二端与像素电极171连接。像素单元至少两个像素电极171，单个像素电极171的尺寸减小，与像素单元包括大块的像素电极171的方案相比，可防止平坦层180膜厚不均匀的情况，进而导致显示不均匀，改善了显示面板的显示效果。

术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，除非另有明确的规定和限定，术语“装配”、“连接”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。

在本说明书的描述中，参考术语“一些实施例”、“示例地”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外，在不相互矛盾的情况下，本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。

尽管上面已经示出和描述了本申请的实施例，可以理解的是，上述实施例是示例性的，不能理解为对本申请的限制，本领域的普通技术人员在本申请的范围内可以对上述实施例进行变化、修改、替换和变型，故但凡依本申请的权利要求和说明书所做的变化或修饰，皆应属于本申请专利涵盖的范围之内。

Claims (10)

1.一种阵列基板，包括衬底基板和设置在所述衬底基板上的多个像素单元，其特征在于，所述阵列基板还包括：

多行扫描线；

多列数据线，所述像素单元对应所述扫描线和所述数据线的交叉点设置；

平坦层，形成在所述衬底基板一侧并覆盖所述扫描线、所述数据线以及所述像素单元；

其中，所述像素单元包括驱动单元和至少两个像素电极，所述驱动单元包括控制端、第一端和第二端，所述驱动单元的控制端与其对应行的所述扫描线连接，所述驱动单元的第一端与其对应列的所述数据线连接，所述驱动单元的第二端与所述像素电极连接。

2.根据权利要求1所述的阵列基板，其特征在于，所述驱动单元包括薄膜晶体管，所述驱动单元的控制端为所述薄膜晶体管的栅极，所述驱动单元的第一端为所述薄膜晶体管的源极，所述驱动单元的第二端为所述薄膜晶体管的漏极，所述薄膜晶体管与所述像素电极一一对应连接。

3.根据权利要求2所述的阵列基板，其特征在于，所述像素单元包括两个所述像素电极，两个所述像素电极分别设置在对应所述扫描线列方向上的两侧，所述薄膜晶体管设置在所述像素电极靠近所述扫描线一侧。

4.根据权利要求2所述的阵列基板，其特征在于，所述像素单元包括四个所述像素电极，四个所述像素电极分别设置在对应所述扫描线列方向上的两侧以及对应所述数据线行方向上的两侧，所述薄膜晶体管位于所述像素电极围成的区域内。

5.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板包括依次形成在所述衬底基板上的第一金属层、有源层、栅绝缘层、第二金属层、钝化层、像素电极层，所述第一金属层包括数据线、所述源极和所述漏极，所述第二金属层包括所述扫描线和所述栅极，所述像素电极层包括所述像素电极，所述平坦层形成在所述像素电极层远离所述衬底基板一侧。

6.根据权利要求5所述的阵列基板，其特征在于，所述栅极包括第一栅极和第二栅极，所述第一金属层还包括连接部，所述连接部设置在所述源极和所述漏极之间，所述连接部与所述源极、所述漏极均形成间隔，所述有源层连接所述源极、所述连接部和所述漏极，所述有源层位于所述源极和所述连接部之间部分形成第一沟道，所述有源层位于所述连接部和所述漏极之间部分形成第二沟道，所述第一栅极位于所述第一沟道远离所述衬底基板一侧，所述第二栅极位于所述第二沟道远离所述衬底基板一侧。

7.根据权利要求5所述的阵列基板，其特征在于，所述第二金属层还包括公共电极和公共走线，所述公共电极与所述像素电极一一对应，同一行的所述公共电极通过所述公共走线连接。

8.根据权利要求7所述的阵列基板，其特征在于，所述像素单元中同一列的所述像素电极相连接。

9.根据权利要求1所述的阵列基板，其特征在于，所述驱动单元包括薄膜晶体管，所述驱动单元的控制端为所述薄膜晶体管的栅极，所述驱动单元的第一端为所述薄膜晶体管的源极，所述驱动单元的第二端为所述薄膜晶体管的漏极，所述像素单元中全部所述像素电极均与所述薄膜晶体管的漏极连接。

10.一种显示面板，其特征在于，包括：

如权利要求1～9任意一项所述的阵列基板；

对置基板，与所述阵列基板对应间隔设置；

电子墨水层，设置在所述阵列基板和所述对置基板之间。