CN220208257U - 一种can通信装置及*** - Google Patents
一种can通信装置及*** Download PDFInfo
- Publication number
- CN220208257U CN220208257U CN202320778681.9U CN202320778681U CN220208257U CN 220208257 U CN220208257 U CN 220208257U CN 202320778681 U CN202320778681 U CN 202320778681U CN 220208257 U CN220208257 U CN 220208257U
- Authority
- CN
- China
- Prior art keywords
- circuit
- microcontrollers
- transceiver
- signals
- logic processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 41
- 238000012545 processing Methods 0.000 claims abstract description 66
- 238000006243 chemical reaction Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
本申请提供一种CAN通信装置及***,其中装置包括至少两个微控制器、逻辑处理电路以及CAN收发电路;逻辑处理电路连接至至少两个微控制器的输出端,接收至少两个微控制器输出的电平信号,输出优先级最高的电平信号;CAN收发电路连接至至少两个微控制器的输入端以及逻辑处理电路的输出端,用于接收外部电路输入的差分信号并转换为电平信号后发送至至少两个微控制器,以及将优先级最高的电平信号转换为差分信号后发送至外部电路,以实现至少两个微控制器与外部电路通信。上述方案,至少两个微控制器可以独立与外部电路之间进行通信,且只需要经过同一个逻辑处理电路,而不需要为每个微控制器设计单独的配套通信电路,从而能够降低电路复杂度以及成本。
Description
技术领域
本申请的所公开实施例涉及射频通信技术领域,且更具体而言,涉及一种CAN通信装置及***。
背景技术
在多MCU***中,当MCU需要与***中的其他节点进行通讯时,通常会采用主从方式,即一个主MCU通过CAN总线与其他节点通信,然后主MCU通过其他通信方式与从MCU通信的方式。
但是,有时会需要多MCU独立与其他节点进行通信。为了满足多MCU独立与其他节点进行通信的要求,通常会为每个MCU单独设计一套通信电路,然而,这种设计使得电路复杂度和成本高。
因此,如何降低多MCU独立通信时电路的复杂度以及成本成为亟待解决的问题。
实用新型内容
根据本申请的实施例,本申请提出一种CAN通信装置及***,以降低多MCU独立通信时电路的复杂度以及成本。
根据本申请的第一方面,公开一种CAN通信装置,包括:至少两个微控制器、逻辑处理电路以及CAN收发电路;逻辑处理电路连接至所述至少两个微控制器的输出端,接收所述至少两个微控制器输出的电平信号,以基于所述至少两个微控制器输出的电平信号确定优先级最高的电平信号,进而输出所述优先级最高的电平信号;CAN收发电路连接至所述至少两个微控制器的输入端以及所述逻辑处理电路的输出端,所述CAN收发电路用于接收外部电路输入的差分信号并转换为电平信号后发送至所述至少两个微控制器,以及将所述优先级最高的电平信号转换为差分信号后发送至所述外部电路,以实现所述至少两个微控制器与所述外部电路通信。
上述方案,通过逻辑处理电路将微控制器输出的电平信号进行处理,以确定其中优先级最高的电平信号,并将该优先级最高的电平信号输出至CAN收发电路,CAN收发电路连接外部电路和微控制器,通过差分信号和电平信号的转换,实现微控制器和外部电路之间的通信,至少两个微控制器可以独立与外部电路之间进行通信,且只需要经过同一个逻辑处理电路,而不需要为每个微控制器设计单独的配套通信电路,从而能够降低电路复杂度以及成本。
其中,所述逻辑处理电路包括与型逻辑处理电路。
上述方案,通过与型逻辑处理电路实现控制器和外部电路之间的通信,至少两个微控制器可以独立与外部电路之间进行通信,且只需要经过同一个逻辑处理电路,而不需要为每个微控制器设计单独的配套通信电路,从而能够降低电路复杂度以及成本。
其中,所述装置包括两个微控制器,所述逻辑处理电路包括第一逻辑门。
上述方案,通过第一逻辑门使得两个微控制器可以独立与外部电路之间进行通信,而不需要为每个微控制器设计单独的配套通信电路,且能够提高电路的集成度,从而能够进一步降低电路复杂度以及成本。
其中,所述两个微控制器的输出端分别连接至所述第一逻辑门的两个输入端,所述第一逻辑门的输出端连接至所述CAN收发电路。
上述方案,微控制器的输出端经过第一逻辑门连接至CAN收发电路,能够进一步降低电路复杂度以及成本。
其中,所述第一逻辑门为与型逻辑门。
其中,所述外部电路包括CAN总线电路。
其中,所述CAN收发电路包括CAN收发器,所述CAN收发器用于将所述外部电路输入的差分信号转换为电平信号后发送至所述至少两个微控制器,以及将所述优先级最高的电平信号转换为差分信号后发送至所述外部电路。
上述方案,微控制器的输出端经过第一逻辑门连接至CAN收发电路,而微控制器的输入端可以直接连接至CAN收发电路,因此在微控制器的信号发送状态下,第一逻辑门能够进行优先权判断并确定需要首先发送的信号,而在微控制器的信号接收状态下,CAN收发电路可以直接将CAN总线上的信号发送至微控制器,进而进一步降低电路复杂度以及成本,并且能够提高通信效率。
其中,所述CAN收发器连接至所述至少两个微控制器的输入端以及所述逻辑处理电路的输出端。
其中,所述CAN收发电路还包括电磁兼容电路,所述电磁兼容电路连接至所述CAN收发器以及所述外部电路,以对所述CAN收发器以及所述外部电路之间收发的差分信号进行电磁兼容处理。
上述方案,通过电磁兼容电路对差分信号进行电磁兼容处理,能够确保信号传输的稳定性以及准确性。
根据本申请的另一方面,公开一种CAN通信***,包括CAN总线以及上述第一方面的CAN通信装置。
上述方案,通过逻辑处理电路将微控制器输出的电平信号进行处理,以确定其中优先级最高的电平信号,并将该优先级最高的电平信号输出至CAN收发电路,CAN收发电路连接CAN总线和微控制器,通过差分信号和电平信号的转换,实现微控制器和CAN总线之间的通信,至少两个微控制器可以独立与CAN总线之间进行通信,且只需要经过同一个逻辑处理电路,而不需要为每个微控制器设计单独的配套通信电路,从而能够降低电路复杂度以及成本。
附图说明
下面将结合附图及实施方式对本申请作进一步说明,附图中:
图1是本申请CAN通信装置一实施例的结构示意图;
图2是本申请CAN通信***一实施例的结构示意图。
具体实施方式
为使本领域的技术人员更好地理解本申请的技术方案,下面结合附图和具体实施方式对本申请的技术方案做进一步详细描述。
本申请的CAN通信装置及***,可以用于具有多处理单元的***,每个处理单元与***中其他节点需要能够独立通信的场景,处理单元可以是MCU、CPU等具有数据处理和收发能力的单元或独立元件,在本文中,以微控制器(MCU)作为示例进行说明。
本申请公开一种CAN通信装置,请参照图1,图1是本申请CAN通信装置一实施例的结构示意图,CAN通信装置具体包括:至少两个微控制器(MCU)、逻辑处理电路10以及CAN收发电路20;逻辑处理电路10连接至至少两个微控制器(MCU)的输出端TX,接收至少两个微控制器(MCU)输出的电平信号,以基于至少两个微控制器(MCU)输出的电平信号确定优先级最高的电平信号,进而输出优先级最高的电平信号;CAN收发电路20连接至至少两个微控制器(MCU)的输入端RX以及逻辑处理电路10的输出端,CAN收发电路20用于接收外部电路输入的差分信号并转换为电平信号后发送至至少两个微控制器(MCU),以及将优先级最高的电平信号转换为差分信号后发送至外部电路,以实现至少两个微控制器(MCU)与外部电路通信。
上述方案,通过逻辑处理电路10将微控制器(MCU)输出的电平信号进行处理,以确定其中优先级最高的电平信号,并将该优先级最高的电平信号输出至CAN收发电路20,CAN收发电路20连接外部电路和微控制器(MCU),通过差分信号和电平信号的转换,实现微控制器(MCU)和外部电路之间的通信,至少两个微控制器(MCU)可以独立与外部电路之间进行通信,且只需要经过同一个逻辑处理电路10,而不需要为每个微控制器(MCU)设计单独的配套通信电路,从而能够降低电路复杂度以及成本。
上述方案,MCU的输出端TX通过逻辑处理电路10连接至CAN收发电路20,而MCU的输入端RX可以不通过逻辑处理电路10连接至CAN收发电路20,于是,可以在MCU的信号发送状态下对MCU发送的信号依据优先级进行依次发送,在MCU的信号接收状态下,MCU可以直接接收CAN收发电路20输出的信号。
在一个可能的实施方式中,逻辑处理电路10可以是与型逻辑处理电路。与型逻辑处理电路,即将输入的信号进行逻辑与计算后输出,因此,基于逻辑与运算的特点,本申请将MCU输出的低电平信号作为高优先级的电平信号,也就是说,当两个MCU同时输出信号且同时具有高电平信号和低电平信号时,与型逻辑处理电路将首先输出低电平信号至CAN收发电路20。
在一个可能的实施场景中,与型逻辑处理电路可以包括集成的与型逻辑门11;由于MCU的输入输出管脚上的信号是电平信号,因此,MCU输出电平信号至与型逻辑处理电路后,若与型逻辑处理电路的输入端包括低电平信号,则在与型逻辑处理电路的输出端仅保留低电平信号输出至CAN收发电路20,也就是说,将低电平信号认为是优先级最高的电平信号;只有在与型逻辑处理电路的输入端只有高电平信号时,与型逻辑处理电路的输出端才会先输出高电平信号;在其他可能的实施场景中,与型逻辑处理电路可以是由多个分立元件组成的具有同与型逻辑门相同功能的电路,本领域技术人员可以基于本申请的设计构思衍生出不同的电路结构,这些衍生电路结构应当认为未超出本申请的公开范围。
在一些可能的实施方式中,装置包括两个微控制器,逻辑处理电路10包括第一逻辑门。在其他可能的实施方式中,逻辑处理电路10还可以是由其他分立元件组成的具有逻辑判断功能的电路,本申请在此不作限定。
在一个可能的实施场景中,装置可以包括两个以上MCU,逻辑处理电路10可以包括两个以上的逻辑门串联后形成逻辑处理电路10,示例性的,装置可以包括3个MCU,逻辑处理电路10可以包括串联的第一与型逻辑门、第二与型逻辑门,第一与型逻辑门的输出端连接至第二与型逻辑门的一个输入端,第二与型逻辑门的输出端连接至CAN收发电路20,其中两个MCU的输出端可以分别连接至第一与型逻辑门的两个输入端,第二与型逻辑门未与第一与型逻辑门的输出端连接的那个输入端可以连接至另一MCU的输出端。
在一些可能的实施方式中,两个微控制器的输出端TX分别连接至第一逻辑门的两个输入端,第一逻辑门的输出端连接至CAN收发电路20。
在一些可能的实施方式中,第一逻辑门可以为与型逻辑门11。需要说明的是,本文中提到的与型逻辑门11是指对输入信号执行逻辑与运算功能并能基于逻辑运算结果输出相应电平的门电路。
在一些可能的实施方式中,请继续参照图1,外部电路包括CAN总线30电路。CAN总线30还连接至***中的其他节点(图中未示出),于是,两个MCU可以通过CAN总线30与其他节点进行通信。
在一些可能的实施方式中,CAN收发电路20包括CAN收发器21,CAN收发器21用于将外部电路输入的差分信号转换为电平信号后发送至至少两个微控制器,以及将优先级最高的电平信号转换为差分信号后发送至外部电路。
在一些可能的实施方式中,CAN收发器21连接至至少两个微控制器的输入端RX以及逻辑处理电路的输出端。
在一个具体的实施场景中,CAN收发器21的一个输出端OUT连接至至少两个MCU的输入端RX,CAN收发器21的一个输入端IN连接至逻辑处理电路的输出端;因此,当MCU在发送状态下,输出的电平信号需要经过逻辑处理电路10判断优先级后将优先级高的信号输出至CAN总线,但是MCU在信号接收状态下,无需经过逻辑处理电路10,CAN收发器可以直接将CAN总线30上的信号发送至两个MCU上。
在一个具体的实施场景中,当两个MCU同时向外发送电平信号,且两个MCU输出的电平信号中同时具有高电平信号和低电平信号时,逻辑处理电路10将低电平信号判断为优先级较高的信号,于是首先向CAN收发电路20输出低电平信号,待发送低电平的高优先级通讯信号发送完毕后,才开始发送低优先级的通讯信号。
在一些可能的实施方式中,CAN收发电路20还包括电磁兼容电路22,电磁兼容电路22连接至CAN收发器21以及外部电路,以对CAN收发器21以及外部电路之间收发的差分信号进行电磁兼容处理。
上述方案,通过电磁兼容电路对差分信号进行电磁兼容处理,能够确保信号传输的稳定性以及准确性。
在一个具体的实施场景中,CAN收发电路20与逻辑处理电路10连接的另一端连接至CAN总线30电路,在MCU处于信号输出状态时,MCU通过逻辑处理电路10向CAN收发器21发送电平信号,CAN收发器21将电平信号转换为差分信号,向电磁兼容电路22(EMC电路)发送,EMC电路22对CAN收发器21发送的差分信号进行EMC处理后,发送至CAN总线30,经过CAN总线30发送至***中的其他节点;在MCU处于信号接收状态时,CAN总线30向EMC电路22输出差分信号,EMC电路22对输入的差分信号进行EMC处理后,差分信号进入CAN收发器21,CAN收发器21将差分信号转换对应的电平信号,直接发送至MCU,即两个MCU都可以接收到电平信号。
根据本申请的另一方面,请参照图2,图2是本申请CAN通信***200一实施例的结构示意图;具体的,一种CAN通信***200,包括CAN总线220以及上述第一方面的CAN通信装置210,CAN通信装置210电连接至CAN总线220,通过CAN总线220与***中的节点1、节点2进行通信。
上述方案,通过逻辑处理电路将微控制器输出的电平信号进行处理,以确定其中优先级最高的电平信号,并将该优先级最高的电平信号输出至CAN收发电路,CAN收发电路连接CAN总线和微控制器,通过差分信号和电平信号的转换,实现微控制器和CAN总线之间的通信,至少两个微控制器可以独立与CAN总线之间进行通信,且只需要经过同一个逻辑处理电路,而不需要为每个微控制器设计单独的配套通信电路,从而能够降低电路复杂度以及成本。
所属领域的技术人员易知,可在保持本申请的教示内容的同时对装置及方法作出诸多修改及变动。因此,以上公开内容应被视为仅受随附权利要求书的范围的限制。
Claims (10)
1.一种CAN通信装置,其特征在于,包括:
至少两个微控制器;
逻辑处理电路,连接至所述至少两个微控制器的输出端,接收所述至少两个微控制器输出的电平信号,以基于所述至少两个微控制器输出的电平信号确定优先级最高的电平信号,进而输出所述优先级最高的电平信号;
CAN收发电路,连接至所述至少两个微控制器的输入端以及所述逻辑处理电路的输出端,所述CAN收发电路用于接收外部电路输入的差分信号并转换为电平信号后发送至所述至少两个微控制器,以及将所述优先级最高的电平信号转换为差分信号后发送至所述外部电路,以实现所述至少两个微控制器与所述外部电路通信。
2.根据权利要求1所述的装置,其特征在于,所述逻辑处理电路包括与型逻辑处理电路。
3.根据权利要求1所述的装置,其特征在于,所述装置包括两个微控制器,所述逻辑处理电路包括第一逻辑门。
4.根据权利要求3所述的装置,其特征在于,所述两个微控制器的输出端分别连接至所述第一逻辑门的两个输入端,所述第一逻辑门的输出端连接至所述CAN收发电路。
5.根据权利要求3或4所述的装置,其特征在于,所述第一逻辑门为与型逻辑门。
6.根据权利要求1所述的装置,其特征在于,所述外部电路包括CAN总线电路。
7.根据权利要求1所述的装置,其特征在于,所述CAN收发电路包括CAN收发器,所述CAN收发器用于将所述外部电路输入的差分信号转换为电平信号后发送至所述至少两个微控制器,以及将所述优先级最高的电平信号转换为差分信号后发送至所述外部电路。
8.根据权利要求7所述的装置,其特征在于,所述CAN收发器连接至所述至少两个微控制器的输入端以及所述逻辑处理电路的输出端。
9.根据权利要求7所述的装置,其特征在于,所述CAN收发电路还包括电磁兼容电路,所述电磁兼容电路连接至所述CAN收发器以及所述外部电路,以对所述CAN收发器以及所述外部电路之间收发的差分信号进行电磁兼容处理。
10.一种CAN通信***,包括CAN总线,其特征在于,还包括权利要求1~9中任意一项所述的CAN通信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320778681.9U CN220208257U (zh) | 2023-04-10 | 2023-04-10 | 一种can通信装置及*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320778681.9U CN220208257U (zh) | 2023-04-10 | 2023-04-10 | 一种can通信装置及*** |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220208257U true CN220208257U (zh) | 2023-12-19 |
Family
ID=89154106
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320778681.9U Active CN220208257U (zh) | 2023-04-10 | 2023-04-10 | 一种can通信装置及*** |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220208257U (zh) |
-
2023
- 2023-04-10 CN CN202320778681.9U patent/CN220208257U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3295318B1 (en) | Apparatus and methods for providing a reconfigurable bidirectional front-end interface | |
CN103716118A (zh) | 一种自适应多速率的数据发送和接收方法及装置 | |
CN106649171B (zh) | 一种单总线全双工的数据通信方法及*** | |
US8970248B2 (en) | Sharing hardware resources between D-PHY and N-factorial termination networks | |
CN220208257U (zh) | 一种can通信装置及*** | |
CN108233991B (zh) | 一种基于rs485的直流载波通讯*** | |
CN110740085B (zh) | 一种基于并机***的通信方法、通信装置及终端 | |
EP1860815B1 (en) | Data transmission method and transmission circuit thereof | |
CN216873219U (zh) | 通信电路及多主通信*** | |
US8149862B1 (en) | Multi-protocol communication circuit | |
US20190082498A1 (en) | Ultra low power sub-wireless sensor network (sub-wsn) for internet of things (iot) system | |
CN213367785U (zh) | 基于can通信的板内通信电路及装置 | |
CN114945038A (zh) | 基于soa架构的通信方法、***、设备及可读存储介质 | |
CN209860929U (zh) | 一种通信总线结构 | |
CN218850770U (zh) | 一种一对多的uart通讯装置 | |
CN108494889B (zh) | 基于i2c总线的通信电路及调试方法 | |
US20040068592A1 (en) | Card adapter | |
CN218526326U (zh) | 短程传输can协议通讯网络 | |
CN104978294A (zh) | 串行外设接口的兼容设备、串行外设接口及主机设备 | |
CN217060970U (zh) | 镜像数字信号的隔离装置 | |
CN217821324U (zh) | 一种通信电路 | |
CN113032317B (zh) | 一种基于服务器pcie信号扩展的方法及设备 | |
CN111258946A (zh) | 一种gtx与tlk2711系列芯片的通信方法 | |
CN214122761U (zh) | 一种硬件组态隔离io及rs485转接电路 | |
CN216794991U (zh) | 通信模块收发切换电路及通信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |