CN220121839U - 一种适用于集成电路的底板 - Google Patents
一种适用于集成电路的底板 Download PDFInfo
- Publication number
- CN220121839U CN220121839U CN202321016398.9U CN202321016398U CN220121839U CN 220121839 U CN220121839 U CN 220121839U CN 202321016398 U CN202321016398 U CN 202321016398U CN 220121839 U CN220121839 U CN 220121839U
- Authority
- CN
- China
- Prior art keywords
- bottom plate
- backplane
- wafer
- plate main
- main body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000011810 insulating material Substances 0.000 claims description 9
- 229920002457 flexible plastic Polymers 0.000 claims description 5
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 claims description 2
- 238000000926 separation method Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 6
- 230000008569 process Effects 0.000 abstract description 6
- 208000010392 Bone Fractures Diseases 0.000 abstract description 3
- 206010017076 Fracture Diseases 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- 239000010931 gold Substances 0.000 abstract description 2
- 229910052737 gold Inorganic materials 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 23
- 230000006872 improvement Effects 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
本实用新型提供了一种适用于集成电路的底板,包括底板主体,设置在所述底板主体上且呈直线排布的多个连接脚位,以及设置在所述底板主体上的多个连接端,所述连接端用于连接多根与所述连接脚位电性连接的引线,所述底板主体具有放置区,所述放置区内设置有一晶圆片,所述连接脚位与多个所述连接端分别位于所述放置区外相邻的两侧,所述连接端均与所述放置区之间存在间隙。本实用新型通过将连接端和放置区之间间隔设置,使得连接端与放置区不重叠,避免连接端在电金过程中所产生的蚀刻与放置区的晶圆片重叠,并且保持一定的距离,防止蚀刻形成的凹陷对晶圆片造成影响,消除晶圆片在本底板加工生产的过程中断裂的风险。
Description
技术领域
本实用新型涉及一种PCB板结构,具体涉及一种适用于集成电路的底板。
背景技术
随着智能机的普及,出现了各个样式的PCB板。但是从技术设计的角度来说,PCB板子越来越薄,尺寸越来越小。PCB板上的电子器件的焊盘也越做越小。
而传统的PCB底板设计适合大多数的电子产品,但该PCB底板的结构,往往因PCB标准工艺造成PCB表面有蚀刻凹陷现象,具体为PCB底板电金时需要增加焊盘线路,而焊盘位置在后续的PCB制作工艺中会产生蚀刻凹陷的现象,该凹陷坑造成PCB表面不平整,由于PCB尺寸较小,导致焊盘位置与设置在PCB底板的晶圆重叠,在本PCB底板进行封装排真空工艺时,该蚀刻凹陷易造成晶圆片断裂的问题,因此该结构的PCB底板的质量较低。
有鉴于此,确有必要提供一种解决上述问题的技术方案。
实用新型内容
本实用新型的目的在于:提供一种适用于集成电路的底板,来解决上述PCB底板结构存在质量较低的问题。
为了实现上述目的,本实用新型采用以下技术方案:
一种适用于集成电路的底板,包括底板主体,设置在所述底板主体上且呈直线排布的多个连接脚位,以及设置在所述底板主体上的多个连接端,所述连接端用于连接多根与所述连接脚位电性连接的引线,所述底板主体具有放置区,所述放置区内设置有一晶圆片,所述连接脚位与多个所述连接端分别位于所述放置区外相邻的两侧,所述连接端均与所述放置区之间存在间隙。
作为所述适用于集成电路的底板的一种改进,所述放置区的周边均与所述晶圆片之间存在间隙。
作为所述适用于集成电路的底板的一种改进,所述连接端与所述放置区之间的间隙均为a,所述a≥0.5mm。
作为所述适用于集成电路的底板的一种改进,所述a为0.5-2mm。
作为所述适用于集成电路的底板的一种改进,所述底板主体的厚度为0.2mm-0.5mm。
作为所述适用于集成电路的底板的一种改进,所述连接端的边缘与所述底板主体的边缘之间的间距尺寸为b,b≥0.2mm。
作为所述适用于集成电路的底板的一种改进,所述底板主体的材质为柔性塑料绝缘材质或硬质绝缘材料。
作为所述适用于集成电路的底板的一种改进,所述连接端一侧均设置有序号,用于对所述底板主体上的所述连接端进行排序。且在所述底板主体上设置标识文字,用于说明所述底板主体能够适用的表面贴装型电子元器件的封装形式。
相比于现有技术,本实用新型的有益效果在于:
1)本实用新型通过将连接端和放置区之间间隔设置,使得连接端与放置区不重叠,避免连接端在电金过程中所产生的蚀刻与放置区的晶圆片重叠,并且保持一定的距离,防止蚀刻形成的凹陷对晶圆片造成影响,消除晶圆片在本底板加工生产的过程中断裂的风险。
2)本底板通过将放置区的四侧边缘与晶圆片的边缘之间设置存在间距,进一步的保证晶圆片和连接端之间的距离,以及降低连接端的设置对晶圆片造成的影响。
3)将连接端与放置区之间的间距设置成≥0.5mm,保证连接端与晶圆片之间的间距,且进一步扩大该间距,有效的避免了晶圆片受连接端位置的蚀刻影响存在断裂的风险。
4)在连接端旁边设置序号,对底板主体上的连接端进行排序,且在底板主体上设置标识文字,用于说明底板主体能够适用的表面贴装型电子元器件的封装形式,使本底板的使用非常形象直观,同时也提高了本底板的可读性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本实用新型提供的一种适用于集成电路的底板的结构示意图之一。
图2为本实用新型提供的一种适用于集成电路的底板的结构示意图之二。
图中:1-底板主体,2-连接脚位,3-放置区,4-晶圆片,5-连接端。
具体实施方式
为使本实用新型的技术方案和优点更加清楚,下面将结合具体实施方式和说明书附图,对本实用新型及其有益效果作进一步详细的描述,但本实用新型的实施方式不限于此。
在本实用新型的描述中,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”、“固定”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或成一体;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
本实用新型使用到的标准零件均可以从市场上购买,异形件根据说明书的和附图的记载均可以进行订制,各个零件的具体连接方式均采用现有技术中成熟的螺栓、铆钉、焊接等常规手段,机械、零件和设备均采用现有技术中,常规的型号,加上电路连接采用现有技术中常规的连接方式,在此不再详述。
如图1和图2所示,一种适用于集成电路的底板,包括底板主体1,设置在底板主体1上且呈直线排布的多个连接脚位2,以及设置在底板主体1上的多个连接端5,连接端5用于连接多根与连接脚位2电性连接的引线,底板主体1具有放置区3,放置区3内设置有晶圆片4,连接脚位2与多个连接端5分别位于放置区3外相邻的两侧,连接端5均与放置区3之间存在间隙。具体的,连接脚位2设置有十四个,十四个连接脚位2从左到右间隔均匀排布,且排布呈直线,十四个连接脚位2位于底板主体1的前侧,放置区3位于连接脚位2的后侧,连接端5设置有两个,分别位于底板主体1的前侧和左侧,同时也位于放置区3的前侧和左侧,连接端5均为焊盘电路的引线连接点,需对该连接端5进行蚀刻,蚀刻后会产生凹陷,且放置区3左侧边缘与位于左侧的连接端5之间存在有间隙,放置区3前侧边缘与位于前侧的连接端5之间也存在有间隙,并不与用于放置晶圆的放置区3重叠。本实用新型通过将连接端5和放置区3之间间隔设置,使得连接端5与放置区3不重叠,避免连接端5在电金过程中所产生的蚀刻与放置区3的晶圆片4重叠,并且保持一定的距离,防止蚀刻形成的凹陷对晶圆片4造成影响,消除晶圆片4在本底板加工生产的过程中断裂的风险。
在一些实施例中,放置区3的周边均与晶圆片4之间存在间隙。具体的,放置区3为方形,放置区3的四侧边缘与晶圆片4的边缘之间存在间距,进一步的保证晶圆片4和连接端5之间的距离,以及降低连接端5的设置对晶圆片4造成的影响。
作为适用于集成电路的底板的一种改进,连接端5与放置区3之间的间隙均为a,a≥0.5mm。
在一些实施例中,a为1mm。具体的,将连接端5与放置区3之间的间距设置成≥0.5mm,优选为1mm,更为详细的是,位于左侧的连接端5与放置区3左侧边缘的间距为1mm,位于前侧的连接端5与放置区3前侧边缘的间距大于1mm,位于前侧的连接端5具***于连接脚位2的下方;保证连接端5与晶圆片4之间的间距,且进一步扩大该间距,有效的避免了晶圆片4受连接端5位置的蚀刻影响存在断裂的风险。
在一些实施例中,底板主体1的厚度为0.2mm-0.5mm。具体的,底板主体1的厚度尺寸可以是0.2mm、0.25mm、0.3mm、0.35mm、0.4mm、0.45mm和0.5mm,通过将底板主体1的厚度设置在这个厚度范围内,以使本底板满足机械强度、耐焊接高温性、绝缘性、成本等因素的要求。
在一些实施例中,连接端5的边缘与底板主体1的边缘之间的间距尺寸为b,b≥0.2mm。具体的,如底板厚度较薄,当需要将本底板边缘安装在万能板的连接连接端5上时,若连接端5直接设置到底板本体的边缘,则连接端5有可能通过万能板的连接连接端5在底板本体的边缘处发生电击穿,或在连接端5上焊接连接导线时,有可能被万能板的连接连接端5短路各导线,因此在连接端5的边缘与所述底板本体的边缘之间设置间隙,可以有效避免该情况的发生,有效的提高本底板的安全性能,且也提高了本底板的质量和实用性。
在一些实施例中,底板主体1的材质为柔性塑料绝缘材质或硬质绝缘材料。具体的,通过将底板主体1的材质设置成柔性塑料绝缘材质和硬质绝缘材料中的一种,以使底板满足不同的要求。特别是当底板主体1采用柔性塑料绝缘材质时,则底板主体1相当于一面薄薄的柔性电路板,体积小,保存和使用非常方便,且成本较低。
在一些实施例中,连接端5一侧均设置有序号,用于对底板主体1上的连接端5进行排序。具体的,在底板主体1上还设置标识文字,用于说明底板主体1能够适用的表面贴装型电子元器件的封装形式,使本底板的使用非常形象直观,同时也提高了本底板的可读性。
根据上述说明书的揭示和教导,本实用新型所属领域的技术人员还能够对上述实施方式进行变更和修改。因此,本实用新型并不局限于上述的具体实施方式,凡是本领域技术人员在本实用新型的基础上所作出的任何显而易见的改进、替换或变型均属于本实用新型的保护范围。此外,尽管本说明书中使用了一些特定的术语,但这些术语只是为了方便说明,并不对本实用新型构成任何限制。
Claims (8)
1.一种适用于集成电路的底板,其特征在于,包括底板主体,设置在所述底板主体上且呈直线排布的多个连接脚位,以及设置在所述底板主体上的多个连接端,所述连接端用于连接多根与所述连接脚位电性连接的引线,所述底板主体具有放置区,所述放置区内设置有一晶圆片,所述连接脚位与多个所述连接端分别位于所述放置区外相邻的两侧,所述连接端均与所述放置区之间存在间隙。
2.根据权利要求1所述的适用于集成电路的底板,其特征在于,所述放置区的周边均与所述晶圆片之间存在间隙。
3.根据权利要求1所述的适用于集成电路的底板,其特征在于,所述连接端与所述放置区之间的间隙均为a,所述a≥0.5mm。
4.根据权利要求3所述的适用于集成电路的底板,其特征在于,所述a为0.5至2mm。
5.根据权利要求1所述的适用于集成电路的底板,其特征在于,所述底板主体的厚度为0.2mm-0.5mm。
6.根据权利要求1-5任意一项所述的适用于集成电路的底板,其特征在于,所述连接端的边缘与所述底板主体的边缘之间的间距尺寸为b,b≥0.2mm。
7.根据权利要求6所述的适用于集成电路的底板,其特征在于,所述底板主体的材质为柔性塑料绝缘材质或硬质绝缘材料。
8.根据权利要求1所述的适用于集成电路的底板,其特征在于,所述连接端一侧均设置有序号,用于对所述底板主体上的所述连接端进行排序。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321016398.9U CN220121839U (zh) | 2023-04-28 | 2023-04-28 | 一种适用于集成电路的底板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202321016398.9U CN220121839U (zh) | 2023-04-28 | 2023-04-28 | 一种适用于集成电路的底板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN220121839U true CN220121839U (zh) | 2023-12-01 |
Family
ID=88916173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202321016398.9U Active CN220121839U (zh) | 2023-04-28 | 2023-04-28 | 一种适用于集成电路的底板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN220121839U (zh) |
-
2023
- 2023-04-28 CN CN202321016398.9U patent/CN220121839U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11895769B2 (en) | Module, terminal assembly, and method for producing module | |
JP2010135737A (ja) | 半導体装置 | |
CN101682133A (zh) | 用于互连表面安装设备和电路基片的连接器 | |
CN220121839U (zh) | 一种适用于集成电路的底板 | |
AU2018101059A4 (en) | Novel high-current circuit board | |
CN216980249U (zh) | 一种贴片型热敏电阻 | |
CN212750891U (zh) | 一种芯片结构 | |
CN211184421U (zh) | 一种印刷电路板及一种半导体装置 | |
JP2004221460A (ja) | 半導体部品、半導体装置、及び該半導体装置の製造方法 | |
CN218415060U (zh) | 功率单元及变频器 | |
CN220753405U (zh) | 半导体产品封装结构 | |
CN112071831A (zh) | 一种芯片结构及其制作方法 | |
CN218632025U (zh) | 功率模块 | |
CN211240304U (zh) | 一种可防止表面气泡的pcb板 | |
CN216698351U (zh) | 封装框架及封装结构 | |
CN209930618U (zh) | 电路板支撑结构 | |
CN218241579U (zh) | 贴装电子元件 | |
TWI782601B (zh) | 表面安裝微型元件、組件及批次生產元件或組件的方法 | |
CN220569673U (zh) | 一种键合片和引线框架一体设置的功率模块 | |
CN217064080U (zh) | 电路板及显示结构 | |
CN114040579B (zh) | 电子器件及其制造方法 | |
CN220509869U (zh) | 一种贴片式陶瓷电容器 | |
CN218735202U (zh) | 一种柔性电路板及电子设备 | |
CN214708144U (zh) | Mems传感器用pcb板 | |
CN114822298B (zh) | 一种基于玻璃基板的显示单元的制造方法及显示单元 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |