CN220085638U - 一种可调驱动电路、驱动***以及液晶显示装置 - Google Patents

Abstract

本申请属于驱动技术领域，提供了一种可调驱动电路、驱动***以及液晶显示装置，通过驱动电源电路根据电压控制信号将交流电转换为驱动工作电压，信号发生电路根据频率控制信号生成周期性矩形波信号，由比较电路将周期性矩形波信号与预设参考电压信号的电压进行比较，并根据比较结果生成多组脉宽调制信号，最后通过驱动电路根据多组脉宽调制信号将驱动工作电压转换为多路电压驱动信号，从而实现电压驱动信号的频率和幅度的可调，增加了驱动电路的应用场景，避免了目前的驱动电路无法驱动特殊液晶显示面板的问题。

Description

一种可调驱动电路、驱动***以及液晶显示装置

技术领域

本申请属于驱动技术领域，尤其涉及一种可调驱动电路、驱动***以及液晶显示装置。

背景技术

目前的显示器领域中，液晶驱动方式通常采用低压低频液晶驱动电路，该低压低频液晶驱动电路并不适用于高压高频控制的特殊液晶。例如，常规液晶控制可用变压器直接从市电交流电中获取60HZ的各种不同峰峰值的正弦波，或使用现有集成驱动芯片产生。

然而，现有的驱动电路无法兼容特殊液晶，极大限制了特殊液晶的应用场景。

实用新型内容

为了解决上述技术问题，本申请实施例提供了一种可调驱动电路、驱动***以及液晶显示装置，可以解决特殊液晶无法适配的问题。

本申请实施例第一方面提供了一种可调驱动电路，所述可调驱动电路包括：

驱动电源电路，用于接入交流电，并根据电压控制信号将所述交流电转换为驱动工作电压；

信号发生电路，用于接收频率控制信号，并根据所述频率控制信号生成周期性矩形波信号；

比较电路，与所述信号发生电路连接，用于接收所述周期性矩形波信号，将所述周期性矩形波信号与预设参考电压信号的电压进行比较，并根据比较结果生成多组脉宽调制信号；

驱动电路，与所述比较电路和所述驱动电源电路连接，用于接收所述驱动工作电压和多组所述脉宽调制信号，并根据多组所述脉宽调制信号将所述驱动工作电压转换为多路电压驱动信号。

在一个实施例中，所述可调驱动电路还包括：

电压转换电路，与所述比较电路、所述信号发生电路以及所述驱动电路连接，用于接入交流电，并将所述交流电转换为直流供电电压，以对所述比较电路、所述信号发生电路以及所述驱动电路供电。

在一个实施例中，所述可调驱动电路还包括：

主控电路，用于接收遥控信号，并根据遥控信号生成所述频率控制信号和所述电压控制信号。

在一个实施例中，所述可调驱动电路还包括：

数据加载电路，与所述主控电路连接，用于为所述主控电路提供数据交互通道。

在一个实施例中，所述比较电路包括：

参考电压模块，用于提供所述预设参考电压信号；

四路运算放大器，所述四路运算放大器的第一反相引脚、第二正相引脚、第三反相引脚以及第四正相引脚共接所述信号发生电路，所述四路运算放大器的第一正相引脚、第二反相引脚、第三正相引脚以及第四反相引脚共接于所述参考电压模块，所述四路运算放大器的第一输出引脚、第二输出引脚、第三输出引脚以及第四输出引脚分别用于输出第一脉宽调制信号、第二脉宽调制信号、第三脉宽调制信号以及第四脉宽调制信号至所述驱动电路。

在一个实施例中，所述比较电路还包括：

运放使能模块，与所述四路运算放大器连接，用于根据运放使能信号控制所述四路运算放大器的工作状态。

在一个实施例中，所述驱动电路包括：

栅极驱动模块，与所述比较电路连接，用于接收多组脉宽调制信号，并根据多组所述脉宽调制信号生成多组栅极驱动信号；

H桥开关模块，与所述栅极驱动模块和驱动电源电路连接，用于根据所述栅极驱动信号导通或者关断，以将所述驱动工作电压转换为多路电压驱动信号。

在一个实施例中，所述驱动电路还包括：

驱动显示模块，用于显示所述H桥开关模块的工作状态。

本申请实施例第二方面还提供了一种驱动***，所述驱动***包括如上述任一项所述的可调驱动电路。

本申请实施例第三方面还提供了一种液晶显示装置，所述液晶显示装置包括：

液晶显示面板，以及如上述任一项所述的可调驱动电路；

所述可调驱动电路用于驱动所述液晶显示面板工作。

本申请实施例的有益效果：通过驱动电源电路根据电压控制信号将交流电转换为驱动工作电压，信号发生电路根据频率控制信号生成周期性矩形波信号，由比较电路将周期性矩形波信号与预设参考电压信号的电压进行比较，并根据比较结果生成多组脉宽调制信号，最后通过驱动电路根据多组脉宽调制信号将驱动工作电压转换为多路电压驱动信号，从而实现电压驱动信号的频率和幅度的可调，增加了驱动电路的应用场景，避免了目前的驱动电路无法驱动特殊液晶显示面板的问题。

附图说明

图1是本申请实施例提供的可调驱动电路的电路示意图一；

图2是本申请实施例提供的可调驱动电路的电路示意图二；

图3是本申请实施例提供的可调驱动电路的电路示意图三；

图4是本申请实施例提供的可调驱动电路的电路示意图四；

图5是本申请实施例提供的信号发生电路的电路示意图；

图6是本申请实施例提供的比较电路的电路示意图；

图7是本申请实施例提供的主控电路的电路示意图；

图8是本申请实施例提供的栅极驱动模块的电路示意图；

图9是本申请实施例提供的栅极驱动模块的部分电路示意图；

图10是本申请实施例提供的H桥开关模块的电路示意图；

图11是本申请实施例提供的各端口的波形示意图；

图12是本申请实施例提供的驱动电源电路的电路示意图；

图13是本申请实施例提供的电压转换电路的电路示意图。

具体实施方式

为了使本申请所要解决的技术问题、技术方案及有益效果更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明的是，当元件被称为“固定于”或“设置于”另一个元件，它可以直接在另一个元件上或者间接在该另一个元件上。当一个元件被称为是“连接于”另一个元件，它可以是直接连接到另一个元件或间接连接至该另一个元件上。

需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本申请的描述中，“多个”的含义是一个或一个以上，除非另有明确具体的限定。

为了解决上述技术问题，本申请实施例提供了一种可调驱动电路，参见图1所示，本实施例中的可调驱动电路包括：驱动电源电路400、信号发生电路100、比较电路200以及驱动电路300。

驱动电源电路400用于接入交流电，并根据电压控制信号将交流电转换为驱动工作电压，电压控制信号可以从外部接入，驱动工作电压的电压由电压控制信号进行调节。例如，通过电压控制信号控制驱动电源电路400中的反馈电阻的阻值，从而调节驱动电源电路400中的驱动芯片所接收的反馈电压，达到对其输出电压进行控制的目的。

比较电路200与信号发生电路100连接，驱动电路300与比较电路200和驱动电源电路400连接。信号发生电路100用于接收频率控制信号，并根据频率控制信号生成周期性矩形波信号。比较电路200用于接收周期性矩形波信号，将周期性矩形波信号与预设参考电压信号的电压进行比较，并根据比较结果生成多组脉宽调制信号。驱动电路300用于接收驱动工作电压和多组脉宽调制信号，并根据多组脉宽调制信号将驱动工作电压转换为多路电压驱动信号。

在本实施例中，通过驱动电源电路400根据电压控制信号将交流电转换为驱动工作电压，信号发生电路100根据频率控制信号生成周期性矩形波信号，由比较电路200将周期性矩形波信号与预设参考电压信号的电压进行比较，并根据比较结果生成多组脉宽调制信号，最后通过驱动电路300根据多组脉宽调制信号将驱动工作电压转换为多路电压驱动信号。每组脉宽调制信号包括两路脉宽调制信号，在周期性矩形波信号的电压大于预设参考电压信号的电压的情况下生成一路脉宽调制信号，在周期性矩形波信号的电压小于预设参考电压信号的情况下生成另一路脉宽调制信号，此时每组脉宽调制信号内的两路脉宽调制信号互补。从而实现电压驱动信号的频率和幅度的可调，增加了可调驱动电路的应用场景，避免了目前的驱动电路无法驱动特殊液晶显示面板的问题。

在一个实施例中，参见图2所示，可调驱动电路还包括电压转换电路510。

电压转换电路510与比较电路200、信号发生电路100以及驱动电路300连接，电压转换电路510用于接入交流电，并将交流电转换为直流供电电压，以对比较电路200、信号发生电路100以及驱动电路300供电。

在本实施例中，电压转换电路510可以由多个电压转换模块组成，可以根据后级电路(比较电路200、信号发生电路100以及驱动电路300)的电压需要生成多路电压不同的直流电压，满足可调驱动电路的供电需求。

在一个实施例中，参见图2所示，可调驱动电路还包括主控电路520。

主控电路520用于接收遥控信号，并根据遥控信号生成频率控制信号和电压控制信号。

在本实施例中，该遥控信号可以通过按键电路输入，或者由无线接收电路转发接收后转发至主控电路520。

在一个实施例中，参见图2所示，可调驱动电路还包括数据加载电路530。

数据加载电路530与主控电路520连接，数据加载电路530用于为主控电路520提供数据交互通道。

在本实施例中，外部电路可以通过数据加载电路530向主控电路520写入数据，或者对主控电路520的工作参数进行设定。

数据加载电路530可以由USB总线适配器及其***器件组成，外部设备通过USB接口连接USB总线适配器，达到与主控电路520进行数据交互的目的。

在一个实施例中，USB总线适配器的型号可以为CH340G。

在一个实施例中，参见图3所示，比较电路200包括参考电压模块210和四路运算放大器220。

参考电压模块210用于提供预设参考电压信号，四路运算放大器220的第一反相引脚、第二正相引脚、第三反相引脚以及第四正相引脚共接信号发生电路100，四路运算放大器220的第一正相引脚、第二反相引脚、第三正相引脚以及第四反相引脚共接于参考电压模块210，四路运算放大器220的第一输出引脚、第二输出引脚、第三输出引脚以及第四输出引脚分别用于输出第一脉宽调制信号、第二脉宽调制信号、第三脉宽调制信号以及第四脉宽调制信号至驱动电路300。

在本实施例中，四路运算放大器220可以由四个独立的高增益放大器组成,可以实现电压比较的功能，并在宽电压范围内由单个电源供电。四路运算放大器220中的第一路高增益放大器的正相输入引脚、反相输入引脚分别作为四路运算放大器220的第一正相引脚、第一反相引脚，并对其第一正相引脚、第一反相引脚输入的电压信号进行电压比较，根据比较结果输出对应的比较信号至第一输出引脚。四路运算放大器220中的第二路高增益放大器的正相输入引脚、反相输入引脚分别作为四路运算放大器220的第二正相引脚、第二反相引脚，并对其第二正相引脚、第二反相引脚输入的电压信号进行电压比较，根据比较结果输出对应的比较信号至第二输出引脚。四路运算放大器220中的第三路高增益放大器的正相输入引脚、反相输入引脚分别作为四路运算放大器220的第三正相引脚、第三反相引脚，并对其第三正相引脚、第三反相引脚输入的电压信号进行电压比较，根据比较结果输出对应的比较信号至第三输出引脚。四路运算放大器220中的第四路高增益放大器的正相输入引脚、反相输入引脚分别作为四路运算放大器220的第四正相引脚、第四反相引脚，并对其第四正相引脚、第四反相引脚输入的电压信号进行电压比较，根据比较结果输出对应的比较信号至第四输出引脚。

在一个实施例中，参见图3所示，比较电路200还包括运放使能模块230。

运放使能模块230与四路运算放大器220连接，运放使能模块230用于根据运放使能控制信号控制四路运算放大器220的工作状态。

在本实施例中，主控电路520可以通过向运放使能模块230提供运放使能控制信号控制四路运算放大器220的工作状态。例如，运放使能模块230可以根据运放使能控制信号控制四路运算放大器220的供电状态，在运放使能控制信号为高电平的情况下，四路运算放大器220上电，在运放使能控制信号为低电平的情况下，四路运算放大器220掉电。

在一个实施例中，参见图4所示，驱动电路300包括栅极驱动模块310和H桥开关模块320。

栅极驱动模块310与比较电路200连接，栅极驱动模块310用于接收多组脉宽调制信号，并根据多组脉宽调制信号生成多组栅极驱动信号。H桥开关模块320与栅极驱动模块310和驱动电源电路400连接，H桥开关模块320用于根据栅极驱动信号导通或者关断，以将驱动工作电压转换为多路电压驱动信号。

在本实施例中，栅极驱动模块310将多组脉宽调制信号转换为多组栅极驱动信号，H桥开关模块320可以由多组开关桥臂组成，每组栅极驱动信号驱动一组开关桥臂，每组开关桥臂中的上开关器件和下开关器件不会同时导通。每组开关桥臂中的上开关器件和下开关器件之间的公共端作为电压驱动信号输出端。

在一个实施例中，参见图4所示，驱动电路300还包括驱动显示模块330。

驱动显示模块330用于显示H桥开关模块320的工作状态。

在本实施例中，驱动显示模块330可以通过连接H桥开关模块320的多个电压驱动信号输出端，根据电压驱动信号输出端的电压显示H桥开关模块320的工作状态。例如，驱动显示模块330可以由多个发光单元组成，每个发光单元与对应的电压驱动信号输出端连接，显示该电压驱动信号输出端的电平状态。

在一个实施例中，参见图5所示，信号发生电路100包括：波形发生器芯片U1、时钟芯片U2、第一电感L1、第二电感L2、第一电阻R1、第二电阻R2、第三电阻R3、第四电阻R4、第一电容C1、第二电容C2、第三电容C3、第四电容C4、第五电容C5、第六电容C6。

第一电感L1的第一端连接第一供电端VCC5V，第二电感L2的第二端连接第二供电端VCC3V3，第一电感L1的第二端、第二电感L2的第二端、第一电容C1的第一端以及第二电容C2的第一端共接作为第三供电端VCC_AD，第一电容C1的第二端和第二电容C2的第二端接地。

波形发生器芯片U1的电源引脚VDD、第四电容C4的第一端与第三供电端VCC_AD连接，波形发生器芯片U1的补偿引脚COMP与第四电容C4的第二端连接，波形发生器芯片U1的电容引脚CAP、第五电容C5的第一端以及第六电容C6的第一端共接，波形发生器芯片U1的第一接地引脚DGND、第五电容C5的第二端、第六电容C6的第二端以及时钟芯片U2的接地引脚GND共接于地，波形发生器芯片U1的采样时钟引脚MCLK连接时钟芯片U2的输出引脚OUT，波形发生器芯片U1的输出引脚VOUT作为周期性矩形波信号输出端ADOUT与比较电路200连接，波形发生器芯片U1的第二接地引脚AGND接地。

时钟芯片U2的电源引脚VDD、第三电容C3的第一端、第四电阻R4的第一端共接，第三电容C3的第二端接地，第四电阻R4的第二端连接第三供电端VCC_AD。

波形发生器芯片U1的片选使能引脚FSYNC连接第一电阻R1的第一端，波形发生器芯片U1的串行时钟引脚SCLK连接第二电阻R2的第一端，波形发生器芯片U1的串行数据引脚SDATA连接第三电阻R3的第一端，第一电阻R1的第二端连接主控电路520的频率控制信号输出端FSYNC，第二电阻R2的第二端连接主控电路520的频率控制时钟信号端SCLK，第三电阻R3的第二端连接主控电路520的频率控制数据信号端SDATA。

在本实施例中，时钟芯片U2及其***的第三电容C3、第四电阻R4组成时钟电路，用于为波形发生器芯片U1提供时钟信号。波形发生器的片选使能引脚FSYNC、串行时钟引脚SCLK、串行数据引脚SDATA通过对应的电阻连接至主控电路520，根据主控电路520输出的频率控制数据信号、频率控制时钟信号以及频率控制信号确定周期性矩形波信号的频率。

第二供电端VCC3V3、第三供电端VCC_AD通过电感与第一供电端VCC5V连接，其电压可以由第一供电端VCC5V的电压转换得到。

在一个实施例中，波形发生器芯片U1的型号可以为AD9833。

在一个实施例中，时钟芯片U2的型号可以为25NHz。

在一个实施例中，参见图6所示，四路运算放大器220可以为运算放大器芯片U3，运算放大器芯片U3由四个独立的高增益放大器组成,可以实现电压比较的功能，并在宽电压范围内由单个电源供电。

运算放大器芯片U3的第一反相引脚1IN-、第二正相引脚2IN+、第三反相引脚3IN-以及第四正相引脚4IN+共接与信号发生电路100的周期性矩形波信号输出端ADOUT运算放大器芯片U3的第一正相引脚1IN+、第二反相引脚2IN-、第三正相引脚3IN+以及第四反相引脚4IN-共接于参考电压模块210的参考电压信号输出端COMPVCC，运算放大器芯片U3的第一输出引脚1OUT、第二输出引脚2OUT、第三输出引脚3OUT以及第四输出引脚4OUT分别用于输出第一脉宽调制信号、第二脉宽调制信号、第三脉宽调制信号以及第四脉宽调制信号至驱动电路300。

在一个实施例中，运算放大器芯片U3的型号可以为LM2902。

在一个实施例中，参见图6所示，参考电压模块210包括第五电阻R5、第六电阻R6。

第五电阻R5的第一端与运算放大器芯片U3的电源引脚VCC共接于运放供电端VCCAMP，第五电阻R5的第二端与第六电阻R6的第一端共接作为参考电压信号输出端COMPVCC，与运算放大器芯片U3的第一正相引脚1IN+、第二反相引脚2IN-、第三正相引脚3IN+以及第四反相引脚4IN-连接。

在本实施例中，第五电阻R5和第六电阻R6组成分压电路，将运放供电端VCCAMP的电压进行分压得到，并将分压后的电压信号输出至参考电压信号输出端COMPVCC作为预设参考电压信号提供给四路运算放大器220。

在一个实施例中，第五电阻R5、第六电阻R6中至少一项可以设置为可调电阻。

在一个实施例中，参见图6所示，运放使能模块230包括：第七电阻R7、第八电阻R8、第九电阻R9、第七电容C7、第八电容C8、第一开关管Q1、第二开关管Q2。

第七电阻R7的第一端与第二开关管Q2的第一端共接于第四供电端VCC12V，第七电阻R7的第二端与第八电阻R8的第一端共接于第二开关管Q2的控制端，第八电阻R8的第二端连接第一开关管Q1的第一端，第一开关管Q1的控制端连接第九电阻R9的第一端，第一开关管Q1的第二端接地，第九电阻R9的第二端连接主控电路520的运放使能控制信号端AMP_EN，第二开关管Q2的第二端、第七电容C7的第一端、第八电容C8的第一端共接于运放供电端VCCAMP，第七电容C7的第二端与第八电容C8的第二端接地。

在本实施例中，第四供电端VCC12V通过第二开关管Q2连接至运放供电端VCCAMP，运放供电端VCCAMP连接至四路运算放大器220的电源端，通过控制第二开关管Q2的导通和关断控制运放供电端VCCAMP是否输出供电电压至四路运算放大器220。在运放使能控制信号为高电平的情况下，第一开关管Q1导通，第二开关管Q2导通，四路运算放大器220上电，在运放使能控制信号为低电平的情况下，第一开关管Q1关断，第二开关管Q2关断，四路运算放大器220掉电。

在一个实施例中，参考图7所示，主控电路520包括主控芯片U4、第九电容C9、第十电阻R10、第十一电阻R11、第十二电阻R12、第十二电阻LED1、第十二电阻LED2、第一二极管D1、第一晶振Y1、第十电容C10、第十一电容C11、第十二电容C12、第十三电容C13。

主控芯片U4的复位引脚RST、第九电容C9的第一端以及第十电阻R10的第一端共接，第九电容C9的第二端连接第一供电端VCC5V，第十电阻R10的第二端接地。

主控芯片U4的第一晶振Y1引脚XTAL1、第一晶振Y1的第一端、第十三电容C13的第一端共接，主控芯片U4的第二晶振引脚XTAL2、第一晶振Y1的第二端、第十二电容C12的第一端共接，第十二电容C12的第二端与第十三电容C13的第二端共接于地。

主控芯片U4的电源引脚VDD、第十电容C10的第一端、第十一电容C11的第一端共接于第一供电端VCC5V，第十电容C10的第二端与第十一电容C11的第二端共接于地。

主控芯片U4的数据接收引脚TXD与第一二极管D1的阴极连接，第一二极管D1的阳极连接第十二电阻LED1的阴极，第十二电阻LED1的阳极连接第十一电阻R11的第一端，主控芯片U4的数据发送引脚RXD与第十二电阻LED2的阴极连接，第十二电阻LED2的阳极连接第十二电阻R12的第一端，第十二电阻R12的第二端与第十一电阻R11的第二端共接于第一供电端VCC5V。

在本实施例中，第十二电阻LED1连接主控芯片U4的数据接收引脚TXD、第十二电阻LED2连接主控芯片U4的数据发送引脚RXD，第十二电阻LED1和第十二电阻LED2可以组成主控芯片U4的数据交互显示单元，用于显示主控芯片U4的数据传输情况。

主控芯片U4的工作电压采样引脚UDT、第十三电阻R13的第一端、第十四电阻R14的第一端共接，第十四电阻R14的第二端接地，第十三电阻R13的第二端连接工作电压端VCC100V。

主控芯片U4的频率控制数据信号引脚FSYNC作为主控电路520的频率控制信号输出端与波形发生器芯片U1的片选使能引脚FSYNC连接，主控芯片U4的频率控制数据引脚SDATA作为主控电路520的频率控制数据信号端连接波形发生器芯片U1的串行数据引脚SDATA，主控芯片U4的频率控制时钟引脚SCLK作为主控电路520的频率控制时钟信号端与波形发生器芯片U1的串行时钟引脚SCLK连接。

在本实施例中，主控芯片U4的通信引脚P1.2、通信引脚P1.3、通信引脚P1.4、通信引脚P1.5、通信引脚P1.6、通信引脚P1.7与通信端子连接，并通过该通信端子连接至有线通讯电路或者连接至无线通讯电路。

在一个实施例中，主控芯片U4可以为STC系列控制芯片，其型号可以为STC12C5A60S2。

在一个实施例中，参见图8所示，栅极驱动模块310包括：第一栅极驱动芯片U5、第二栅极驱动芯片U6、第十五电阻R15、第十六电阻R16、第十七电阻R17、第十八电阻R18、第三电感L3、第十四电容C14、第十五电容C15、第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第二十电容C20、第二十一电容C21、第三发光二极管LED3、第四发光二极管LED4。

第一栅极驱动芯片U5的逻辑接地引脚VSS接地，第一栅极驱动芯片U5的逻辑低端输入引脚LIN连接四路运算放大器220的第一输出引脚LIN1，第一栅极驱动芯片U5的逻辑高端输入引脚HIN连接四路运算放大器220的第二输出引脚HIN1。第一栅极驱动芯片U5的逻辑电源引脚VDD连接栅极驱动供电端VCCIR。

第一栅极驱动芯片U5的高端输出引脚HO连接第十六电阻R16的第一端，第十六电阻R16的第二端作为栅极驱动模块310的第一高端栅极驱动端HO1，用于输出第一高端栅极驱动信号。第一栅极驱动芯片U5的低端输出引脚LO连接第十五电阻R15的第一端，第十五电阻R15的第二端作为栅极驱动模块310的第一低端栅极驱动端LO1，用于输出第一低端栅极驱动信号。

第一栅极驱动芯片U5的低端电源电压引脚VCC连接栅极驱动供电端VCCIR，第一栅极驱动芯片U5的电源电压引脚VB、第十四电容C14的第一端共接于第三发光二极管LED3的阴极，第一栅极驱动芯片U5的偏移电压引脚VS连接第十四电容C14的第二端，第三发光二极管LED3的阳极连接栅极驱动供电端VCCIR。

在本实施例中，第三发光二极管LED3和第四发光二极管LED4可以组成驱动显示模块330。

第二栅极驱动芯片U6的逻辑接地引脚VSS接地，第二栅极驱动芯片U6的逻辑低端输入引脚LIN连接四路运算放大器220的第三输出引脚LIN2，第二栅极驱动芯片U6的逻辑高端输入引脚HIN连接四路运算放大器220的第三输出引脚HIN2。第二栅极驱动芯片U6的逻辑电源引脚VDD连接栅极驱动供电端VCCIR。

第二栅极驱动芯片U6的高端输出引脚HO连接第十八电阻R18的第一端，第十八电阻R18的第二端作为栅极驱动模块310的第二高端栅极驱动端HO2，用于输出第二高端栅极驱动信号。第二栅极驱动芯片U6的低端输出引脚LO连接第十七电阻R17的第一端，第十七电阻R17的第二端作为栅极驱动模块310的第一低端栅极驱动端LO2，用于输出第一低端栅极驱动信号。

第二栅极驱动芯片U6的低端电源电压引脚VCC连接栅极驱动供电端VCCIR，第一栅极驱动芯片U5的电源电压引脚VB、第十五电容C15的第一端共接于第四发光二极管LED4的阴极，第一栅极驱动芯片U5的偏移电压引脚VS连接第十五电容C15的第二端，第四发光二极管LED4的阳极连接栅极驱动供电端VCCIR。

在一个实施例中，第一栅极驱动芯片U5和第二栅极驱动芯片U6的型号可以为IR2110。

第三电感L3的第一端连接第四供电端VCC12V，第三电感L3的第二端、第十六电容C16的第一端、第十七电容C17的第一端、第十八电容C18的第一端、第十九电容C19的第一端、第二十电容C20的第一端以及第二十一电容C21的第一端共接于栅极驱动供电端VCCIR，第十六电容C16的第二端、第十七电容C17的第二端、第十八电容C18的第二端、第十九电容C19的第二端、第二十电容C20的第二端以及第二十一电容C21的第二端共接于地。

在本实施例中，第四供电端VCC12V通过第三电感L3连接栅极驱动供电端VCCIR，第十六电容C16、第十七电容C17、第十八电容C18、第十九电容C19、第二十电容C20、第二十一电容C21以及第三电感L3组成LC电路，通过该LC电路将栅极驱动供电端VCCIR的电压进行电压转换得到第四供电端VCC12V的电压。

在一个实施例中，参见图9所示，栅极驱动模块310还包括：第十九电阻R19、第三开关管Q3、第二十电阻R20、第二十一电阻R21、第二十二电阻R22、第二十三电阻R23、第二十四电阻R24、第二十五电阻R25、第二十六电阻R26。

第十九电阻R19的第一端、第三开关管Q3的控制端共接第一供电端VCC5V，第十九电阻R19的第二端、第三开关管Q3的第一端共接主控电路520的栅极驱动关断信号端SD_EN，第三开关管Q3的第二端、第二十电阻R20的第一端、第二十一电阻R21的第一端共接，第二十电阻R20的第二端连接第四供电端VCC12V，第二十一电阻R21的第二端、第二十二电阻R22的第一端共接于栅极驱动模块310的第一关断信号端SD1，第二十二电阻R22的第二端连接栅极驱动模块310的第二关断信号端SD2。

在本实施例中，主控电路520的栅极驱动关断信号端SD_EN输出栅极驱动关断信号，第一供电端VCC5V上电时，第三开关管Q3导通，此时栅极驱动模块310的第一关断信号端SD1和第二关断信号端SD2上电，栅极驱动模块310内的第一栅极驱动芯片U5和第二栅极驱动芯片U6启动。

第二十三电阻R23的第一端、第二十四电阻R24的第一端共接于栅极驱动供电端VCCIR，第二十三电阻R23的第二端连接四路运算放大器220的第四输出引脚LIN2，第二十四电阻R24的第二端连接四路运算放大器220的第一输出引脚LIN1，第二十五电阻R25的第一端、第二十六电阻R26的第一端共接于地，第二十五电阻R25的第二端连接四路运算放大器220的第三输出引脚HIN2，第二十六电阻R26的第二端连接四路运算放大器220的第二输出引脚HIN1。

在本实施例中，栅极驱动供电端VCCIR分别通过第二十三电阻R23、第二十四电阻R24连接至四路运算放大器220的第一输出引脚LIN1、第四输出引脚LIN2，用于对第一输出引脚LIN1、第四输出引脚LIN2提供上拉电阻。而四路运算放大器220的第二输出引脚HIN1、第三输出引脚HIN2分别通过第二十五电阻R25、第二十六电阻R26接地，用于为第二输出引脚HIN1、第三输出引脚HIN2提供下拉电阻。

在一个实施例中，参见图10所示，H桥开关模块320包括：第一上功率器件Z11、第一下功率器件Z12、第二上功率器件Z21以及第二下功率器件Z22。

第一上功率器件Z11的第一端和第二上功率器件Z21的第一端共接于工作电压端VCC100V，第一上功率器件Z11的第二端、第一下功率器件Z12的第一端共接作为驱动电路300的第一电压驱动端VS1，第一下功率器件Z12的第二端接地，第二上功率器件Z21的第二端与第二下功率器件Z22的第一端共接作为驱动电路300的第二电压驱动端VS2，第二下功率器件Z22的第二端接地。第一上功率器件Z11的控制端连接栅极驱动模块310的第一高端栅极驱动端HO1，第一下功率器件Z12的控制端连接栅极驱动模块310的第一低端栅极驱动端LO1，第二上功率器件Z21的控制端连接栅极驱动模块310的第二高端栅极驱动端HO2，第二下功率器件Z22的控制端连接栅极驱动模块310的第二低端栅极驱动端LO1。

在本实施例中，第一上功率器件Z11、第一下功率器件Z12、第二上功率器件Z21以及第二下功率器件Z22组成H桥开关电路。结合图11中的波形示意图，第一上功率器件Z11和第一下功率器件Z12不同时导通，第二上功率器件Z21以及第二下功率器件Z22不同时导通。

在一个实施例中，参加图12所示，驱动电源电路400包括：整流桥BD、第二十二电容C22、第二十三电容C23、第二十四电容C24、第二十五电容C25、第二十六电容C26、第二十七电容C27、第二十八电容C28、第二十九电容C29、第三十电容C30、第三十一电容C31、第三十二电容C32、第三十三电容C33、第三十四电容C34、第三十五电容C35、第三十六电容C36、第三十七电容C37、第二十七电阻R27、第二十八电阻R28、第二十九电阻R29、第三十电阻R30、第三十一电阻R31、第三十二电阻R32、第三十三电阻R33、第三十四电阻R34、第三十五电阻R35、第三十六电阻R36、第三十七电阻R37、第三十八电阻R38、第三十九电阻R39、第四十电阻R40、第四十一电阻R41、第四十二电阻R42、第四十三电阻R43、第四十五电阻R45、第四十六电阻R46、第四十七电阻R47、第四十八电阻R48、第四十九电阻R49、第五十电阻R50、第二二极管D2、第三二极管D3、第四二极管D4、第五二极管D5、第六二极管D6、第七二极管D7、第八二极管D8、可控硅芯片U9、第一驱动芯片U7、第一变压器T1、数字电位器U8、第一光耦芯片U10。

整流桥BD的两输入端分别连接火线L和零线N，整流桥BD的其中一个输出端接地，另一输出端与第二十二电容C22的第一端、第二十三电容C23的第一端、第三十四电阻R34的第一端以及第一变压器T1的第一输入端共接，第二十二电容C22的第二端接地，第二十三电容C23的第二端、第三十四电阻R34的第二端、第二二极管D2的阴极共接，第二二极管D2的阳极连接第三十五电阻R35的第一端，第三十五电阻R35的第二端、第一变压器T1的第二输入端共接于第四开关管Q4的第一端。

第一驱动芯片U7的驱动引脚DRV连接第二十七电阻R27的第一端、第二十七电阻R27的第二端连接第二十八电阻R28的第一端，第二十八电阻R28的第二端、第三十电阻R30的第一端、第四开关管Q4的控制端共接，第三十电阻R30的第二端、第二十九电阻R29的第一端、第三十一电阻R31的第一端、第三十二电阻R32的第一端、第三十三电阻R33的第一端共接于第四开关管Q4的第二端，第三十一电阻R31的第二端、第三十二电阻R32的第二端以及第三十三电阻R33的第二端共接于地，第二十九电阻R29的第二端、第三十四电容C34的第一端共接于第一驱动芯片U7的电流采样引脚CS，第三十一电阻R31的第二端、第三十二电阻R32的第二端以及第三十三电阻R33的第二端接地。

整流桥BD用于将火线L和零线N接入的交流电转换为对应的直流电输出至第一变压器T1的第一输入端。第一驱动芯片U7的驱动引脚DRV通过第二十七电阻R27、第二十八电阻R28连接至第四开关管Q4的控制端，通过向第四开关管Q4的控制端输出驱动信号控制第四开关管Q4的导通或者关断，从而控制由第一变压器T1的第二输入端流出的电流的大小，达到控制第一变压器T1的输出电压的目的。

第二十九电阻R29、第三十电阻R30、第三十一电阻R31、第三十二电阻R32以及第三十三电阻R33组成电流采样电路，对流过第四开关管Q4的电流进行采样，并将采样得到的电流采样信号输出至第一驱动芯片U7的电流采样引脚CS，由第一驱动芯片U7根据其电流采样引脚CS的电压调节其驱动引脚DRV输出的驱动信号的脉宽占空比，达到调节第一变压器T1的输出电压的目的。

第一驱动芯片U7的定时引脚TI连接第三十六电容C36的第一端，第一驱动芯片U7的反馈引脚FB、第三十五电容C35的第一端、第一光耦芯片U10的第一输出引脚共接，第一光耦芯片U10的第二输出引脚接地，第一驱动芯片U7的接地引脚GND、第三十四电容C34的第二端、第三十五电容C35的第二端接地，第一驱动芯片U7的高压电源引脚HV连接第二十六电阻R26的第一端，第二十六电阻R26的第二端连接高压电源端HV。

第一驱动芯片U7的电源引脚VCC、第二十四电容C24的第一端、第二十五电容C25的第一端、第三十六电阻R36的第一端共接，第三十六电阻R36的第二端连接第三二极管D3的阴极，第三二极管D3的阳极连接第六供电端HFCVCC，第二十四电容C24的第二端、第二十五电容C25的第二端以及第二十六电容C26的第一端共接于地，第二十六电容C26的第二端与第一变压器T1的第三输出端共接于地。

第一变压器T1的第一输出端、第四二极管D4的阳极、第五二极管D5的阳极、第三十七电阻R37的第一端、第三十八电阻R38的第一端共接，第四二极管D4的阴极、第五二极管D5的阴极、第二十七电容C27的第一端、第二十八电容C28的第一端、第二十九电容C29的第一端以及第四十一电阻R41的第一端共接作为第一可调电压端VADJ1。第二十八电容C28的第二端接地，第二十九电容C29的第二端接地，第二十七电容C27的第二端、第三十七电阻R37的第二端、第三十八电阻R38的第二端共接。

第一变压器T1的第二输出端、第六二极管D6的阳极、第七二极管D7的阳极、第三十九电阻R39的第一端、第四十电阻R40的第一端共接，第三十九电阻R39的第二端、第四十电阻R40的第二端、第三十二电容C32的第一端共接，第六二极管D6的阴极、第七二极管D7的阴极、第三十二电容C32的第二端、第四十九电阻R49的第一端、第三十一电容C31的第一端、第三十电容C30的第一端共接作为第二可调电压端VADJ2。第三十一电容C31的第二端接地，第三十电容C30的第二端接地。

在本实施例中，第一变压器T1的第一输出端通过第四二极管D4、第五二极管D5输出第一可调电压信号至第一可调电压端VADJ1，第四二极管D4和第五二极管D5作为单向导通器件可以对第一变压器T1的第一输出端输出的电压信号进行整流，并防止第一可调电压端VADJ1的电流倒灌。第一变压器T1的第二输出端通过第六二极管D6、第七二极管D7输出第二可调电压信号至第二可调电压端VADJ2，第六二极管D6、第七二极管D7作为单向导通器件可以对第一变压器T1的第二输出端输出的电压信号进行整流，并防止第二可调电压端VADJ2的电流倒灌。第一可调电压端VADJ1和第二可调电压端VADJ2可以输出两路可调电压信号为后级电路提供适配的电压。

第四十九电阻R49的第二端、第一光耦芯片U10的第一输入端、第四十八电阻R48的第一端共接，第一光耦芯片U10的第二输入端、第四十八电阻R48的第二端、第四十七电阻R47的第一端以及可控硅芯片U9的第一端共接，第四十七电阻R47的第二端连接第三十三电容C33的第一端，可控硅芯片U9的第二端接地，可控硅芯片U9的控制端、第三十三电容C33的第二端、第八二极管D8的阴极、第四十四电阻R44的第一端、第四十五电阻R45的第一端共接，第四十四电阻R44的第二端、第四十三电阻R43的第一端、第四十二电阻R42的第一端共接，第四十三电阻R43的第二端接地，第四十二电阻R42的第二端、第四十一电阻R41的第二端共接作为工作电压端VCC100V。

在本实施例中，第一光耦芯片U10、第四十二电阻R42、第四十三电阻R43、第四十四电阻R44、第四十五电阻R45、第四十六电阻R46、第四十七电阻R47、第四十八电阻R48组成电压采样电路，该电压采样电路对工作电压端VCC100V的电压进行采样，并分压处理得到电压反馈信号，采样得到电压反馈信号经过第一光耦芯片U10进行光耦隔离处理后反馈至第一驱动芯片U7的反馈引脚FB。

数字电位器U8的第一输出引脚PA、第四十五电阻R45的第二端、第四十六电阻R46的第一端共接，数字电位器U8的第二输出引脚PB、第八二极管D8的阳极、第四十六电阻R46的第二端共接于地。数字电位器U8的电源引脚VDD、第三十七电容C37的第一端、第五十电阻R50的第一端共接，第三十七电容C37的第二端接地，第五十电阻R50的第二端连接第一供电端VCC5V。数字电位器U8的电流检测引脚CS连接主控芯片U4的电流检测引脚CS，数字电位器U8的时钟引脚SCK连接主控芯片U4的频率控制时钟引脚SCLK，数字电位器U8的数据引脚连接主控芯片U4的频率控制数据引脚SDATA。

在本实施例中，数字电位器U8、第三十七电容C37、第五十电阻R50组成可调电阻电路，根据主控芯片U4提供的控制信号调节其电阻值，并由可调电阻电路与第四十六电阻R46并联，实现电压采样电路的分压比例调节，达到调节电压信号的电压的目的。

在一个实施例中，数字电位器U8的型号可以为MCP41050。

在一个实施例中，数字电位器U8也可以为可调电阻电路代替，该可调电阻电路根据主控电路520提供的电阻控制信号调节其电阻值，并由可调电阻电路与第四十六电阻R46并联，实现电压采样电路的分压比例调节，达到调节电压信号的电压的目的。

在一个实施例中，参见图13所示，电压转换电路510包括：交流接口J1、压敏电阻RV、第一保险丝F1、第三十七电容C37、第二变压器T2、第三变压器T3、第三十八电容C38、第三十九电容C39、第四十电容C40、第四十一电容C41、第四十二电容C42、第四十三电容C43、第四十四电容C44、第四十五电容C45、第四十六电容C46、第四十七电容C47、第四十八电容C48、第四十九电容C49、第五十电容C50、第九二极管D9、第十二极管D10、第十一二极管D11、第十二二极管D12、第十三二极管D13、第四电感L4、第二可控硅芯片U13、第二光耦芯片U12、第二驱动芯片U11、第五开关管Q5、第二整流桥BD2、第五十一电阻R51、第五十二电阻R52、第五十三电阻R53、第五十四电阻R54、第五十五电阻R55、第五十六电阻R56、第五十七电阻R57、第五十八电阻R58、第五十九电阻R59、第六十电阻R60、第六十一电阻R61、第六十二电阻R62、第六十三电阻R63、第六十四电阻R64。

交流接口J1用于接入交流电，交流接口J1的第一端、压敏电阻RV的第一端与第一保险丝F1的第一端共接，压敏电阻RV的第二端、交流接口J1的第二端、第三十七电容C37的第一端以及第二变压器T2的第一输入端共接，第一保险丝F1的第二端、第三十七电阻的第二端以及第二变压器T2的第二输入端共接，第一变压器的第一输出端、第十二极管D10的阳极共接于第二整流桥BD2的第一输入端，第二变压器T2的第二输出端、第九二极管D9的阳极共接于第二整流桥BD2的第二输入端。

第二整流桥BD2的第一输出端、第三十八电容C38的第一端、第三十九电容C39的第一端、第五十七电阻R57的第一端以及第三变压器T3的第一输入端共接，第三十八电容C38的第二端接地，第三十九电容C39的第二端、第五十七电阻R57的第二端以及第十一二极管D11的阴极共接，第十一二极管D11的阳极连接第六十六电阻R66的第一端、第六十六电阻R66的第二端、第五开关管Q5的第一端以及第三变压器T3的第二输入端共接。

在本实施例中，交流接口J1接入交流电，压敏电阻RV的两端与交流接口J1并联，用于保护交流电，避免交流过压导致后级电路中的器件损坏，第一保险丝F1用于对交流电进行过流保护，第二变压器T2可以作为电感与第三十七电容C37组成LC电路，对输入的交流电进行滤波处理。

第九二极管D9的阴极、第十二极管D10的阴极、第五十六电阻R56的第一端共接，第五十六电阻R56的第二端连接第二驱动芯片U11的高压引脚HV连接，第二驱动芯片U11的电源引脚VCC、第四十电容C40的第一端、第四十一电容C41的第一端以及第六十五电阻R65的第一端共接，第六十五电阻R65的第二端连接第十二二极管D12的阴极连接，第十二二极管D12的阳极、第三变压器T3的第三输入端共接作为第七供电端HPCVCC，第三变压器T3的第四输入端、第四十电容C40的第二端、第四十一电容C41的第二端以及第四十二电容C42的第一端共接于地。在本实施例中，第九二极管D9、第十二极管D10对输入的交流电进行整流处理，将整流处理后的电流对第二驱动芯片U11供电，第七供电端HPCVCC可以从第三变压器T3取电，将其整流后的电流输出至第二驱动芯片U11的电源引脚VCC。

第二驱动芯片U11的驱动引脚DRV连接第五十一电阻R51的第一端，第五十一电阻R51的第二端连接第五十二电阻R52的第一端，第五十二电阻R52的第二端、第五十三电阻R53的第一端以及第五开关管Q5的控制端共接，第五开关管Q5的第二端、第五十三电阻R53的第二端、第五十四电阻R54的第一端、第五十五电阻R55的第一端、第五十六电阻R56的第一端、第六十七电阻的第一端共接，第五十五电阻R55的第二端、第五十六电阻R56的第二端、第五十七电阻R57的第二端共接于地，第五十四电阻R54的第二端、第五十电容C50的第一端共接于第二驱动芯片U11的电流采样引脚CS。

在本实施例中，第五开关管Q5的导通和关断由第二驱动芯片U11的驱动引脚DRV输出的驱动信号控制，第五十三电阻R53、第五十四电阻R54、第五十五电阻R55、第五十六电阻R56、第六十七电阻可以组成电流采样电路，对流过第五开关管Q5的电流进行采样得到电流采样信号，并将电流采样信号输出至驱动芯片的电流采样引脚CS。

第二驱动芯片U11的定时引脚TI连接第四十八电容C48的第一端连接，第二驱动芯片U11的反馈引脚、第四十九电容C49的第一端、第二光耦芯片U12的第一输出引脚共接，第二驱动芯片U11的接地引脚、第五十电容C50的第二端、第四十九电容C49的第二端以及第四十八电容C48的第二端共接于地，第二光耦芯片U12的第二输出引脚接地。

第三变压器T3的第一输出端、第十三二极管D13的阳极、第六十三电阻R63的第一端、第六十四电阻R64的第一端共接，第六十三电阻R63的第二端、第六十四电阻R64的第二端以及第四十三电容C43的第一端共接，第十三二极管D13的阴极、第四十三电容C43的第二端、第四电感L4的第一端、第四十四电容C44的第一端以及第五十八电阻R58的第一端共接，第四十四电容C44的第二端接地，第五十八电阻R58的第二端、第五十九电阻R59的第一端以及第二光耦芯片U12的第一输入引脚共接，第五十九电阻R59的第二端、第二光耦芯片U12的第二输入引脚、第六十二电阻R62的第一端以及第二可控硅芯片U13的第一端共接，第六十二电阻R62的第二端连接第四十七电容C47的第一端，第四十七电容C47的第二端、第六十电阻R60的第一端、第六十一电阻R61的第一端以及第二可控硅芯片U13的控制端共接，第二可控硅芯片U13的第二端接地，第六十电阻R60的第二端、第四电感L4的第二端、第四十五电容C45的第一端、第四十六电容C46的第一端共接于第四供电端VCC12V，第四十五电容C45的第二端、第四十六电容C46的第二端接地。

在本实施例中，第二光耦芯片U12、第六十电阻R60、第六十一电阻R61、第六十二电阻R62、第五十九电阻R59组成电压采样电路，该电压采样电路对第四供电端VCC12V的电压进行采样，并分压处理得到电压反馈信号，采样得到电压反馈信号经过第二光耦芯片U12进行光耦隔离处理后反馈至第二驱动芯片U11的反馈引脚FB。

本申请实施例还提供了一种驱动***，驱动***包括如上述任一项的可调驱动电路。

本申请实施例还提供了一种液晶显示装置，液晶显示装置包括：液晶显示面板，以及如上述任一项的可调驱动电路。

在本实施例中，可调驱动电路用于驱动液晶显示面板工作。

液晶显示面板中每个像素单元可以包括普通液晶或者特殊液晶，并可以根据液晶的类型确定驱动工作电压。

以上所述实施例仅用以说明本申请的技术方案，而非对其限制；尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围，均应包含在本申请的保护范围之内。

Claims (10)

1.一种可调驱动电路，其特征在于，所述可调驱动电路包括：

驱动电源电路，用于接入交流电，并根据电压控制信号将所述交流电转换为驱动工作电压；

信号发生电路，用于接收频率控制信号，并根据所述频率控制信号生成周期性矩形波信号；

比较电路，与所述信号发生电路连接，用于接收所述周期性矩形波信号，将所述周期性矩形波信号与预设参考电压信号的电压进行比较，并根据比较结果生成多组脉宽调制信号；

驱动电路，与所述比较电路和所述驱动电源电路连接，用于接收所述驱动工作电压和多组所述脉宽调制信号，并根据多组所述脉宽调制信号将所述驱动工作电压转换为多路电压驱动信号。

2.如权利要求1所述的可调驱动电路，其特征在于，所述可调驱动电路还包括：

电压转换电路，与所述比较电路、所述信号发生电路以及所述驱动电路连接，用于接入交流电，并将所述交流电转换为直流供电电压，以对所述比较电路、所述信号发生电路以及所述驱动电路供电。

3.如权利要求1所述的可调驱动电路，其特征在于，所述可调驱动电路还包括：

主控电路，用于接收遥控信号，并根据遥控信号生成所述频率控制信号和所述电压控制信号。

4.如权利要求3所述的可调驱动电路，其特征在于，所述可调驱动电路还包括：

数据加载电路，与所述主控电路连接，用于为所述主控电路提供数据交互通道。

5.如权利要求1-4任一项所述的可调驱动电路，其特征在于，所述比较电路包括：

参考电压模块，用于提供所述预设参考电压信号；

四路运算放大器，所述四路运算放大器的第一反相引脚、第二正相引脚、第三反相引脚以及第四正相引脚共接所述信号发生电路，所述四路运算放大器的第一正相引脚、第二反相引脚、第三正相引脚以及第四反相引脚共接于所述参考电压模块，所述四路运算放大器的第一输出引脚、第二输出引脚、第三输出引脚以及第四输出引脚分别用于输出第一脉宽调制信号、第二脉宽调制信号、第三脉宽调制信号以及第四脉宽调制信号至所述驱动电路。

6.如权利要求5所述的可调驱动电路，其特征在于，所述比较电路还包括：

运放使能模块，与所述四路运算放大器连接，用于根据运放使能信号控制所述四路运算放大器的工作状态。

7.如权利要求1-4任一项所述的可调驱动电路，其特征在于，所述驱动电路包括：

栅极驱动模块，与所述比较电路连接，用于接收多组脉宽调制信号，并根据多组所述脉宽调制信号生成多组栅极驱动信号；

H桥开关模块，与所述栅极驱动模块和驱动电源电路连接，用于根据所述栅极驱动信号导通或者关断，以将所述驱动工作电压转换为多路电压驱动信号。

8.如权利要求7所述的可调驱动电路，其特征在于，所述驱动电路还包括：

驱动显示模块，用于显示所述H桥开关模块的工作状态。

9.一种驱动***，其特征在于，所述驱动***包括如权利要求1-8任一项所述的可调驱动电路。

10.一种液晶显示装置，其特征在于，包括：

液晶显示面板，以及如权利要求1-8任一项所述的可调驱动电路；

所述可调驱动电路用于驱动所述液晶显示面板工作。