CN219679163U - 显示设备 - Google Patents

显示设备 Download PDF

Info

Publication number
CN219679163U
CN219679163U CN202320308149.0U CN202320308149U CN219679163U CN 219679163 U CN219679163 U CN 219679163U CN 202320308149 U CN202320308149 U CN 202320308149U CN 219679163 U CN219679163 U CN 219679163U
Authority
CN
China
Prior art keywords
sub
pixel
pixels
virtual
subpixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202320308149.0U
Other languages
English (en)
Inventor
金旻首
金润雅
柳安娜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Application granted granted Critical
Publication of CN219679163U publication Critical patent/CN219679163U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/353—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels characterised by the geometrical arrangement of the RGB subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/115—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising active inorganic nanostructures, e.g. luminescent quantum dots
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/352—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels the areas of the RGB subpixels being different

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示设备包括：基底，包括单元区域；以及第一子像素、第二子像素和第三子像素，设置在所述单元区域中，其中，所述单元区域包括虚拟八边形，所述虚拟八边形具有与所述单元区域的中心区域重叠的中心区域，所述虚拟八边形具有与所述单元区域的边界间隔开的多个边，所述第一子像素、所述第二子像素和所述第三子像素设置在所述虚拟八边形内部，并且所述第一子像素、所述第二子像素和所述第三子像素中的至少两者的边界中的每一个与所述虚拟八边形的所述多个边中的至少一个重叠。

Description

显示设备
相关申请的交叉引用
本申请要求于2022年2月24日在韩国知识产权局(KIPO)提交的第10-2022-0024570号韩国专利申请的优先权和权益，该韩国专利申请的全部内容通过引用包含于本文中。
技术领域
实施例涉及一种显示设备。
背景技术
显示设备包括像素。用于显示全色图像的显示设备的像素发射不同颜色的光。例如，显示设备中的一些像素可以具有颜色转换部分。因此，从发光部分产生的第一颜色的光可以被颜色转换部分转换为第二颜色的光，并且转换后的第二颜色的光可以发射到外部。
实用新型内容
申请人发现，存在在用于显示设备的制造工艺期间发生缺陷的高可能性。
实施例提供了一种能够在制造工艺期间减少或最小化缺陷发生的显示设备。
附加方面将在下面的描述中部分地阐述，并且根据所述描述将部分地是显而易见的，或者可以通过实践本公开的实施例来获知所述附加方面。
在实施例中，一种显示设备可以包括：基底，包括单元区域；以及第一子像素、第二子像素和第三子像素，设置在所述单元区域中，其中，所述单元区域可以包括虚拟八边形，所述虚拟八边形具有与所述单元区域的中心区域重叠的中心区域，所述虚拟八边形具有与所述单元区域的边界间隔开的多个边，所述第一子像素、所述第二子像素和所述第三子像素可以设置在所述虚拟八边形内部，并且所述第一子像素、所述第二子像素和所述第三子像素中的至少两者的边界中的每一个可以与所述虚拟八边形的所述多个边中的至少一个重叠。
所述单元区域可以具有四边形形状，并且所述第一子像素、所述第二子像素和所述第三子像素可以彼此间隔开，并且分别发射不同颜色的光。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述第一子像素的边界可以与所述虚拟八边形的所述第一边、所述第二边、所述第三边、所述第七边和所述第八边重叠，所述第二子像素的边界可以与所述虚拟八边形的所述第五边、所述第六边和所述第七边重叠，并且所述第三子像素的边界可以与所述第三边、所述第四边和所述第五边重叠。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述第二子像素的边界可以与所述虚拟八边形的所述第一边、所述第五边、所述第六边、所述第七边和所述第八边重叠，所述第三子像素的边界可以与所述虚拟八边形的所述第一边、所述第二边、所述第三边、所述第四边和所述第五边重叠，所述第一子像素可以设置在所述第二子像素与所述第三子像素之间，并且所述第一子像素的边界可以与所述虚拟八边形的所述第一边和所述第五边重叠。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述单元区域可以包括第一子单元区域、第二子单元区域、第三子单元区域和第四子单元区域，所述第一子像素可以包括所述第一子单元区域中的第一-第一子像素、所述第二子单元区域中的第一-第二子像素、所述第三子单元区域中的第一-第三子像素以及所述第四子单元区域中的第一-第四子像素，所述第二子像素可以包括所述第一子单元区域中的第二-第一子像素、所述第二子单元区域中的第二-第二子像素、所述第三子单元区域中的第二-第三子像素以及所述第四子单元区域中的第二-第四子像素，所述第三子像素可以包括所述第一子单元区域中的第三-第一子像素、所述第二子单元区域中的第三-第二子像素、所述第三子单元区域中的第三-第三子像素以及所述第四子单元区域中的第三-第四子像素，并且所述第一子单元区域中的所述第一-第一子像素可以具有与所述虚拟八边形的所述第七边接触的边界，所述第一子单元区域中的所述第二-第一子像素可以设置为与所述虚拟八边形的所述中心区域相邻，所述第一子单元区域中的所述第三-第一子像素可以具有与所述虚拟八边形的所述第一边接触的边界，设置在所述第二子单元区域中的所述第一-第二子像素、所述第二-第二子像素和所述第三-第二子像素可以相对于在第一方向上延伸并且穿过所述虚拟八边形的所述中心区域的第一中心线与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素对称，设置在所述第三子单元区域中的所述第一-第三子像素、所述第二-第三子像素和所述第三-第三子像素可以相对于所述虚拟八边形的所述中心区域与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素点对称，并且设置在所述第四子单元区域中的所述第一-第四子像素、所述第二-第四子像素和所述第三-第四子像素可以相对于在垂直于所述第一方向的第二方向上延伸并且穿过所述虚拟八边形的所述中心区域的第二中心线与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素对称。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述第一子像素可以包括多个第一子像素，所述第二子像素可以包括多个第二子像素，所述第三子像素可以包括多个第三子像素，所述虚拟八边形的所述第一边、所述第三边、所述第五边和所述第七边可以与所述多个第一子像素中的至少一个的边界、所述多个第二子像素中的至少一个的边界和所述多个第三子像素中的至少一个的边界重叠，并且所述多个第一子像素可以在所述单元区域的对角线方向上彼此分开。
所述单元区域可以具有第一虚拟竖直线、第二虚拟竖直线、第三虚拟竖直线、第一虚拟水平线、第二虚拟水平线以及第三虚拟水平线，所述第一虚拟竖直线、所述第二虚拟竖直线和所述第三虚拟竖直线可以在第一方向上穿过所述虚拟八边形，并且彼此间隔开，并且所述第一虚拟水平线、所述第二虚拟水平线和所述第三虚拟水平线可以在第二方向上穿过所述虚拟八边形，并且彼此间隔开，所述第一虚拟竖直线和所述第一虚拟水平线可以仅穿过所述第一子像素，所述第二虚拟竖直线和所述第二虚拟水平线可以仅穿过所述第二子像素，并且所述第三虚拟竖直线和所述第三虚拟水平线可以仅穿过所述第三子像素。
所述显示设备还可以包括：堤层，设置在所述单元区域中，所述堤层包括：第一孔，与所述第一子像素重叠；第二孔，与所述第二子像素重叠；第三孔，与所述第三子像素重叠；和多个辅助孔；第一量子点层，设置在所述第一孔中；以及第二量子点层，设置在所述第二孔中，其中，所述多个辅助孔中的一些辅助孔可以沿所述第一虚拟竖直线、所述第二虚拟竖直线和所述第三虚拟竖直线或者沿所述第一虚拟水平线、所述第二虚拟水平线和所述第三虚拟水平线设置。
所述多个辅助孔中的所述一些辅助孔可以设置在所述第一子像素、所述第二子像素和所述第三子像素之中的相邻两个子像素之间的区中，或者，所述多个辅助孔中的所述一些辅助孔可以沿所述单元区域的所述边界设置。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述第三子像素可以具有矩形形状，所述矩形形状具有与连接所述单元区域的顶点的第一对角线重叠的长轴，所述第一子像素的中心区域可以与连接所述单元区域的顶点的第二对角线重叠，并且所述第二子像素的中心区域可以与所述第二对角线重叠。
所述第三子像素的边界可以与所述虚拟八边形的所述第二边和所述第六边重叠，和/或，所述第一子像素的边界可以与所述虚拟八边形的所述第四边重叠，和/或，所述第二子像素的边界可以与所述虚拟八边形的所述第八边重叠。
所述显示设备还可以包括：像素限定层，设置在所述基底之上，所述像素限定层包括：第一开口，暴露所述第一子像素的像素电极的中央部分；第二开口，暴露所述第二子像素的像素电极的中央部分；第三开口，暴露所述第三子像素的像素电极的中央部分；和多个第四开口，各自具有在所述单元区域的相应顶点处的中心区域，其中，所述第一子像素的边界可以与所述第一开口重叠，所述第二子像素的边界可以与所述第二开口重叠，并且所述第三子像素的边界可以与所述第三开口重叠。
所述显示设备还可以包括：多个辅助电极，设置在所述基底之上；中间层，包括：发射层，设置在所述第一子像素的所述像素电极、所述第二子像素的所述像素电极以及所述第三子像素的所述像素电极上；和多个接触孔，分别与所述多个第四开口重叠；以及相对电极，设置在所述中间层上，其中，所述多个第四开口和所述多个接触孔可以暴露所述多个辅助电极中的每一个的一部分，并且所述相对电极可以通过所述多个第四开口和所述多个接触孔电连接到所述多个辅助电极。
所述显示设备还可以包括：多条辅助布线，设置在所述基底之上；中间层，包括：发射层，设置在所述第一子像素的所述像素电极、所述第二子像素的所述像素电极以及所述第三子像素的所述像素电极上；和多个接触孔，分别与所述多个第四开口重叠；以及相对电极，设置在所述中间层上，其中，所述多个第四开口和所述多个接触孔可以暴露所述多条辅助布线中的每一条的一部分，并且所述相对电极可以通过所述多个第四开口和所述多个接触孔电连接到所述多条辅助布线。
在实施例中，一种显示设备可以包括：基底，包括单元区域；以及第一子像素、第二子像素和第三子像素，在所述单元区域中，其中，所述第一子像素和所述第二子像素可以在第一方向上彼此相邻，并且所述第二子像素和所述第三子像素可以在与所述第一方向垂直地相交的第二方向上彼此相邻。
所述单元区域可以具有四边形形状，并且所述第一子像素、所述第二子像素和所述第三子像素可以彼此间隔开，并且分别发射不同颜色的光。
所述显示设备还可以包括：像素限定层，设置在所述基底之上，所述像素限定层包括：第一开口，暴露所述第一子像素的像素电极的中央部分；第二开口，暴露所述第二子像素的像素电极的中央部分；第三开口，暴露所述第三子像素的像素电极的中央部分；和第四开口，与所述单元区域的两个相邻侧重叠，其中，所述第一开口和所述第四开口可以在所述第二方向上彼此相邻。
在实施例中，一种显示设备可以包括：基底；以及多个第一子像素、多个第二子像素和多个第三子像素，在所述基底之上，其中，所述多个第一子像素、所述多个第二子像素和所述多个第三子像素可以按具有多个行和多个列的矩阵设置，所述矩阵的每一行可以包括所述多个第一子像素中的至少一个、所述多个第二子像素中的至少一个以及所述多个第三子像素中的至少一个，所述多个第一子像素中的所述至少一个和所述多个第三子像素中的所述至少一个彼此间隔开第一距离，所述第一距离等于或大于相邻列之间的列距离，并且所述矩阵的每一列可以包括所述多个第一子像素中的至少一个、所述多个第二子像素中的至少一个以及所述多个第三子像素中的至少一个，所述每一列中的所述多个第二子像素中的所述至少一个和所述每一列中的所述多个第三子像素中的所述至少一个彼此间隔开第二距离，所述第二距离等于或大于相邻行之间的行距离。
所述多个第一子像素、所述多个第二子像素和所述多个第三子像素可以彼此间隔开，并且发射不同颜色的光，并且设置在所述每一行中的所述多个第一子像素之间的距离可以等于设置在所述每一列中的所述多个第一子像素之间的距离。
在实施例中，一种显示设备可以包括：基底，包括具有四边形形状的单元区域；以及第一子像素、第二子像素和第三子像素，设置在所述单元区域中，所述第一子像素、所述第二子像素和所述第三子像素彼此间隔开，并且分别发射不同颜色的光，其中，所述单元区域可以包括虚拟八边形，所述虚拟八边形具有与所述单元区域的中心区域重叠的中心区域，所述虚拟八边形具有与所述单元区域的边界间隔开的多个边，所述第一子像素、所述第二子像素和所述第三子像素可以设置在所述虚拟八边形内部，并且所述第一子像素、所述第二子像素和所述第三子像素中的至少两者的边界中的每一个可以与所述虚拟八边形的所述多个边中的至少一个重叠。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，并且所述第一子像素的边界可以与所述虚拟八边形的所述第一边、所述第二边、所述第三边、所述第七边和所述第八边重叠。
所述第二子像素的边界可以与所述虚拟八边形的所述第五边、所述第六边和所述第七边重叠，并且所述第三子像素的边界可以与所述第三边、所述第四边和所述第五边重叠。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述第二子像素的边界可以与所述虚拟八边形的所述第一边、所述第五边、所述第六边、所述第七边和所述第八边重叠，所述第三子像素的边界可以与所述虚拟八边形的所述第一边、所述第二边、所述第三边、所述第四边和所述第五边重叠，并且所述第一子像素可以设置在所述第二子像素与所述第三子像素之间。
所述第一子像素的边界可以与所述虚拟八边形的所述第一边和所述第五边重叠。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述单元区域可以包括第一子单元区域、第二子单元区域、第三子单元区域和第四子单元区域，所述第一子像素可以包括所述第一子单元区域中的第一-第一子像素、所述第二子单元区域中的第一-第二子像素、所述第三子单元区域中的第一-第三子像素以及所述第四子单元区域中的第一-第四子像素，所述第二子像素可以包括所述第一子单元区域中的第二-第一子像素、所述第二子单元区域中的第二-第二子像素、所述第三子单元区域中的第二-第三子像素以及所述第四子单元区域中的第二-第四子像素，所述第三子像素可以包括所述第一子单元区域中的第三-第一子像素、所述第二子单元区域中的第三-第二子像素、所述第三子单元区域中的第三-第三子像素以及所述第四子单元区域中的第三-第四子像素，并且所述第一子单元区域中的所述第一-第一子像素可以具有与所述虚拟八边形的所述第七边接触的边界，所述第一子单元区域中的所述第二-第一子像素可以设置为与所述虚拟八边形的所述中心区域相邻，所述第一子单元区域中的所述第三-第一子像素可以具有与所述虚拟八边形的所述第一边接触的边界，设置在所述第二子单元区域中的所述第一-第二子像素、所述第二-第二子像素和所述第三-第二子像素可以相对于在第一方向上延伸并且穿过所述虚拟八边形的所述中心区域的第一中心线与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素对称，设置在所述第三子单元区域中的所述第一-第三子像素、所述第二-第三子像素和所述第三-第三子像素可以相对于所述虚拟八边形的所述中心区域与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素点对称，并且设置在所述第四子单元区域中的所述第一-第四子像素、所述第二-第四子像素和所述第三-第四子像素可以相对于在垂直于所述第一方向的第二方向上延伸并且穿过所述虚拟八边形的所述中心区域的第二中心线与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素对称。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述第一子像素可以包括多个第一子像素，所述第二子像素可以包括多个第二子像素，所述第三子像素可以包括多个第三子像素，并且所述虚拟八边形的所述第一边、所述第三边、所述第五边和所述第七边可以与所述多个第一子像素中的至少一个的边界、所述多个第二子像素中的至少一个的边界和所述多个第三子像素中的至少一个的边界重叠。
所述多个第一子像素可以在所述单元区域的对角线方向上彼此分开。
所述单元区域可以具有第一虚拟竖直线、第二虚拟竖直线、第三虚拟竖直线、第一虚拟水平线、第二虚拟水平线以及第三虚拟水平线，所述第一虚拟竖直线、所述第二虚拟竖直线和所述第三虚拟竖直线可以在第一方向上穿过所述虚拟八边形，并且可以彼此间隔开，并且所述第一虚拟水平线、所述第二虚拟水平线和所述第三虚拟水平线可以在第二方向上穿过所述虚拟八边形，并且可以彼此间隔开，所述第一虚拟竖直线和所述第一虚拟水平线可以仅穿过所述第一子像素，所述第二虚拟竖直线和所述第二虚拟水平线可以仅穿过所述第二子像素，并且所述第三虚拟竖直线和所述第三虚拟水平线可以仅穿过所述第三子像素。
所述显示设备还可以包括：堤层，设置在所述单元区域中，所述堤层包括：第一孔，与所述第一子像素重叠；第二孔，与所述第二子像素重叠；第三孔，与所述第三子像素重叠；和多个辅助孔；第一量子点层，设置在所述第一孔中；以及第二量子点层，设置在所述第二孔中，其中，所述多个辅助孔中的一些辅助孔可以沿所述第一虚拟竖直线、所述第二虚拟竖直线和所述第三虚拟竖直线或者沿所述第一虚拟水平线、所述第二虚拟水平线和所述第三虚拟水平线设置。
所述多个辅助孔中的所述一些辅助孔可以设置在所述第一子像素、所述第二子像素和所述第三子像素之中的相邻两个子像素之间的区中。
所述多个辅助孔中的所述一些辅助孔可以沿所述单元区域的所述边界设置。
所述虚拟八边形的所述多个边可以包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，所述第三子像素可以具有矩形形状，所述矩形形状具有与连接所述单元区域的顶点的第一对角线重叠的长轴，所述第一子像素的中心区域可以与连接所述单元区域的顶点的第二对角线重叠，并且所述第二子像素的中心区域可以与所述第二对角线重叠。
所述第三子像素的边界可以与所述虚拟八边形的所述第二边和所述第六边重叠。
所述第一子像素的边界可以与所述虚拟八边形的所述第四边重叠。
所述第二子像素的边界可以与所述虚拟八边形的所述第八边重叠。
所述的显示设备还可以包括：像素限定层，设置在所述基底之上，所述像素限定层包括：第一开口，暴露所述第一子像素的像素电极的中央部分；第二开口，暴露所述第二子像素的像素电极的中央部分；第三开口，暴露所述第三子像素的像素电极的中央部分；和多个第四开口，各自具有在所述单元区域的相应顶点处的中心区域，其中，所述第一子像素的边界可以与所述第一开口重叠，所述第二子像素的边界可以与所述第二开口重叠，并且所述第三子像素的边界可以与所述第三开口重叠。
所述显示设备还可以包括：多个辅助电极，设置在所述基底之上；中间层，包括：发射层，设置在所述第一子像素的所述像素电极、所述第二子像素的所述像素电极以及所述第三子像素的所述像素电极上；和多个接触孔，分别与所述多个第四开口重叠；以及相对电极，设置在所述中间层上，其中，所述多个第四开口和所述多个接触孔可以暴露所述多个辅助电极中的每一个的一部分，并且所述相对电极可以通过所述多个第四开口和所述多个接触孔电连接到所述多个辅助电极。
所述显示设备还可以包括：多条辅助布线，设置在所述基底之上；中间层，包括：发射层，设置在所述第一子像素的所述像素电极、所述第二子像素的所述像素电极以及所述第三子像素的所述像素电极上；和多个接触孔，分别与所述多个第四开口重叠；以及相对电极，设置在所述中间层上，其中，所述多个第四开口和所述多个接触孔可以暴露所述多条辅助布线中的每一条的一部分，并且所述相对电极可以通过所述多个第四开口和所述多个接触孔电连接到所述多条辅助布线。
所述第一子像素的面积可以大于所述第二子像素的面积和所述第三子像素的面积，并且所述第二子像素的所述面积可以等于或大于所述第三子像素的所述面积。
在实施例中，一种显示设备可以包括：基底，包括具有四边形形状的单元区域；以及第一子像素、第二子像素和第三子像素，在所述单元区域中彼此间隔开，并且分别发射不同颜色的光，其中，所述第一子像素和所述第二子像素可以在第一方向上彼此相邻，并且所述第二子像素和所述第三子像素可以在与所述第一方向垂直地相交的第二方向上彼此相邻。
所述显示设备还可以包括：像素限定层，设置在所述基底之上，所述像素限定层包括：第一开口，暴露所述第一子像素的像素电极的中央部分；第二开口，暴露所述第二子像素的像素电极的中央部分；第三开口，暴露所述第三子像素的像素电极的中央部分；和第四开口，与所述单元区域的两个相邻侧重叠，其中，所述第一开口和所述第四开口可以在所述第二方向上彼此相邻。
在实施例中，一种显示设备可以包括：基底；以及多个第一子像素、多个第二子像素和多个第三子像素，在所述基底之上彼此间隔开，并且发射不同颜色的光，其中，所述多个第一子像素、所述多个第二子像素和所述多个第三子像素可以按具有多个行和多个列的矩阵设置，所述矩阵的每一行可以包括所述多个第一子像素中的至少一个、所述多个第二子像素中的至少一个以及所述多个第三子像素中的至少一个，所述多个第一子像素中的所述至少一个和所述多个第三子像素中的所述至少一个彼此间隔开第一距离，所述第一距离等于或大于相邻列之间的列距离，并且所述矩阵的每一列可以包括所述多个第一子像素中的至少一个、所述多个第二子像素中的至少一个以及所述多个第三子像素中的至少一个，所述每一列中的所述多个第二子像素中的所述至少一个和所述每一列中的所述多个第三子像素中的所述至少一个彼此间隔开第二距离，所述第二距离等于或大于相邻行之间的行距离。
设置在所述每一行中的所述多个第一子像素之间的距离可以等于设置在所述每一列中的所述多个第一子像素之间的距离。
根据对实施例、附图和权利要求的以下详细描述，这些和/或其它方面将变得显而易见并且更容易理解。
附图说明
根据结合附图进行的以下描述，本公开的某些实施例的上述和其它方面、特征和优点将更加显而易见，在附图中：
图1是根据实施例的显示设备的示意性截面图；
图2是根据实施例的显示设备的像素的等效电路图；
图3是根据实施例的图1的显示设备的一部分的示意性平面图；
图4是图1的显示设备的像素限定层的示意性平面图；
图5A、图5B和图5C是沿图4的线II-II’截取的显示设备的示意性截面图；
图6、图7和图8是根据实施例的图1的显示设备的一部分的示意性平面图；
图9是根据实施例的图1的显示设备的一部分的示意性平面图；
图10是图9的显示设备的像素限定层的示意性平面图；
图11是根据实施例的图1的显示设备的一部分的示意性平面图；
图12是根据实施例的图1的显示设备的一部分的示意性平面图；
图13是图12的显示设备的堤层的示意性平面图；
图14是沿图13的线III-III’截取的显示设备的示意性截面图；
图15是根据实施例的图1的显示设备的一部分的示意性平面图，并且图16是图15的显示设备的堤层的示意性平面图；
图17、图18和图19是根据实施例的图1的显示设备的一部分的示意性平面图；
图20是图19的显示设备的堤层的示意性平面图；
图21是根据实施例的图1的显示设备的一部分的示意性平面图；
图22是图21的显示设备的像素限定层的示意性平面图；并且
图23和图24是根据实施例的图1的显示设备的一部分的示意性平面图。
具体实施方式
现在将详细参考其示例在附图中被示出的实施例，在附图中，同样的附图标记始终指代同样的元件。在这方面，实施例可以具有不同的形式，并且不应被解释为限于本文中所阐述的描述。因此，下面仅通过参考附图描述实施例，以解释描述的各方面。如本文中所使用的，术语“和/或”包括一个或多个相关所列项的任意组合和所有组合。在整个公开中，表述“a、b和c中的至少一个(种/者)”表示仅a、仅b、仅c、a和b两者、a和c两者、b和c两者、a、b和c的全部或者它们的变体。
尽管本公开允许各种改变和众多实施例，但是将在附图中示出并在书面描述中描述特定实施例。将根据下面参照附图详细描述的实施例来阐明本公开的效果和特征以及用于实现它们的方法。然而，实施例不限于以下实施例并且可以以不同的形式实现。
在下文中，将参照附图描述实施例，在附图中，同样的附图标记始终指代同样的元件并且为了描述的方便省略其冗余描述。
尽管可以使用诸如“第一”和“第二”的术语来描述各种组件，但是这些组件不必限于上述术语。上述术语用于将一个组件与另一个组件区分开。
除非上下文另外明确指出，否则如本文中使用的单数形式“一”、“一个(种/者)”和“所述(该)”也意图包括复数形式。
将理解的是，如本文中使用的术语“包括”、“包含”、“含有”和/或“具有”说明存在所陈述的特征或组件，但不排除添加一个或多个其它特征或组件。
将进一步理解的是，当层、区或组件被称为“在”另一层、区或组件“上”时，所述层、区或组件可以直接或间接在所述另一层、区或组件上。例如，可以存在居间层、区或组件。
将理解的是，当层、区或组件被称为“连接”到另一层、区或组件时，所述层、区或组件可以“直接连接”到所述另一层、区或组件，或者可以“间接连接”到所述另一层、区或组件且其它层、区或组件介于它们之间。例如，将理解的是，当层、区或组件被称为“电连接”到另一层、区或组件时，所述层、区或组件可以“直接电连接”到所述另一层、区或组件，或者可以“间接电连接”到所述另一层、区或组件且其它层、区或组件介于它们之间。
在说明书中，“A和/或B”是指A、或者B、或者A和B。在说明书中，“A和B中的至少一个(种/者)”是指A、或者B、或者A和B。
x轴、y轴和z轴不限于矩形坐标系的三个轴，并且可以在更广泛的意义上解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
在可以不同地实施特定实施例的情况下，可以以与所描述的顺序不同的顺序执行具体工艺顺序。作为示例，两个连续描述的工艺可以基本上同时执行或者以相反的顺序执行。
为了便于解释，附图中的元件的尺寸可能被放大或缩小。作为示例，为了便于描述而任意地表示附图中示出的每个元件的尺寸和厚度，并且因此，本公开不一定限于此。
图1是根据实施例的显示设备的示意性截面图。具体地，图1是根据实施例的沿图3的线I-I’截取的显示设备的示意性截面图。
根据实施例的显示设备可以包括第一基底100、各自布置在第一基底100上的第一子像素PX1、第二子像素PX2和第三子像素PX3以及第二基底400。
第一基底100可以包括玻璃、金属或聚合物树脂。第一基底100可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素的聚合物树脂。第一基底100可以具有多层结构，所述多层结构包括各自包含聚合物树脂的两个层以及在所述两个层之间的包含无机材料(例如，氧化硅、氮化硅和氮氧化硅)的阻挡层。然而，实施例不限于此。
第一像素电极311、第二像素电极321和第三像素电极331可以设置在第一基底100之上。除第一像素电极311、第二像素电极321和第三像素电极331之外，分别与第一像素电极311、第二像素电极321和第三像素电极331连接的第一薄膜晶体管210、第二薄膜晶体管220和第三薄膜晶体管230也可以设置在第一基底100之上。如图1中所示，第一像素电极311可以电连接到第一薄膜晶体管210，第二像素电极321可以电连接到第二薄膜晶体管220，并且第三像素电极331可以电连接到第三薄膜晶体管230。第一像素电极311、第二像素电极321和第三像素电极331可以设置在下面描述的平坦化层140上，平坦化层140设置在第一基底100之上。
第一薄膜晶体管210可以包括第一半导体层211、第一栅极电极213、第一源极电极215a和第一漏极电极215b。例如，第一半导体层211可以包括非晶硅、多晶硅、有机半导体材料或氧化物半导体材料。第一栅极电极213可以包括各种导电材料且具有各种层结构，并且包括例如钼(Mo)层和铝(Al)层。例如，第一栅极电极213可以具有Mo/Al/Mo的堆叠结构。在另一示例中，第一栅极电极213可以包括氮化钛(TiNx)层、Al层和/或Ti层。第一源极电极215a和第一漏极电极215b也可以包括各种导电材料和各种层结构，并且可以包括例如Ti层、Al层和/或铜(Cu)层。例如，第一源极电极215a和第一漏极电极215b可以各自具有Ti/Al/Ti的堆叠结构。
为了确保第一半导体层211和第一栅极电极213之间的绝缘，可以在第一半导体层211与第一栅极电极213之间设置栅极绝缘层121。例如，栅极绝缘层121可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。例如，层间绝缘层131可以设置在第一栅极电极213上。例如，层间绝缘层131可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。第一源极电极215a和第一漏极电极215b可以设置在层间绝缘层131上。包括无机材料的绝缘层可以通过化学气相沉积(CVD)或原子层沉积(ALD)形成。这也适用于下面的实施例及其修改。
缓冲层110可以设置在第一薄膜晶体管210与第一基底100之间。例如，缓冲层110可以包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。缓冲层110可以增加第一基底100的上表面的平整度，或者防止或减少杂质通过第一基底100渗透到第一薄膜晶体管210的第一半导体层211中。
设置在第二子像素PX2中的第二薄膜晶体管220可以包括第二半导体层221、第二栅极电极223、第二源极电极225a和第二漏极电极225b。设置在第三子像素PX3中的第三薄膜晶体管230可以包括第三半导体层231、第三栅极电极233、第三源极电极235a和第三漏极电极235b。由于第二薄膜晶体管220的结构和第三薄膜晶体管230的结构与设置在第一子像素PX1中的第一薄膜晶体管210的结构相同或类似，因此为了描述的方便省略了它们的描述。
平坦化层140可以设置在第一薄膜晶体管210上。作为示例，如图1中所示，在包括第一像素电极311的有机发光元件设置在第一薄膜晶体管210之上的情况下，平坦化层140可以使覆盖第一薄膜晶体管210的保护层的上部部分基本上平坦化。平坦化层140可以包括例如亚克力、苯并环丁烯(BCB)或六甲基二硅氧烷(HMDSO)。尽管图1示出了平坦化层140是单层，但是平坦化层140可以是多层。然而，实施例不限于此。
有机发光元件可以设置在第一子像素PX1中。例如，有机发光元件可以包括第一像素电极311、相对电极305以及设置在第一像素电极311与相对电极305之间的中间层303。例如，中间层303可以包括发射层。如图1中所示，第一像素电极311可以通过经由形成在平坦化层140等中的接触孔与第一源极电极215a和第一漏极电极215b中的一者接触而电连接到第一薄膜晶体管210。第一像素电极311可以包括光透射导电层和反射层。例如，光透射导电层可以包括诸如氧化铟锡(ITO)、氧化铟(In2O3)或氧化铟锌(IZO)的光透射导电氧化物。反射层可以包括诸如铝(Al)或银(Ag)的金属。作为示例，第一像素电极311可以具有ITO/Ag/ITO的三层结构。
有机发光元件可以设置在第二子像素PX2中。例如，有机发光元件可以包括第二像素电极321、相对电极305以及设置在第二像素电极321与相对电极305之间的中间层303。例如，中间层303可以包括发射层。有机发光元件可以设置在第三子像素PX3中，并且可以包括第三像素电极331、相对电极305以及设置在第三像素电极331与相对电极305之间的中间层303。例如，中间层303可以包括发射层。第二像素电极321可以通过经由形成在平坦化层140等中的接触孔与第二源极电极225a和第二漏极电极225b中的一者接触而电连接到第二薄膜晶体管220。第三像素电极331可以通过经由形成在平坦化层140等中的接触孔与第三源极电极235a和第三漏极电极235b中的一者接触而电连接到第三薄膜晶体管230。对第一像素电极311的描述适用于第二像素电极321和第三像素电极331。
如上所述，包括发射层的中间层303可以设置在第二子像素PX2的第二像素电极321和第三子像素PX3的第三像素电极331以及第一子像素PX1的第一像素电极311上。中间层303可以(作为一体)在第一像素电极311、第二像素电极321和第三像素电极331之上连续地延伸。例如，如图5A中所示，中间层303可以具有用于相对电极305和辅助电极341之间的电接触的接触孔303H。例如，中间层303可以在第一像素电极311、第二像素电极321和第三像素电极331上图案化。除发射层之外，中间层303还可以包括空穴注入层、空穴传输层和/或电子传输层等。包括在中间层303中的多个层中的一些层可以(作为一体)在第一像素电极311、第二像素电极321、第三像素电极331之上连续地延伸，并且包括在中间层303中的多个层中的其它层可以被图案化以分离地设置在第一像素电极311、第二像素电极321和第三像素电极331上。
中间层303的发射层可以发射具有第一波长带中的波长的光。第一波长带可以例如在从大约450nm到大约495nm的范围内。
中间层303上的相对电极305可以(作为一体)在第一像素电极311至第三像素电极331之上连续地延伸。相对电极305可以包括包含ITO、In2O3或IZO的光透射导电层，并且包括包含诸如铝(Al)、锂(Li)、镁(Mg)、镱(Yb)或银(Ag)的金属的半透射层。作为示例，相对电极305可以是包含MgAg、AgYb、Yb/MgAg或Li/MgAg的半透射层。
像素限定层150可以设置在平坦化层140上。像素限定层150可以包括各自与相应像素对应(例如，重叠)的开口。例如，像素限定层150可以覆盖第一像素电极311、第二像素电极321和第三像素电极331中的每一者的边缘，并且可以包括暴露第一像素电极311的中央部分的第一开口151、暴露第二像素电极321的中央部分的第二开口152以及暴露第三像素电极331的中央部分的第三开口153。像素限定层150可以限定子像素。例如，如图1中所示，像素限定层150可以通过增加相对电极305与第一像素电极311、第二像素电极321和第三像素电极331中的每一者的边缘之间的距离来防止在第一像素电极311、第二像素电极321和第三像素电极331的边缘处发生电弧等。像素限定层150可以包括诸如聚酰亚胺或HMDSO的有机材料。
如图5A中所示，像素限定层150还可以包括用于相对电极305和辅助电极341之间的电接触的第四开口155。在平面图中，中间层303的接触孔303H可以与像素限定层150的第四开口155重叠。相对电极305可以通过辅助电极341接收额外的电力，并且由此防止设置在大尺寸的显示设备的中间区域(例如，中心区域)中的像素的亮度降低。
第二基底400可以包括与第一开口151重叠的第一区域A1、与第二开口152重叠的第二区域A2以及与第三开口153重叠的第三区域A3。第二基底400可以设置在第一基底100之上，使得第一像素电极311、第二像素电极321和第三像素电极331设置在第二基底400与第一基底100之间。第二基底400可以包括玻璃、金属或聚合物树脂。第二基底400可以包括诸如聚醚砜、聚丙烯酸酯、聚醚酰亚胺、聚萘二甲酸乙二醇酯、聚对苯二甲酸乙二醇酯、聚苯硫醚、聚芳酯、聚酰亚胺、聚碳酸酯或醋酸丙酸纤维素的聚合物树脂。第二基底400可以具有多层结构，所述多层结构包括各自包含聚合物树脂的两个层以及在所述两个层之间的包含无机材料(诸如氧化硅、氮化硅和氮氧化硅)的阻挡层。然而，实施例不限于此。第二基底400可以是柔性的或可弯折的。
堤层500可以设置在第二基底400的在一方向(例如，z轴方向)上面对第一基底100的下表面400b上。例如，堤层500可以设置在第二基底400与第一基底100之间。堤层500可以包括第一孔501、第二孔502、第三孔503和辅助孔510(见图13)。
堤层500的第一孔501可以与像素限定层150的第一开口151对应(例如，重叠)，堤层500的第二孔502可以与像素限定层150的第二开口152对应(例如，重叠)，并且堤层500的第三孔503可以与像素限定层150的第三开口153对应(例如，重叠)。当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，堤层500的第一孔501可以与像素限定层150的暴露第一像素电极311的第一开口151重叠，堤层500的第二孔502可以与像素限定层150的暴露第二像素电极321的第二开口152重叠，并且堤层500的第三孔503可以与像素限定层150的暴露第三像素电极331的第三开口153重叠。因此，当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，堤层500的第一孔501、第二孔502和第三孔503中的每一者的边缘的形状可以和与其对应的像素限定层150的第一开口151、第二开口152和第三开口153的边缘的形状相同或类似。因此，堤层500的第一孔501可以与第一像素电极311对应(例如，重叠)，堤层500的第二孔502可以与第二像素电极321对应(例如，重叠)，并且堤层500的第三孔503可以与第三像素电极331对应(例如，重叠)。
堤层500可以包括各种材料，并且包括诸如氧化硅、氮化硅和/或氮氧化硅的无机材料。例如，堤层500可以包括光致抗蚀剂材料。因此，堤层500可以通过诸如曝光工艺和显影工艺的工艺容易地形成。
第一量子点层415可以设置在堤层500的第一孔501内部。当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，第一量子点层415可以与第一像素电极311重叠。第一量子点层415可以将穿过第一量子点层415的第一波长带中的光(例如，从大约450nm到大约495nm的范围内的光)转换为第二波长带中的光。第二波长带可以例如在从大约630nm到大约780nm的范围内。然而，实施例不限于此。例如，被第一量子点层415波长转换之前的第一波长带和被第一量子点层415波长转换之后的第二波长带可以被改变或修改。
第一量子点层415可以包括分散在第一量子点层415中的量子点。在实施例中，量子点表示半导体化合物的晶体，并且可以包括可以根据晶体的尺寸发射各种波长带中的光的任意材料。量子点的直径可以是例如大约1nm至大约10nm。
量子点可以通过湿化学工艺、金属有机化学气相沉积工艺、分子束外延工艺或类似工艺合成或形成。湿化学工艺可以是将有机溶剂与前体材料混合并且之后生长量子点晶体的方法。在湿化学工艺中，在晶体生长的情况下，有机溶剂可以自然地用作在量子点晶体的表面上配合的分散剂，并且可以控制晶体的生长。因此，湿化学工艺可以比气相沉积(诸如金属有机化学气相沉积(MOCVD)或分子束外延(MBE))简单。例如，湿化学工艺可以以低成本控制量子点的生长。
量子点可以包括III-VI族半导体化合物、II-VI族半导体化合物、III-V族半导体化合物、I-III-VI族半导体化合物、IV-VI族半导体化合物、IV族元素或化合物以及它们的任意组合中的一种。
III-VI族半导体化合物的示例可以包括二元素化合物(包括GaS、GaSe、Ga2Se3、GaTe、InS、InSe、In2Se3和InTe中的一种)；三元素化合物(包括InGaS3和InGaSe3中的一种)；或者它们的任意组合。II-VI族半导体化合物的示例可以包括二元素化合物(包括CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、MgSe和MgS中的一种)；三元素化合物(包括CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、MgZnSe和MgZnS中的一种)；四元素化合物(包括CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe和HgZnSTe中的一种)；或者它们的任意组合。
III-V族半导体化合物的示例可以包括二元素化合物(包括GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs和InSb中的一种)；三元素化合物(包括GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InGaP、InNP、InAlP、InNAs、InNSb、InPAs和InPSb中的一种)；四元素化合物(包括GaAlNP、GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs和InAlPSb中的一种)；或者它们的任意组合。III-V族半导体化合物还可以包括II族元素。还包括II族元素的III-V族半导体化合物的示例可以包括InZnP、InGaZnP或InAlZnP。
I-III-VI族半导体化合物的示例可以包括三元素化合物(包括AgInS、AgInS2、CuInS、CuInS2、CuGaO2、AgGaO2或AgAlO2)或者它们的任意组合。
IV-VI族半导体化合物的示例可以包括二元素化合物(包括SnS、SnSe、SnTe、PbS、PbSe或PbTe)、三元素化合物(包括SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe或SnPbTe)、四元素化合物(包括SnPbSSe、SnPbSeTe或SnPbSTe)、或者它们的任意组合。
IV族元素或化合物可以包括单元素化合物(包括Si或Ge)、二元素化合物(包括SiC或SiGe)、或者它们的任意组合。
包括在多元素化合物(诸如二元素化合物、三元素化合物和四元素化合物)中的每种元素可以以均匀的浓度或不均匀的浓度存在于颗粒中。
量子点可以具有单一结构或双重结构，所述单一结构具有包括在量子点中的每种元素的均匀的浓度，所述双重结构具有核和覆盖核的壳。作为示例，核的材料可以与壳的材料不同。量子点的壳可以用作防止核的化学变化以维持半导体特性的保护层，并且/或者可以用作用于为量子点提供电泳特性的充电层。壳可以包括单层或多层。核与壳之间的界面(或边界)可以具有其中存在于壳中的元素的浓度随着靠近核的中心而逐渐地降低的浓度梯度。
量子点的壳的示例可以包括金属或非金属的氧化物、半导体化合物或者它们的组合。金属或非金属的氧化物的示例可以包括二元素化合物(包括SiO2、Al2O3、TiO2、ZnO、MnO、Mn2O3、Mn3O4、CuO、FeO、Fe2O3、Fe3O4、CoO、Co3O4、NiO)、三元素化合物(包括MgAl2O4、CoFe2O4、NiFe2O4、CoMn2O4)或者它们的任意组合。如上所述，半导体化合物的示例可以包括III-VI族半导体化合物、II-VI族半导体化合物、III-V族半导体化合物、I-III-VI族半导体化合物和IV-VI族半导体化合物或者它们的任意组合。作为示例，半导体化合物可以包括CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnSeS、ZnTeS、GaAs、GaP、GaSb、HgS、HgSe、HgTe、InAs、InP、InGaP、InSb、AlAs、AlP、AlSb和它们的任意组合中的一种。
量子点可以具有大约45nm或更小(具体地，大约40nm或更小，并且更具体地，大约30nm或更小)的光发射波长光谱的半峰全宽(FWHM)。在这个范围内，可以改善颜色纯度或颜色再现性。例如，由于从量子点发射的光在所有的方向上发射，因此可以改善或扩大光的视角。
例如，量子点的形状可以是球形形状、角锥形状、多臂形状或立方体形状等，并且量子点可以是纳米颗粒、纳米管、纳米线、纳米纤维或纳米片颗粒等。
由于通过调整量子点的尺寸来调整能带隙，因此可以从量子点发射层产生各种波长带中的光。因此，可以通过使用不同尺寸的量子点来实现发射各种波长带中的光的发光元件。例如，可以选择量子点的尺寸使得发射红光、绿光和/或蓝光。例如，可以配置量子点的尺寸使得各种颜色的光被组合以发射白光。
第一量子点层415可以包括散射体。由于入射光被第一量子点层415的散射体散射，因此入射光可以被第一量子点层415内部的量子点有效地转换。散射体不被限制，只要它们是可以通过在散射体与光透射树脂之间形成光学界面而部分地散射所透射的光的材料即可。例如，散射体可以是金属氧化物颗粒或有机颗粒。用于散射体的金属氧化物的示例可以包括氧化钛(TiO2)、氧化锆(ZrO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)或氧化锡(SnO2)。用于散射体的有机材料的示例可以包括丙烯酸树脂或氨基甲酸酯树脂。散射体可以在不同的方向上散射光而不管入射角度如何，同时基本上不转换入射光的波长。因此，散射体可以改善显示设备的侧向可视性(lateral visibility)。例如，第一量子点层415的散射体可以通过增加入射到第一量子点层415的光与量子点相遇的可能性来提高光转换效率。
对于用于第一量子点层415的树脂，可以使用任何材料，只要该材料具有对于散射体的高分散特性和光透射特性即可。作为示例，诸如丙烯酸类树脂、酰亚胺类树脂、环氧类树脂、BCB或HMDSO的聚合物树脂可以用于形成第一量子点层415。用于形成第一量子点层415的材料可以通过喷墨印刷工艺设置在堤层500的与第一像素电极311重叠的第一孔501内部。
第二量子点层425可以设置在堤层500的第二孔502内部。当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，第二量子点层425可以与第二像素电极321重叠。第二量子点层425可以将穿过第二量子点层425的第一波长带中的光转换为第三波长带中的光。第三波长带可以例如在从大约495nm到大约570nm的范围内。然而，实施例不限于此。例如，被第二量子点层425波长转换之前的第一波长带和被第二量子点层425波长转换之后的第三波长带可以被改变或修改。
第二量子点层425可以具有分散在第二量子点层425中的量子点。在实施例中，量子点可以是半导体化合物的晶体，并且可以包括可以根据晶体的尺寸发射各种波长带中的光的任意材料。量子点的直径可以是例如大约1nm至大约10nm。由于对包括在第一量子点层415中的量子点的描述适用于包括在第二量子点层425中的量子点，因此为了描述的方便省略了对包括在第二量子点层425中的量子点的描述。
第二量子点层425可以包括散射体。由于入射光被第二量子点层425的散射体散射，因此入射光可以被第二量子点层425内部的量子点有效地转换。散射体不被限制，只要它们是可以通过在散射体与光透射树脂之间形成光学界面而部分地散射所透射的光的材料即可。例如，散射体可以是金属氧化物颗粒或有机颗粒。用于散射体的金属氧化物或用于散射体的有机材料与上面描述的相同。散射体可以在不同的方向上散射光而不管入射角度如何，同时基本上不转换入射光的波长。因此，散射体可以改善显示设备的侧向可视性。例如，第二量子点层425的散射体可以通过增加入射到第二量子点层425的光与量子点相遇的可能性来提高光转换效率。
对于用于第二量子点层425的树脂，可以使用任何材料，只要该材料具有对于散射体的高分散特性和光透射特性即可。作为示例，诸如丙烯酸类树脂、酰亚胺类树脂、环氧类树脂、BCB或HMDSO的聚合物树脂可以用于形成第二量子点层425。用于形成第二量子点层425的材料可以通过喷墨印刷工艺设置在堤层500的与第二像素电极321重叠的第二孔502内部。
第三子像素PX3可以将从包括发射层的中间层303产生的具有第一波长带中的波长的光通过第二基底400发射到外部，而无需波长转换。因此，第三子像素PX3可以不具有量子点层。因此，包括光透射树脂的光透射层435可以设置在堤层500的与第三像素电极331重叠的第三孔503内部。光透射层435可以包括亚克力、苯并环丁烯(BCB)或六甲基二硅氧烷(HMDSO)。此外，光透射层435还可以包括散射体。与图1的实施例相比，可以不设置堤层500的第三孔503内部的光透射层435。
为了保护第一量子点层415、第二量子点层425和光透射层435，可以如图1和图4中所示设置保护层600。例如，保护层600可以与第一量子点层415、第二量子点层425和光透射层435的面向第一基底100的表面(例如，下表面)接触。保护层600可以包括诸如氧化硅或氮化硅的无机材料。作为示例，保护层600可以具有包括氧化硅层和氮化硅层的双层结构。
如上所述，第一量子点层415和第二量子点层425可以通过喷墨印刷工艺形成。例如，包括第一孔501、第二孔502和第三孔503的堤层500可以形成在第二基底400上。第一量子点层415和第二量子点层425可以通过使用喷墨印刷工艺将用于形成第一量子点层415的材料打点(dotting)在第一孔501中以及使用喷墨印刷工艺将用于形成第二量子点层425的材料打点在第二孔502中来形成。
例如，在使用喷墨印刷工艺打点用于形成第一量子点层415的材料的工艺期间，该材料可能未设置在第一孔501中，并且在打点用于形成第二量子点层425的材料的工艺期间，该材料可能未设置在第二孔502中。例如，如图13、图16和图20中所示，在根据实施例的显示设备中堤层500可以包括辅助孔510，以便降低用于形成第一量子点层415的材料设置在第二孔502或第三孔503中的可能性并且降低用于形成第二量子点层425的材料设置在第一孔501或第三孔503中的可能性。
图2是根据实施例的显示设备的像素的等效电路图。
参考图2，每个像素可以通过像素电路PC和连接到像素电路PC的有机发光二极管OLED实现。例如，像素电路PC可以连接到扫描线SL和数据线DL。像素电路PC可以包括驱动薄膜晶体管T1、开关薄膜晶体管T2、感测薄膜晶体管T3和存储电容器Cst。
扫描线SL可以连接到开关薄膜晶体管T2的栅极电极G_2。数据线DL可以连接到开关薄膜晶体管T2的源极电极S_2。存储电容器Cst的第一电极CE1可以连接到开关薄膜晶体管T2的漏极电极D_2。
因此，开关薄膜晶体管T2可以响应于每个像素的来自扫描线SL的扫描信号Sn向第一节点N1供应数据线DL的数据电压Dm。
驱动薄膜晶体管T1的栅极电极G_1可以连接到第一节点N1。驱动薄膜晶体管T1的源极电极S_1可以连接到传送驱动电压ELVDD的驱动电压线PL。驱动薄膜晶体管T1的漏极电极D_1可以连接到有机发光二极管OLED的像素电极。
因此，驱动薄膜晶体管T1可以根据驱动薄膜晶体管T1的源极-栅极电压(Vgs)(例如，施加在驱动电压线PL与第一节点N1之间的电压)调整流过有机发光二极管OLED的电流的量。
感测控制线SSL可以连接到感测薄膜晶体管T3的栅极电极G_3，源极电极S_3可以连接到第二节点N2，并且漏极电极D_3可以连接到参考电压线RL。在实施例中，感测薄膜晶体管T3可以被扫描线SL而不是感测控制线SSL控制。
感测薄膜晶体管T3可以感测有机发光二极管OLED的第一电极(例如，像素电极)的电位。感测薄膜晶体管T3可以响应于来自感测控制线SSL的感测信号SSn从参考电压线RL向第二节点N2供应预充电电压，或者在感测期间向参考电压线RL供应有机发光二极管OLED的第一电极(例如，像素电极)的电压。
存储电容器Cst的第一电极CE1可以连接到第一节点N1，并且第二电极CE2可以连接到第二节点N2。存储电容器Cst可以用分别供应到第一节点N1和第二节点N2的电压之间的电压差进行充电，并且可以供应电压差作为驱动薄膜晶体管T1的驱动电压。作为示例，存储电容器Cst可以用分别供应到第一节点N1和第二节点N2的数据电压Dm和预充电电压(Vpre)之间的电压差进行充电。
偏置电极BSM可以形成为对应于驱动薄膜晶体管T1，并且可以连接到感测薄膜晶体管T3的源极电极S_3。由于偏置电极BSM接收与感测薄膜晶体管T3的源极电极S_3的电位配合的电压，因此驱动薄膜晶体管T1的操作可以被稳定。在实施例中，偏置电极BSM可以不连接到感测薄膜晶体管T3的源极电极S_3，而是可以连接到单独的偏置线。
有机发光二极管OLED的第二电极(例如，阴极)可以接收公共电压ELVSS。有机发光二极管OLED可以通过接收来自驱动薄膜晶体管T1的驱动电流而发射光。
尽管在图2中示出了针对每个像素提供多条信号线(例如，扫描线SL、感测控制线SSL和数据线DL、参考电压线RL以及驱动电压线PL)，但是实施例不限于此。作为示例，多条信号线(例如，扫描线SL、感测控制线SSL和数据线DL和/或参考电压线RL以及驱动电压线PL)中的至少一条可以由相邻像素共享(或者可以共同连接到相邻像素)。
例如，像素电路PC不限于参照图2描述的薄膜晶体管的数量、存储电容器的数量以及电路设计，并且薄膜晶体管的数量、存储电容器的数量以及电路设计可以不同地改变。
图3是根据实施例的图1的显示设备的一部分的示意性平面图。
图3是用于解释在垂直于第二基底400的上表面400a的方向上观察时的第一子像素PX1、第二子像素PX2和第三子像素PX3的配置的视图。
参考图3，第一基底100可以具有单元区域UA，单元区域UA具有四边形形状。尽管图3示出了单元区域UA具有正方形形状，但是单元区域UA可以具有矩形形状或菱形形状。
虚拟八边形VO可以设置在单元区域UA内部。虚拟八边形VO可以具有与单元区域UA的中心区域(或中心点)重叠的中心区域(或中心点)。虚拟八边形VO可以具有从单元区域UA的边界向内间隔开的多个边。在实施例中，虚拟八边形VO的第一边S1可以与单元区域UA的一侧上的边界平行。例如，虚拟八边形VO的多个边被分别定义为在顺时针方向上顺序地设置的第一边S1、第二边S2、第三边S3、第四边S4、第五边S5、第六边S6、第七边S7和第八边S8。例如，第一边S1、第三边S3、第五边S5和第七边S7可以分别与单元区域UA的边界平行。例如，虚拟八边形VO可以是由八条边组成的多边形，例如，正八边形或不规则八边形。然而，实施例不限于此。
在平面图中，第一子像素PX1、第二子像素PX2和第三子像素PX3可以布置在单元区域UA中并且设置在虚拟八边形VO内部。也就是说，在本文中，诸如“子像素或堤层500(见图1)等在单元区域UA或子单元区域等中或在虚拟八边形VO内部”的表述是基于平面图的。
第一子像素PX1的边界可以与虚拟八边形VO的第一边S1、虚拟八边形VO的在顺时针方向上从第一边S1顺序地设置的第二边S2和第三边S3以及虚拟八边形VO的在逆时针方向上从第一边S1顺序地设置的第八边S8和第七边S7接触(或者沿虚拟八边形VO的第一边S1、虚拟八边形VO的在顺时针方向上从第一边S1顺序地设置的第二边S2和第三边S3以及虚拟八边形VO的在逆时针方向上从第一边S1顺序地设置的第八边S8和第七边S7延伸)。例如，第一子像素PX1的边界可以与虚拟八边形VO的五个边(例如，第一边S1、第二边S2、第三边S3、第七边S7和第八边S8)接触(或重叠)。
第二子像素PX2可以与虚拟八边形VO的平行于第一边S1的第五边S5的一部分、虚拟八边形VO的在顺时针方向上从第五边S5顺序地设置的第六边S6和第七边S7接触(或重叠)。例如，第二子像素PX2可以与虚拟八边形VO的三个边(例如，第五边S5、第六边S6和第七边S7)接触(或重叠)。第三子像素PX3可以与虚拟八边形VO的平行于第一边S1的第五边S5的一部分、虚拟八边形VO的在逆时针方向上从第五边S5顺序地设置的第四边S4和第三边S3接触(或重叠)。作为示例，第三子像素PX3可以与虚拟八边形VO的三个边(例如，第三边S3、第四边S4和第五边S5)接触(或重叠)。
在实施例中，第一子像素PX1可以发射第二波长带中的光，第二子像素PX2可以发射第三波长带中的光，并且第三子像素PX3可以发射第一波长带中的光。作为示例，第一波长带可以在大约450nm到大约495nm的范围内，第二波长带可以在大约630nm到大约780nm的范围内，并且第三波长带可以在大约495nm到大约570nm的范围内。例如，第一子像素PX1的面积可以等于或大于第二子像素PX2的面积和第三子像素PX3的面积。第二子像素PX2的面积可以等于或大于第三子像素PX3的面积。例如，可以通过调整虚拟八边形VO内部的第一子像素PX1、第二子像素PX2和第三子像素PX3的面积比来优化显示设备的颜色方案。
图4是图1的显示设备的像素限定层的示意性平面图，并且图5A至图5C是沿图4的线II-II’截取的显示设备的示意性截面图。在图5A至图5C中，为了说明的方便，省略了图1中所示的第二基底400、第一量子点层415、第二量子点层425、光透射层435、堤层500和保护层600。
参考图4，如上所述，像素限定层150还可以包括分别限定子像素的第一开口151、第二开口152和第三开口153以及用于相对电极305(见图1)和辅助电极341(见图5A)之间的电接触的第四开口155。
在实施例中，第一子像素PX1(见图3)的边界可以与第一开口151的边界相同或类似，第二子像素PX2(见图3)的边界可以与第二开口152的边界相同或类似，并且第三子像素PX3(见图3)的边界可以与第三开口153的边界相同或类似。
如上所述，虚拟八边形VO的多个边可以被分别定义为在顺时针方向上顺序地设置的第一边S1、第二边S2、第三边S3、第四边S4、第五边S5、第六边S6、第七边S7和第八边S8。例如，第一开口151的边界可以与虚拟八边形VO的第一边S1、虚拟八边形VO的和一侧上的第一边S1相邻的第二边S2和第三边S3以及虚拟八边形VO的和另一侧上的第一边S1相邻的第七边S7和第八边S8接触(或重叠)。例如，第一开口151的边界可以与虚拟八边形VO的五个边(例如，第一边S1、第二边S2、第三边S3、第七边S7和第八边S8)接触(或重叠)。然而，实施例不限于此。
第四开口155可以与单元区域UA的相应顶点重叠。作为示例，第四开口155的中心区域(或中心点)可以与单元区域UA的相应顶点重叠。第四开口155可以暴露设置在像素限定层150下面的辅助电极341的一部分。
参考图5A和图5B，辅助电极341可以设置在平坦化层140与像素限定层150之间。在实施例中，辅助电极341、第一像素电极311(见图1)、第二像素电极321(见图1)和第三像素电极331可以设置在同一层上。在实施例中，辅助电极341可以包括光透射导电层和反射层。例如，光透射导电层可以包括诸如氧化铟锡(ITO)、氧化铟(In2O3)或氧化铟锌(IZO)的光透射导电氧化物。反射层可以包括诸如铝(Al)或银(Ag)的金属。作为示例，辅助电极341可以具有ITO/Ag/ITO的三层结构。
如上所述，中间层303可以(作为呈一体的形状)在第一像素电极311(见图1)、第二像素电极321(见图1)和第三像素电极331之上连续地延伸。例如，中间层303可以(作为呈一体的形状)在相邻的单元区域UA(见图4)之上连续地延伸。中间层303可以包括与第四开口155重叠的接触孔303H。在实施例中，接触孔303H可以与单元区域UA的相应顶点重叠。接触孔303H可以暴露辅助电极341的一部分。
相对电极305可以通过中间层303的接触孔303H和第四开口155电连接到辅助电极341。辅助电极341可以向相对电极305供应额外的电力，并且由此防止设置在大尺寸的显示设备的中间区域(例如，中心区域)中的像素的亮度降低。
如图5B中所示，辅助电极341可以与设置在层间绝缘层131和平坦化层140之间的辅助布线217电连接。作为示例，辅助布线217与第一薄膜晶体管210的第一源极电极215a和第一漏极电极215b可以设置在同一层上。辅助布线217可以向辅助电极341供应额外的电力。
在另一示例中，如图5C中所示，辅助电极341可以被省略。作为示例，平坦化层140可以包括与第四开口155重叠的开口或孔。相对电极305可以通过平坦化层140的开口或孔与辅助布线217接触(例如，直接接触)。
虚拟八边形VO(见图4)的面向单元区域UA的相应顶点的四个边中的每一个可以通过与第四开口155的中心区域(或中心点)分开一距离(例如，预设距离)来限定。因此，由于虚拟八边形VO的边界形成为与第一开口151至第三开口153的边界接触(或重叠)，因此可以确保或提供用于防止相邻子像素由于用于形成接触孔303H的激光钻孔工艺而被损坏的空间，并且可以减小像素的孔径比。
图6至图8是根据实施例的图1的显示设备的一部分的示意性平面图。
图6至图8是与图3的实施例类似的各种实施例的示意性平面图，但是在图6至图8中，虚拟八边形VO的形状以及第一子像素PX1、第二子像素PX2和第三子像素PX3的配置不同。在下文中，为了描述的方便，省略了相同或对应的元件的冗余描述。
参考图6，虚拟八边形VO的多个边的长度可以不同。作为示例，虚拟八边形VO的和单元区域UA的一侧上的边界平行的第一边S1的长度可以与面向单元区域UA的顶点的第二边S2的长度不同。在实施例中，如图6中所示，第一边S1、第三边S3、第五边S5和第七边S7的长度可以等于或大于第二边S2、第四边S4、第六边S6和第八边S8的长度。在另一示例中，第一边S1、第三边S3、第五边S5和第七边S7的长度可以小于第二边S2、第四边S4、第六边S6和第八边S8的长度。
结合图1，在像素限定层150中将第一开口151与第二开口152分开的壁(例如，分隔壁)可以设置在第一子像素PX1与第二子像素PX2之间的区中。在实施例中，壁可以穿过虚拟八边形VO的中心区域(或中心点)。在另一示例中，壁可以在第一方向(例如，y轴方向)或第一方向(例如，y轴方向)的相反方向上与第一中心线CL1间隔开。例如，第一中心线CL1可以在第二方向(例如，x轴方向)上从虚拟八边形VO的中心区域(或中心点)延伸。
在实施例中，在像素限定层150中将第二开口152与第三开口153分开的壁(例如，分隔壁)可以设置在第二子像素PX2与第三子像素PX3之间的区中。壁的延伸线可以穿过虚拟八边形VO的中心区域(或中心点)。在另一示例中，壁可以在第二方向(例如，x轴方向)或第二方向的相反方向上与第二中心线CL2间隔开。例如，第二中心线CL2可以在第一方向(例如，y轴方向)上从虚拟八边形VO的中心区域(或中心点)延伸。如上所述，可以通过调整虚拟八边形VO内部的第一子像素PX1、第二子像素PX2和第三子像素PX3的面积比来优化显示设备的颜色方案。
参考图7，在实施例中，第一子像素PX1的边界可以平行于单元区域UA的边界，并且可以与虚拟八边形VO的在第二方向(例如，x轴方向)上延伸的第一边S1以及在顺时针方向上从第一边S1顺序地设置的第二边S2、第三边S3、第四边S4和第五边S5接触(或重叠)。第二子像素PX2的边界可以与虚拟八边形VO的第一边S1、在逆时针方向上从第一边S1顺序地设置的第八边S8和第七边S7接触(或重叠)。第三子像素PX3的边界可以与虚拟八边形VO的第五边S5、在顺时针方向上从第五边S5顺序地设置的第六边S6和第七边S7接触(或重叠)。例如，图7中所示的第一子像素PX1、第二子像素PX2和第三子像素PX3的配置可以通过在顺时针方向上旋转图3中所示的第一子像素PX1、第二子像素PX2和第三子像素PX3的配置而形成。
例如，第一子像素PX1、第二子像素PX2和第三子像素PX3的配置可以通过将图3中所示的第一子像素PX1、第二子像素PX2和第三子像素PX3的配置在顺时针方向上旋转90°或在逆时针方向上旋转270°而形成。
在另一示例中，第一子像素PX1、第二子像素PX2和第三子像素PX3的配置可以穿过虚拟八边形VO的中心区域(或中心点)，并且相对于在第一方向(例如，y轴方向)上延伸的直线与图3中所示的第一子像素PX1、第二子像素PX2和第三子像素PX3的配置对称。
在另一示例中，第一子像素PX1、第二子像素PX2和第三子像素PX3的配置可以穿过虚拟八边形VO的中心区域(或中心点)，并且相对于在第二方向(例如，x轴方向)上延伸的直线与图3中所示的第一子像素PX1、第二子像素PX2和第三子像素PX3的配置对称。
参考图8，第二子像素PX2的边界可以与虚拟八边形VO的第一边S1、在逆时针方向上从第一边S1顺序地设置的第八边S8、第七边S7、第六边S6和第五边S5接触(或重叠)。第三子像素PX3的边界可以与虚拟八边形VO的第一边S1、在顺时针方向上从第一边S1顺序地设置的第二边S2、第三边S3、第四边S4和第五边S5接触(或重叠)。第一子像素PX1可以设置在第二子像素PX2与第三子像素PX3之间。
结合图1，例如，限定第一子像素PX1的边界的第一开口151与限定第二子像素PX2的边界的第二开口152之间的壁可以在第一方向(例如，y轴方向)上划分虚拟八边形VO。此外，限定第一子像素PX1的边界的第一开口151与限定第三子像素PX3的边界的第三开口153之间的壁可以在第一方向(例如，y轴方向)上划分虚拟八边形VO。
在实施例中，第二子像素PX2的边界可以与虚拟八边形VO的第一边S1和平行于第一边S1的第五边S5接触(或重叠)。在另一示例中，第二子像素PX2的边界可以不与虚拟八边形VO的任何边接触(或重叠)。
尽管图8示出了第一子像素PX1布置在第二子像素PX2与第三子像素PX3之间，但是第二子像素PX2可以布置在第一子像素PX1与第三子像素PX3之间，或者第三子像素PX3可以布置在第一子像素PX1与第二子像素PX2之间。例如，可以将第一子像素PX1、第二子像素PX2和第三子像素PX3的配置在顺时针方向上旋转大约90°、大约180°或大约270°。
图9是根据实施例的图1的显示设备的一部分的示意性平面图。图10是图9的显示设备的像素限定层的示意性平面图。
参考图9，单元区域UA可以包括虚拟八边形VO、将虚拟八边形VO划分(例如，平均地划分)成四个部分的第一子单元区域SUA1、第二子单元区域SUA2、第三子单元区域SUA3和第四子单元区域SUA4。作为示例，单元区域UA可以被第一中心线CL1和第二中心线CL2划分成第一子单元区域SUA1、第二子单元区域SUA2、第三子单元区域SUA3和第四子单元区域SUA4。例如，第一中心线CL1可以穿过虚拟八边形VO的中心区域(或中心点)，并且可以在第二方向(例如，x轴方向)上延伸。第二中心线CL2可以穿过虚拟八边形VO的中心区域(或中心点)，并且可以在第一方向(例如，y轴方向)上延伸。第一子单元区域SUA1、第二子单元区域SUA2、第三子单元区域SUA3和第四子单元区域SUA4中的每一者可以包括第一子像素PX1、第二子像素PX2和第三子像素PX3。例如，第一子像素PX1可以包括第一子单元区域SUA1中的第一-第一子像素PX1_1、第二子单元区域SUA2中的第一-第二子像素PX1_2、第三子单元区域SUA3中的第一-第三子像素PX1_3以及第四子单元区域SUA4中的第一-第四子像素PX1_4。例如，第二子像素PX2可以包括第一子单元区域SUA1中的第二-第一子像素PX2_1、第二子单元区域SUA2中的第二-第二子像素PX2_2、第三子单元区域SUA3中的第二-第三子像素PX2_3以及第四子单元区域SUA4中的第二-第四子像素PX2_4。例如，第三子像素PX3可以包括第一子单元区域SUA1中的第三-第一子像素PX3_1、第二子单元区域SUA2中的第三-第二子像素PX3_2、第三子单元区域SUA3中的第三-第三子像素PX3_3以及第四子单元区域SUA4中的第三-第四子像素PX3_4。
在实施例中，虚拟八边形VO的与单元区域UA的边界平行的第一边S1可以被第一子单元区域SUA1和第二子单元区域SUA2划分(例如，平均地划分)。在逆时针方向上顺序地设置的第一边S1的一部分、第八边S8以及第七边S7的一部分可以设置在第一子单元区域SUA1中。
在实施例中，布置在第一子单元区域SUA1中的第一子像素PX1(例如，第一-第一子像素PX1_1)可以与虚拟八边形VO的第七边S7接触(或重叠)，并且布置在第一子单元区域SUA1中的第三子像素PX3(例如，第三-第一子像素PX3_1)可以与虚拟八边形VO的第一边S1接触(或重叠)。布置在第一子单元区域SUA1中的第二子像素PX2(例如，第二-第一子像素PX2_1)可以与虚拟八边形VO的中心区域(或中心点)相邻，以与第一-第一子像素PX1_1和第三-第一子像素PX3_1间隔开。
布置在第二子单元区域SUA2中的第一子像素PX1(例如，第一-第二子像素PX1_2)、第二子像素PX2(例如，第二-第二子像素PX2_2)和第三子像素PX3(例如，第三-第二子像素PX3_2)的配置可以相对于第二中心线CL2与布置在第一子单元区域SUA1中的第一子像素PX1(例如，第一-第一子像素PX1_1)、第二子像素PX2(例如，第二-第一子像素PX2_1)和第三子像素PX3(例如，第三-第一子像素PX3_1)的配置线对称。
布置在第三子单元区域SUA3中的第一子像素PX1(例如，第一-第三子像素PX1_3)、第二子像素PX2(例如，第二-第三子像素PX2_3)和第三子像素PX3(例如，第三-第三子像素PX3_3)的配置可以相对于第一中心线CL1与布置在第一子单元区域SUA1中的第一子像素PX1(例如，第一-第一子像素PX1_1)、第二子像素PX2(例如，第二-第一子像素PX2_1)和第三子像素PX3(例如，第三-第一子像素PX3_1)的配置线对称。
布置在第四子单元区域SUA4中的第一子像素PX1(例如，第一-第四子像素PX1_4)、第二子像素PX2(例如，第二-第四子像素PX2_4)和第三子像素PX3(例如，第三-第四子像素PX3_4)的配置可以相对于虚拟八边形VO的中心区域(或中心点)与布置在第一子单元区域SUA1中的第一子像素PX1(例如，第一-第一子像素PX1_1)、第二子像素PX2(例如，第二-第一子像素PX2_1)和第三子像素PX3(例如，第三-第一子像素PX3_1)的配置点对称。
参考图10并且结合图9，像素限定层150可以包括与第一子像素PX1对应(例如，重叠)的第一开口151、与第二子像素PX2对应(例如，重叠)的第二开口152、与第三子像素PX3对应(例如，重叠)的第三开口153以及第四开口155。
第一子单元区域SUA1、第二子单元区域SUA2、第三子单元区域SUA3和第四子单元区域SUA4中的每一者可以包括第一开口151、第二开口152和第三开口153。
布置在第一子单元区域SUA1中的第一开口151可以与虚拟八边形VO的第七边S7接触(或重叠)，并且第三开口153可以与虚拟八边形VO的第一边S1接触(或重叠)。第二开口152可以与虚拟八边形VO的中心区域(或中心点)相邻，以与第一开口151和第三开口153间隔开。
布置在第二子单元区域SUA2中的第一开口151、第二开口152和第三开口153的配置可以相对于第二中心线CL2与布置在第一子单元区域SUA1中的第一开口151、第二开口152和第三开口153的配置线对称。
布置在第三子单元区域SUA3中的第一开口151、第二开口152和第三开口153的配置可以相对于第一中心线CL1与布置在第一子单元区域SUA1中的第一开口151、第二开口152和第三开口153的配置线对称。
布置在第四子单元区域SUA4中的第一开口151、第二开口152和第三开口153的配置可以相对于虚拟八边形VO的中心区域(或中心点)与布置在第一子单元区域SUA1中的第一开口151、第二开口152和第三开口153的配置点对称。
第四开口155可以与单元区域UA的相应顶点重叠。在实施例中，第四开口155的中心区域(或中心点)可以与单元区域UA的相应顶点重叠。因此，两个子单元区域可以布置在彼此相邻的第四开口155之间。
图11是根据实施例的图1的显示设备的一部分的示意性平面图。
参考图11，单元区域UA可以包括虚拟八边形VO。例如，第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者可以以复数提供。例如，多个第一子像素PX1、多个第二子像素PX2和多个第三子像素PX3可以布置在虚拟八边形VO内部。
在实施例中，多个第一子像素PX1、多个第二子像素PX2和多个第三子像素PX3可以在虚拟八边形VO内部按具有三列和三行的3×3矩阵布置。设置在(1M，1N)处的第一子像素PX1可以与虚拟八边形VO的第一边S1、在逆时针方向上从第一边S1顺序地设置的第八边S8和第七边S7接触(或重叠)。设置在(1M，2N)处的第二子像素PX2可以与虚拟八边形VO的第一边S1接触(或重叠)。设置在(1M，3N)处的第三子像素PX3可以与虚拟八边形VO的第一边S1、在顺时针方向上从第一边S1顺序地设置的第二边S2和第三边S3接触(或重叠)。
设置在(2M，1N)处的第三子像素PX3可以与虚拟八边形VO的第七边S7接触(或重叠)。设置在(2M，2N)处的第一子像素PX1可以不与虚拟八边形VO的任何边接触(或重叠)。设置在(2M，3N)处的第二子像素PX2可以与虚拟八边形VO的第三边S3接触(或重叠)。
设置在(3M，1N)处的第二子像素PX2可以与虚拟八边形VO的第五边S5、第六边S6和第七边S7接触(或重叠)。设置在(3M，2N)处的第三子像素PX3可以与虚拟八边形VO的第五边S5接触(或重叠)。设置在(3M，3N)处的第一子像素PX1可以与虚拟八边形VO的第三边S3、第四边S4和第五边S5接触(或重叠)。
3×3矩阵的多个行中的一个行可以包括所有的第一子像素PX1、第二子像素PX2和第三子像素PX3。此外，3×3矩阵的多个列中的一个列可以包括所有的第一子像素PX1、第二子像素PX2和第三子像素PX3。第二子像素PX2和第三子像素PX3两者可以沿虚拟八边形VO的与单元区域UA的每个边界平行的每个边布置。因此，在显示设备被驱动以显示黑色或白色图像的情况下，可以减少在单元区域UA的边界表面处识别或观察到R/B、R/G或G/B的混合颜色的现象。
图12是根据实施例的图1的显示设备的一部分的示意性平面图，并且图13是图12的显示设备的堤层的示意性平面图。图14是沿图13的线III-III’截取的显示设备的示意性截面图。
参考图12，第一基底100可以具有单元区域UA，单元区域UA具有四边形形状。虚拟八边形VO可以设置在单元区域UA内部。例如，虚拟八边形VO可以具有与单元区域UA的中心区域(或中心点)重合的中心，并且可以具有从单元区域UA的边界向内间隔开的边。在实施例中，虚拟八边形VO的第一边S1可以与单元区域UA的一侧上的边界平行。在虚拟八边形VO的多个边被分别定义为在顺时针方向上顺序地设置的第一边S1、第二边S2、第三边S3、第四边S4、第五边S5、第六边S6、第七边S7和第八边S8的情况下，第一边S1、第三边S3、第五边S5和第七边S7可以分别与单元区域UA的边界平行。然而，实施例不限于此。
单元区域UA可以包括第一竖直线VL1、第二竖直线VL2和第三竖直线VL3(例如，第一虚拟竖直线VL1、第二虚拟竖直线VL2和第三虚拟竖直线VL3)以及第一水平线HL1、第二水平线HL2和第三水平线HL3(例如，第一虚拟水平线HL1、第二虚拟水平线HL2和第三虚拟水平线HL3)。例如，第一竖直线VL1、第二竖直线VL2和第三竖直线VL3可以在第一方向(例如，y轴方向)上穿过虚拟八边形VO，并且可以彼此间隔开。第一水平线HL1、第二水平线HL2和第三水平线HL3可以在第二方向(例如，x轴方向)上穿过虚拟八边形VO，并且可以彼此间隔开。
第一子像素PX1的边界可以与虚拟八边形VO的第一边S1、第二边S2和第八边S8接触(或重叠)。例如，第二边S2可以在顺时针方向上与第一边S1相邻，并且第八边S8可以在逆时针方向上与第一边S1相邻。例如，第一子像素PX1可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的一条竖直线重叠，并且可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的其余的竖直线不重叠。此外，第一子像素PX1可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的一条水平线重叠，并且可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的其余的水平线不重叠。作为示例，如图12中所示，第一子像素PX1可以与第二竖直线VL2和第一水平线HL1重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。
第二子像素PX2的边界可以与第五边S5、第六边S6和第七边S7接触(或重叠)。例如，第五边S5可以与虚拟八边形VO的第一边S1平行，并且第六边S6和第七边S7可以在顺时针方向上与第五边S5相邻。例如，第二子像素PX2可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的一条竖直线重叠，并且可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的其余的竖直线不重叠。此外，第二子像素PX2可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的一条水平线重叠，并且可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的其余的水平线不重叠。作为示例，如图12中所示，第二子像素PX2可以与第一竖直线VL1和第三水平线HL3重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。
第三子像素PX3的边界可以与虚拟八边形VO的在顺时针方向上从第二边S2顺序地设置的第三边S3和第四边S4接触(或重叠)。例如，第三子像素PX3可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的一条竖直线重叠，并且可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的其余的竖直线不重叠。此外，第三子像素PX3可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的一条水平线重叠，并且可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的其余的水平线不重叠。作为示例，如图12中所示，第三子像素PX3可以与第三竖直线VL3和第二水平线HL2重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。
例如，一条竖直线和一条水平线可以布置为仅穿过一个子像素。在实施例中，第二竖直线VL2和第一水平线HL1可以与用于通过使用喷墨印刷工艺形成第一量子点层415(见图1)的喷头的移动线对应。第一竖直线VL1和第三水平线HL3可以与用于通过使用喷墨印刷工艺形成第二量子点层425(见图1)的喷头的移动线对应。第三竖直线VL3和第二水平线HL2可以与用于通过使用喷墨印刷工艺形成光透射层435(见图1)的喷头的移动线对应。因此，在形成第一量子点层415、第二量子点层425和光透射层435的情况下，可以防止由于错误的打点导致的每个子像素的颜色混合。
参考图13和图14，堤层500可以包括第一孔501、第二孔502、第三孔503和辅助孔510。
结合图1，堤层500的第一孔501可以与像素限定层150的第一开口151对应(例如，重叠)。堤层500的第二孔502可以与像素限定层150的第二开口152对应(例如，重叠)。堤层500的第三孔503可以与像素限定层150的第三开口153对应(例如，重叠)。例如，当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，堤层500的第一孔501可以与像素限定层150的暴露第一像素电极311的第一开口151重叠，堤层500的第二孔502可以与像素限定层150的暴露第二像素电极321的第二开口152重叠，并且堤层500的第三孔503可以与像素限定层150的暴露第三像素电极331的第三开口153重叠。因此，当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，堤层500的第一孔501、第二孔502和第三孔503中的每一者的边缘的形状可以和与其对应的像素限定层150的第一开口151、第二开口152和第三开口153的边缘的形状相同或类似。因此，堤层500的第一孔501可以与第一像素电极311对应(例如，重叠)，堤层500的第二孔502可以与第二像素电极321对应，并且堤层500的第三孔503可以与第三像素电极331对应(例如，重叠)。
辅助孔510可以布置在相邻的子像素之间。在实施例中，第一辅助孔510a可以沿第一竖直线VL1布置在彼此相邻的第二孔502之间。第二辅助孔510b可以沿第二竖直线VL2布置在彼此相邻的第一孔501之间。第三辅助孔510c可以沿第三竖直线VL3布置在彼此相邻的第三孔503之间。第四辅助孔510d可以沿单元区域UA的在第一方向(例如，y轴方向)上延伸的边界布置。在辅助孔510内部没有材料的情况下，保护层600可以如图14中所示与辅助孔510的内表面和下表面接触。
在使用喷墨印刷工艺打点用于形成第一量子点层415的材料的工艺期间，该材料可能未设置在第一孔501中，并且在打点用于形成第二量子点层425的材料的工艺期间，该材料可能未设置在第二孔502中。例如，在根据实施例的显示设备中堤层500可以包括辅助孔510，以便降低用于形成第一量子点层415的材料设置在第二孔502或第三孔503中的可能性并且降低用于形成第二量子点层425的材料设置在第一孔501或第三孔503中的可能性。
因此，即使在使用喷墨印刷工艺打点用于形成第一量子点层415的材料的工艺期间该材料未设置在第一孔501内部，该材料也可以设置在辅助孔510内部，并且因此，可以降低该材料设置在第二孔502或第三孔503中的可能性。例如，即使在使用喷墨印刷工艺打点用于形成第二量子点层425的材料的工艺期间该材料未设置在第二孔502内部，该材料也可以设置在辅助孔510内部，并且因此，可以降低该材料设置在第一孔501或第三孔503中的可能性。
图15是根据实施例的图1的显示设备的一部分的示意性平面图，并且图16是图15的显示设备的堤层的示意性平面图。
在图15中，与图12类似，单元区域UA可以包括第一竖直线VL1、第二竖直线VL2和第三竖直线VL3以及第一水平线HL1、第二水平线HL2和第三水平线HL3。例如，第一竖直线VL1、第二竖直线VL2和第三竖直线VL3可以在第一方向(例如，y轴方向)上穿过虚拟八边形VO，并且可以彼此间隔开，并且第一水平线HL1、第二水平线HL2和第三水平线HL3可以在第二方向(例如，x轴方向)上穿过虚拟八边形VO，并且可以彼此间隔开。
第一子像素PX1的边界可以与虚拟八边形VO的第一边S1、在顺时针方向上与第一边S1相邻的第二边S2和第三边S3接触(或重叠)。例如，第一子像素PX1可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的一条竖直线重叠，并且可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的其余的竖直线不重叠。此外，第一子像素PX1可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的一条水平线重叠，并且可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的其余的水平线不重叠。作为示例，如图15中所示，第一子像素PX1可以与第三竖直线VL3和第一水平线HL1重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。
第二子像素PX2的边界可以与虚拟八边形VO的第七边S7接触(或重叠)。例如，第二子像素PX2可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的一条竖直线重叠，并且可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的其余的竖直线不重叠。此外，第二子像素PX2可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的一条水平线重叠，并且可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的其余的水平线不重叠。作为示例，如图15中所示，第二子像素PX2可以与第一竖直线VL1和第二水平线HL2重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。
第三子像素PX3的边界可以与虚拟八边形VO的第五边S5接触(或重叠)。例如，第三子像素PX3可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的一条竖直线重叠，并且可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的其余的竖直线不重叠。此外，第三子像素PX3可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的一条水平线重叠，并且可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的其余的水平线不重叠。作为示例，如图15中所示，第三子像素PX3可以与第二竖直线VL2和第三水平线HL3重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。
例如，一条竖直线和一条水平线可以布置为仅穿过一个子像素。在实施例中，第三竖直线VL3和第一水平线HL1可以与用于通过使用喷墨印刷工艺形成第一量子点层415(见图1)的喷头的移动线对应。第一竖直线VL1和第二水平线HL2可以与用于通过使用喷墨印刷工艺形成第二量子点层425(见图1)的喷头的移动线对应。第二竖直线VL2和第三水平线HL3可以与用于通过使用喷墨印刷工艺形成光透射层435(见图1)的喷头的移动线对应。
参考图16，堤层500可以包括第一孔501、第二孔502、第三孔503和辅助孔520。
结合图1，堤层500的第一孔501可以与像素限定层150的第一开口151对应(例如，重叠)，堤层500的第二孔502可以与像素限定层150的第二开口152对应(例如，重叠)，并且堤层500的第三孔503可以与像素限定层150的第三开口153对应(例如，重叠)。例如，当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，堤层500的第一孔501可以与像素限定层150的暴露第一像素电极311的第一开口151重叠，堤层500的第二孔502可以与像素限定层150的暴露第二像素电极321的第二开口152重叠，并且堤层500的第三孔503可以与像素限定层150的暴露第三像素电极331的第三开口153重叠。因此，当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，堤层500的第一孔501、第二孔502和第三孔503中的每一者的边缘的形状可以和与其对应的像素限定层150的第一开口151、第二开口152和第三开口153的边缘的形状相同或类似。因此，堤层500的第一孔501可以与第一像素电极311对应(例如，重叠)，堤层500的第二孔502可以与第二像素电极321对应(例如，重叠)，并且堤层500的第三孔503可以与第三像素电极331对应(例如，重叠)。
辅助孔520可以布置在相邻的子像素之间。在实施例中，第一辅助孔520a可以与单元区域UA的平行于第二方向(例如，x轴方向)的边界重叠。第二辅助孔520b可以与单元区域UA的平行于第一方向(例如，y轴方向)的边界重叠。第三辅助孔520c可以与第一水平线HL1重叠。第四辅助孔520d可以沿第二方向(例如，x轴方向)布置在第一孔501与第二孔502之间的区中。第五辅助孔520e可以沿第二方向(例如，x轴方向)布置在第一孔501与第三孔503之间的区中。第五辅助孔520e可以与第二水平线HL2重叠。第六辅助孔520f可以沿第二方向(例如，x轴方向)布置在第二孔502与第三孔503之间的区中。第七辅助孔520g可以布置在第二孔502与第三孔503之间的区中，并且可以与第一竖直线VL1和第三水平线HL3的交叉点重叠。在另一示例中，可以省略多个辅助孔520中的一些或者可以进一步增加辅助孔520，并且可以修改或改变辅助孔520的形状。
由于第一子像素PX1、第二子像素PX2和第三子像素PX3如上所述地布置，因此可以增加子像素的孔径比，并且可以防止或最小化由于第一量子点层415、第二量子点层425和光透射层435的错误的打点或溢出(flooding)导致的颜色混合。
图17至图19是根据实施例的图1的显示设备的一部分的示意性平面图，并且图20是图19的显示设备的堤层的示意性平面图。
参考图17，单元区域UA可以包括虚拟八边形VO、第一虚拟对角线DL1(也被称为第一对角线DL1)和第二虚拟对角线DL2(也被称为第二对角线DL2)。例如，第一虚拟对角线DL1和第二虚拟对角线DL2可以穿过虚拟八边形VO的中心区域(或中心点)和单元区域UA的顶点。
第一子像素PX1和第二子像素PX2可以各自具有与第一对角线DL1重叠的中心区域(或中心点)。作为示例，如图17中所示，第一子像素PX1可以具有矩形形状，所述矩形形状具有与第一对角线DL1重叠的长轴，或者第一子像素PX1可以具有矩形形状，所述矩形形状具有与第一对角线DL1重叠的短轴。此外，第二子像素PX2可以具有矩形形状，所述矩形形状具有与第一对角线DL1重叠的长轴，或者第二子像素PX2可以具有矩形形状，所述矩形形状具有与第一对角线DL1重叠的短轴。第三子像素PX3可以具有矩形形状，所述矩形形状具有与第二对角线DL2重叠的长轴。
当第二边S2至第八边S8相对于虚拟八边形VO的平行于单元区域UA的一侧的第一边S1在顺时针方向上限定时，第一子像素PX1的边界可以与第四边S4接触(或重叠)，并且第二子像素PX2的边界可以与第八边S8接触(或重叠)。第三子像素PX3的与其短轴平行的边界可以与虚拟八边形VO的第二边S2和第六边S6接触(或重叠)。作为示例，第一子像素PX1、第二子像素PX2和第三子像素PX3可以在虚拟八边形VO内部布置为X形状。
在另一示例中，第一子像素PX1可以具有与第四边S4接触(或重叠)的圆形形状、椭圆形形状或多边形形状，并且第二子像素PX2可以具有与第八边S8接触(或重叠)的圆形形状、椭圆形形状或多边形形状。此外，第三子像素PX3可以具有椭圆形形状或多边形形状，所述椭圆形形状或多边形形状具有与第二对角线DL2重叠的长轴。
从第三子像素PX3的中心区域(或中心点)到第一子像素PX1的中心区域(或中心点)的距离可以与从第三子像素PX3的中心区域(或中心点)到第二子像素PX2的中心区域(或中心点)的距离相同或不同。从第三子像素PX3的中心区域(或中心点)到第一子像素PX1的边界的最短距离可以与从第三子像素PX3的中心区域(或中心点)到第二子像素PX2的中心区域(或中心点)的最短距离相同或不同。
参考图18，第一子像素PX1的轴可以平行于第一对角线DL1并且与第一对角线DL1分开。此外，第二子像素PX2的轴可以平行于第一对角线DL1并且与第一对角线DL1间隔开。例如，第一子像素PX1和第二子像素PX2中的至少一者的中心区域(或中心点)可以不设置在第一对角线DL1上。因此，将第一子像素PX1的中心区域(或中心点)连接到第二子像素PX2的中心区域(或中心点)的直线可以与第一对角线DL1相交。
参考图19和图20，与图17类似，第三子像素PX3可以具有与第二对角线DL2重叠的长轴，但是第三子像素PX3的边界可以与第二边S2和第六边S6不接触(或重叠)。
类似于图12和图15，单元区域UA可以包括第一竖直线VL1、第二竖直线VL2和第三竖直线VL3以及第一水平线HL1、第二水平线HL2和第三水平线HL3。例如，第一竖直线VL1、第二竖直线VL2和第三竖直线VL3可以在第一方向(例如，y轴方向)上穿过虚拟八边形VO，并且可以彼此间隔开，并且第一水平线HL1、第二水平线HL2和第三水平线HL3可以在第二方向(例如，x轴方向)上穿过虚拟八边形VO，并且可以彼此间隔开。
例如，第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的一条竖直线重叠，并且可以与第一竖直线VL1、第二竖直线VL2和第三竖直线VL3中的其余的竖直线不重叠。此外，第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的一条水平线重叠，并且可以与第一水平线HL1、第二水平线HL2和第三水平线HL3中的其余的水平线不重叠。作为示例，如图19中所示，第一子像素PX1可以与第三竖直线VL3和第三水平线HL3重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。第二子像素PX2可以与第一竖直线VL1和第一水平线HL1重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。第三子像素PX3可以与第二竖直线VL2和第二水平线HL2重叠，并且可以与多条竖直线和多条水平线中的其余的竖直线和水平线不重叠。例如，一条竖直线和一条水平线可以布置为仅穿过一个子像素。
堤层500可以包括第一孔501、第二孔502、第三孔503以及辅助孔530。
结合图1，堤层500的第一孔501可以与像素限定层150的第一开口151对应(例如，重叠)。堤层500的第二孔502可以与像素限定层150的第二开口152对应(例如，重叠)。堤层500的第三孔503可以与像素限定层150的第三开口153对应(例如，重叠)。例如，当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，堤层500的第一孔501可以与像素限定层150的暴露第一像素电极311的第一开口151重叠，堤层500的第二孔502可以与像素限定层150的暴露第二像素电极321的第二开口152重叠，并且堤层500的第三孔503可以与像素限定层150的暴露第三像素电极331的第三开口153重叠。因此，当在垂直于第二基底400的上表面400a的方向(例如，z轴方向)上观察时，堤层500的第一孔501、第二孔502和第三孔503中的每一者的边缘的形状可以和与其对应的像素限定层150的第一开口151、第二开口152和第三开口153的边缘的形状相同或类似。因此，堤层500的第一孔501可以与第一像素电极311对应(例如，重叠)，堤层500的第二孔502可以与第二像素电极321对应(例如，重叠)，并且堤层500的第三孔503可以与第三像素电极331对应(例如，重叠)。
辅助孔530可以布置在相邻的子像素之间。在实施例中，第一辅助孔530a可以沿第一竖直线VL1布置在彼此相邻的第二孔502之间。第二辅助孔530b可以沿第二竖直线VL2布置在彼此相邻的第三孔503之间。第三辅助孔530c可以沿第三竖直线VL3布置在彼此相邻的第一孔501之间。第四辅助孔530d可以沿单元区域UA的在第一方向(例如，y轴方向)上的边界布置。如上所述，在通过使用喷墨印刷工艺打点用于形成第一量子点层415的材料或用于形成第二量子点层425的材料的工艺期间，在材料未设置在预期的开口中的情况下，辅助孔530可以限制打点在错误的位置中的材料的位置。
图21是根据实施例的图1的显示设备的一部分的示意性平面图。图22是图21的显示设备的像素限定层的示意性平面图。
图21的单元区域UA与图3的示例的不同之处在于，单元区域UA不包括虚拟八边形，并且像素限定层150(见图22)的与中间层303(见图1)的接触孔303H(见图5A)重叠的第四开口155(见图22)设置在单元区域UA内部而不是单元区域UA的顶点。在下文中，为了描述的方便，省略了对相同元件的冗余描述，并且描述了不同之处。
参考图21，第一基底100可以包括单元区域UA，并且第一子像素PX1、第二子像素PX2和第三子像素PX3可以布置在每个单元区域UA中。单元区域UA可以包括其中未布置子像素的空置区域(vacant area)VA。
在实施例中，第二子像素PX2和第三子像素PX3可以在第一方向(例如，y轴方向)上交替地布置，并且第二子像素PX2和第一子像素PX1可以在第二方向(例如，x轴方向)上交替地布置。
空置区域VA可以定位于在第一方向(例如，y轴方向)上彼此相邻的第一子像素PX1之间。此外，空置区域VA可以定位于在第二方向(例如，x轴方向)上彼此相邻的第三子像素PX3之间。
第一子像素PX1的面积可以等于或大于第二子像素PX2的面积和第三子像素PX3的面积。第二子像素PX2的面积可以等于或大于第三子像素PX3的面积。例如，可以通过调整第一子像素PX1、第二子像素PX2和第三子像素PX3的面积比来优化显示设备的颜色方案。
参考图21和图22，像素限定层150可以包括与第一子像素PX1对应(例如，重叠)的第一开口151、与第二子像素PX2对应(例如，重叠)的第二开口152、与第三子像素PX3对应(例如，重叠)的第三开口153以及用于相对电极305(见图1)和辅助电极341(见图5A)之间的接触的第四开口155。
空置区域VA可以是与第四开口155重叠的区。第四开口155可以设置在单元区域UA的边界内部。在实施例中，第四开口155可以与单元区域UA的彼此相交的两个边界接触(或重叠)。
在实施例中，第三开口153和第四开口155可以交替地布置在第1M行中，第二开口152和第一开口151可以交替地布置在第2M行中，第三开口153和第二开口152可以交替地布置在第1N列中，并且第四开口155和第一开口151可以交替地布置在第2N列中。
在实施例中，第四开口155的边界可以与单元区域UA的边界接触(或重叠)。在实施例中，第四开口155的边界与第一开口151的在第一方向(例如，y轴方向)上和第四开口155相邻的边界之间的距离d1、第四开口155的边界与第三开口153的在第二方向(例如，x轴方向)上和第四开口155相邻的边界之间的距离d2、第四开口155的边界与第一开口151的在第一方向的相反方向上和第四开口155相邻的边界之间的距离d3以及第四开口155的边界与第三开口153的在第二方向的相反方向上和第四开口155相邻的边界之间的距离d4可以相同。由于第一开口151、第二开口152、第三开口153和第四开口155如上所述地布置，因此即使在高分辨率的显示设备中，子像素的亮度也可以维持恒定并且每个子像素的孔径比也可以被改善。
图23和图24是根据实施例的图1的显示设备的一部分的示意性平面图。
参考图23，第一基底100可以包括第一单元区域UA1、第二单元区域UA2、第三单元区域UA3和第四单元区域UA4。第一单元区域UA1、第二单元区域UA2、第三单元区域UA3和第四单元区域UA4可以构成重复区域RA。
第一子像素PX1、第二子像素PX2和第三子像素PX3可以布置在第一单元区域UA1、第二单元区域UA2、第三单元区域UA3和第四单元区域UA4中的每一者中。第一单元区域UA1、第二单元区域UA2、第三单元区域UA3和第四单元区域UA4中的每一者可以包括其中未布置子像素的空置区域VA。如上所述，空置区域VA可以是与像素限定层150(见图5A)的第四开口155(见图22)对应(例如，重叠)的区。
在实施例中，在重复区域RA中，与第一子像素PX1、第二子像素PX2和第三子像素PX3以及空置区域VA对应(例如，重叠)的区可以按4×4矩阵的形式布置。作为示例，第三子像素PX3、第二子像素PX2、第一子像素PX1和空置区域VA可以沿第1M行布置，第一子像素PX1、空置区域VA、第三子像素PX3和第二子像素PX2可以沿第2M行布置，第二子像素PX2、第三子像素PX3、空置区域VA和第一子像素PX1可以沿第3M行布置，并且空置区域VA、第一子像素PX1、第二子像素PX2和第三子像素PX3可以沿第4M行布置。每一行可以包括所有的第一子像素PX1、第二子像素PX2和第三子像素PX3。第一子像素PX1可以与第三子像素PX3间隔开距离DS1(见图24)，距离DS1由于空置区域VA而等于或大于相邻列之间的列距离Dcol(见图24)。例如，空置区域VA可以具有比第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者的面积大的面积。此外，第三子像素PX3、第一子像素PX1、第二子像素PX2和空置区域VA可以沿第1N列布置，第二子像素PX2、空置区域VA、第三子像素PX3和第一子像素PX1可以沿第2N列布置，第一子像素PX1、第三子像素PX3、空置区域VA和第二子像素PX2可以沿第3N列布置，并且空置区域VA、第二子像素PX2、第一子像素PX1和第三子像素PX3可以沿第4N列布置。每一列可以包括所有的第一子像素PX1、第二子像素PX2和第三子像素PX3。第二子像素PX2可以与第三子像素PX3间隔开距离DS2(见图24)，距离DS2由于空置区域VA而等于或大于相邻行之间的行距离Drow(见图24)。例如，空置区域VA可以具有比第一子像素PX1、第二子像素PX2和第三子像素PX3中的每一者的面积大的面积。
各自发射第一颜色的光的两个子像素、发射第二颜色的光的一个子像素、发射第三颜色的光的另一个子像素可以布置为围绕空置区域VA。例如，由于所有的第一子像素PX1、第二子像素PX2和第三子像素PX3可以布置在重复区域RA的任何一侧上的边界中，因此可以减少在显示设备被以黑/白驱动的情况下观察到R/B、R/G或G/B的混合颜色的现象。
参考图24，第一基底100可以包括重复区域。在实施例中，布置在多个行中的一个行中的多个第一子像素PX1之间的第一水平距离HI1可以与布置在多个列中的一个列中的多个第一子像素PX1之间的第一竖直距离VI1相同，布置在多个行中的一个行中的多个第二子像素PX2之间的第二水平距离HI2可以与布置在多个列中的一个列中的多个第二子像素PX2之间的第二竖直距离VI2相同，并且布置在多个行中的一个行中的多个第三子像素PX3之间的第三水平距离HI3可以与布置在多个列中的一个列中的多个第三子像素PX3之间的第三竖直距离VI3相同。
根据实施例，可以实现具有在制造工艺期间降低缺陷发生的可能性的显示设备。然而，本公开的范围不被这种效果限制。
应当理解的是，本文中所描述的实施例应当仅在描述性意义上考虑，而不是出于限制的目的。每个实施例内的特征或方面的描述通常应当被认为可用于其它实施例中的其它类似特征或方面。尽管已经参照附图描述了实施例，但是本领域普通技术人员将理解的是，可以在不脱离如由所附权利要求限定的精神和范围的情况下在其中做出形式和细节上的各种改变。

Claims (19)

1.一种显示设备，其特征在于，所述显示设备包括：
基底，包括单元区域；以及
第一子像素、第二子像素和第三子像素，设置在所述单元区域中，其中，
所述单元区域包括虚拟八边形，所述虚拟八边形具有与所述单元区域的中心区域重叠的中心区域，所述虚拟八边形具有与所述单元区域的边界间隔开的多个边，
所述第一子像素、所述第二子像素和所述第三子像素设置在所述虚拟八边形内部，并且
所述第一子像素、所述第二子像素和所述第三子像素中的至少两者的边界中的每一个与所述虚拟八边形的所述多个边中的至少一个重叠。
2.根据权利要求1所述的显示设备，其特征在于，
所述单元区域具有四边形形状，并且
所述第一子像素、所述第二子像素和所述第三子像素彼此间隔开，并且分别发射不同颜色的光。
3.根据权利要求1或2所述的显示设备，其特征在于，
所述虚拟八边形的所述多个边包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，
所述第一子像素的边界与所述虚拟八边形的所述第一边、所述第二边、所述第三边、所述第七边和所述第八边重叠，
所述第二子像素的边界与所述虚拟八边形的所述第五边、所述第六边和所述第七边重叠，并且
所述第三子像素的边界与所述第三边、所述第四边和所述第五边重叠。
4.根据权利要求1或2所述的显示设备，其特征在于，
所述虚拟八边形的所述多个边包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，
所述第二子像素的边界与所述虚拟八边形的所述第一边、所述第五边、所述第六边、所述第七边和所述第八边重叠，
所述第三子像素的边界与所述虚拟八边形的所述第一边、所述第二边、所述第三边、所述第四边和所述第五边重叠，
所述第一子像素设置在所述第二子像素与所述第三子像素之间，并且
所述第一子像素的边界与所述虚拟八边形的所述第一边和所述第五边重叠。
5.根据权利要求1或2所述的显示设备，其特征在于，
所述虚拟八边形的所述多个边包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，
所述单元区域包括第一子单元区域、第二子单元区域、第三子单元区域和第四子单元区域，
所述第一子像素包括所述第一子单元区域中的第一-第一子像素、所述第二子单元区域中的第一-第二子像素、所述第三子单元区域中的第一-第三子像素以及所述第四子单元区域中的第一-第四子像素，
所述第二子像素包括所述第一子单元区域中的第二-第一子像素、所述第二子单元区域中的第二-第二子像素、所述第三子单元区域中的第二-第三子像素以及所述第四子单元区域中的第二-第四子像素，
所述第三子像素包括所述第一子单元区域中的第三-第一子像素、所述第二子单元区域中的第三-第二子像素、所述第三子单元区域中的第三-第三子像素以及所述第四子单元区域中的第三-第四子像素，并且
所述第一子单元区域中的所述第一-第一子像素具有与所述虚拟八边形的所述第七边接触的边界，
所述第一子单元区域中的所述第二-第一子像素设置为与所述虚拟八边形的所述中心区域相邻，
所述第一子单元区域中的所述第三-第一子像素具有与所述虚拟八边形的所述第一边接触的边界，
设置在所述第二子单元区域中的所述第一-第二子像素、所述第二-第二子像素和所述第三-第二子像素相对于在第一方向上延伸并且穿过所述虚拟八边形的所述中心区域的第一中心线与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素对称，
设置在所述第三子单元区域中的所述第一-第三子像素、所述第二-第三子像素和所述第三-第三子像素相对于所述虚拟八边形的所述中心区域与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素点对称，并且
设置在所述第四子单元区域中的所述第一-第四子像素、所述第二-第四子像素和所述第三-第四子像素相对于在垂直于所述第一方向的第二方向上延伸并且穿过所述虚拟八边形的所述中心区域的第二中心线与所述第一子单元区域中的所述第一-第一子像素、所述第二-第一子像素和所述第三-第一子像素对称。
6.根据权利要求1或2所述的显示设备，其特征在于，
所述虚拟八边形的所述多个边包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，
所述第一子像素包括多个第一子像素，
所述第二子像素包括多个第二子像素，
所述第三子像素包括多个第三子像素，
所述虚拟八边形的所述第一边、所述第三边、所述第五边和所述第七边与所述多个第一子像素中的至少一个的边界、所述多个第二子像素中的至少一个的边界和所述多个第三子像素中的至少一个的边界重叠，并且
所述多个第一子像素在所述单元区域的对角线方向上彼此分开。
7.根据权利要求1或2所述的显示设备，其特征在于，
所述单元区域具有第一虚拟竖直线、第二虚拟竖直线、第三虚拟竖直线、第一虚拟水平线、第二虚拟水平线以及第三虚拟水平线，
所述第一虚拟竖直线、所述第二虚拟竖直线和所述第三虚拟竖直线在第一方向上穿过所述虚拟八边形，并且彼此间隔开，并且
所述第一虚拟水平线、所述第二虚拟水平线和所述第三虚拟水平线在第二方向上穿过所述虚拟八边形，并且彼此间隔开，
所述第一虚拟竖直线和所述第一虚拟水平线仅穿过所述第一子像素，
所述第二虚拟竖直线和所述第二虚拟水平线仅穿过所述第二子像素，并且
所述第三虚拟竖直线和所述第三虚拟水平线仅穿过所述第三子像素。
8.根据权利要求7所述的显示设备，其特征在于，所述显示设备还包括：
堤层，设置在所述单元区域中，所述堤层包括：
第一孔，与所述第一子像素重叠；
第二孔，与所述第二子像素重叠；
第三孔，与所述第三子像素重叠；和
多个辅助孔；
第一量子点层，设置在所述第一孔中；以及
第二量子点层，设置在所述第二孔中，其中，
所述多个辅助孔中的一些辅助孔沿所述第一虚拟竖直线、所述第二虚拟竖直线和所述第三虚拟竖直线或者沿所述第一虚拟水平线、所述第二虚拟水平线和所述第三虚拟水平线设置。
9.根据权利要求8所述的显示设备，其特征在于，所述多个辅助孔中的所述一些辅助孔设置在所述第一子像素、所述第二子像素和所述第三子像素之中的相邻两个子像素之间的区中，或者，
所述多个辅助孔中的所述一些辅助孔沿所述单元区域的所述边界设置。
10.根据权利要求1或2所述的显示设备，其特征在于，
所述虚拟八边形的所述多个边包括在一方向上顺序地设置的第一边、第二边、第三边、第四边、第五边、第六边、第七边和第八边，
所述第三子像素具有矩形形状，所述矩形形状具有与连接所述单元区域的顶点的第一对角线重叠的长轴，
所述第一子像素的中心区域与连接所述单元区域的顶点的第二对角线重叠，并且
所述第二子像素的中心区域与所述第二对角线重叠。
11.根据权利要求10所述的显示设备，其特征在于，所述第三子像素的边界与所述虚拟八边形的所述第二边和所述第六边重叠，和/或，
所述第一子像素的边界与所述虚拟八边形的所述第四边重叠，和/或，
所述第二子像素的边界与所述虚拟八边形的所述第八边重叠。
12.根据权利要求1或2所述的显示设备，其特征在于，所述显示设备还包括：
像素限定层，设置在所述基底之上，所述像素限定层包括：
第一开口，暴露所述第一子像素的像素电极的中央部分；
第二开口，暴露所述第二子像素的像素电极的中央部分；
第三开口，暴露所述第三子像素的像素电极的中央部分；和
多个第四开口，各自具有在所述单元区域的相应顶点处的中心区域，其中，
所述第一子像素的边界与所述第一开口重叠，
所述第二子像素的边界与所述第二开口重叠，并且
所述第三子像素的边界与所述第三开口重叠。
13.根据权利要求12所述的显示设备，其特征在于，所述显示设备还包括：
多个辅助电极，设置在所述基底之上；
中间层，包括：
发射层，设置在所述第一子像素的所述像素电极、所述第二子像素的所述像素电极以及所述第三子像素的所述像素电极上；和
多个接触孔，分别与所述多个第四开口重叠；以及
相对电极，设置在所述中间层上，其中，
所述多个第四开口和所述多个接触孔暴露所述多个辅助电极中的每一个的一部分，并且
所述相对电极通过所述多个第四开口和所述多个接触孔电连接到所述多个辅助电极。
14.根据权利要求12所述的显示设备，其特征在于，所述显示设备还包括：
多条辅助布线，设置在所述基底之上；
中间层，包括：
发射层，设置在所述第一子像素的所述像素电极、所述第二子像素的所述像素电极以及所述第三子像素的所述像素电极上；和
多个接触孔，分别与所述多个第四开口重叠；以及
相对电极，设置在所述中间层上，其中，
所述多个第四开口和所述多个接触孔暴露所述多条辅助布线中的每一条的一部分，并且
所述相对电极通过所述多个第四开口和所述多个接触孔电连接到所述多条辅助布线。
15.一种显示设备，其特征在于，所述显示设备包括：
基底，包括单元区域；以及
第一子像素、第二子像素和第三子像素，在所述单元区域中，其中，
所述第一子像素和所述第二子像素在第一方向上彼此相邻，并且
所述第二子像素和所述第三子像素在与所述第一方向垂直地相交的第二方向上彼此相邻。
16.根据权利要求15所述的显示设备，其特征在于，
所述单元区域具有四边形形状，并且
所述第一子像素、所述第二子像素和所述第三子像素彼此间隔开，并且分别发射不同颜色的光。
17.根据权利要求15或16所述的显示设备，其特征在于，所述显示设备还包括：
像素限定层，设置在所述基底之上，所述像素限定层包括：
第一开口，暴露所述第一子像素的像素电极的中央部分；
第二开口，暴露所述第二子像素的像素电极的中央部分；
第三开口，暴露所述第三子像素的像素电极的中央部分；和
第四开口，与所述单元区域的两个相邻侧重叠，其中，
所述第一开口和所述第四开口在所述第二方向上彼此相邻。
18.一种显示设备，其特征在于，所述显示设备包括：
基底；以及
多个第一子像素、多个第二子像素和多个第三子像素，在所述基底之上，其中，
所述多个第一子像素、所述多个第二子像素和所述多个第三子像素按具有多个行和多个列的矩阵设置，
所述矩阵的每一行包括所述多个第一子像素中的至少一个、所述多个第二子像素中的至少一个以及所述多个第三子像素中的至少一个，所述多个第一子像素中的所述至少一个和所述多个第三子像素中的所述至少一个彼此间隔开第一距离，所述第一距离等于或大于相邻列之间的列距离，并且
所述矩阵的每一列包括所述多个第一子像素中的至少一个、所述多个第二子像素中的至少一个以及所述多个第三子像素中的至少一个，所述每一列中的所述多个第二子像素中的所述至少一个和所述每一列中的所述多个第三子像素中的所述至少一个彼此间隔开第二距离，所述第二距离等于或大于相邻行之间的行距离。
19.根据权利要求18所述的显示设备，其特征在于，
所述多个第一子像素、所述多个第二子像素和所述多个第三子像素彼此间隔开，并且发射不同颜色的光，并且
设置在所述每一行中的所述多个第一子像素之间的距离等于设置在所述每一列中的所述多个第一子像素之间的距离。
CN202320308149.0U 2022-02-24 2023-02-24 显示设备 Active CN219679163U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2022-0024570 2022-02-24
KR1020220024570A KR20230127431A (ko) 2022-02-24 2022-02-24 디스플레이 장치

Publications (1)

Publication Number Publication Date
CN219679163U true CN219679163U (zh) 2023-09-12

Family

ID=87575183

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202320308149.0U Active CN219679163U (zh) 2022-02-24 2023-02-24 显示设备
CN202310162314.0A Pending CN116648105A (zh) 2022-02-24 2023-02-24 显示设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310162314.0A Pending CN116648105A (zh) 2022-02-24 2023-02-24 显示设备

Country Status (3)

Country Link
US (1) US20230269986A1 (zh)
KR (1) KR20230127431A (zh)
CN (2) CN219679163U (zh)

Also Published As

Publication number Publication date
US20230269986A1 (en) 2023-08-24
CN116648105A (zh) 2023-08-25
KR20230127431A (ko) 2023-09-01

Similar Documents

Publication Publication Date Title
US11450715B2 (en) Display device and manufacturing method thereof
US11621305B2 (en) Display device
US11610938B2 (en) Display panel and display device including the same
US20230029657A1 (en) Display apparatus and method of manufacturing the same
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
EP3748707A1 (en) Display device and method for manufacturing same
CN113675237A (zh) 显示装置
US11818931B2 (en) Display device
CN219679163U (zh) 显示设备
US20220140058A1 (en) Display apparatus
US11610869B2 (en) Display device and tiled display device having the same
US11770942B2 (en) Display apparatus
US11302771B2 (en) Display device including pad arranged in peripheral area
CN220422362U (zh) 显示装置
CN220402273U (zh) 显示设备
US20230402579A1 (en) Display apparatus
CN219305335U (zh) 显示设备
US20230189575A1 (en) Display apparatus
KR20220097772A (ko) 표시 패널, 이를 구비한 표시 장치, 및 표시 패널의 제조방법
KR20240102045A (ko) 디스플레이 장치 및 그 제조방법
CN118251072A (zh) 显示设备及制造显示设备的方法
CN116782695A (zh) 显示装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant