CN219642231U - 一种任务分发装置和基于任务分发装置的多核异构处理器 - Google Patents
一种任务分发装置和基于任务分发装置的多核异构处理器 Download PDFInfo
- Publication number
- CN219642231U CN219642231U CN202320550621.1U CN202320550621U CN219642231U CN 219642231 U CN219642231 U CN 219642231U CN 202320550621 U CN202320550621 U CN 202320550621U CN 219642231 U CN219642231 U CN 219642231U
- Authority
- CN
- China
- Prior art keywords
- task distribution
- read
- queue
- core
- interface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims description 9
- 238000000034 method Methods 0.000 description 7
- 230000000875 corresponding effect Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000002093 peripheral effect Effects 0.000 description 5
- 230000006870 function Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000003993 interaction Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000007405 data analysis Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Multi Processors (AREA)
Abstract
本实用新型实施例公开了一种任务分发装置和基于任务分发装置的多核异构处理器,该装置,包括:读写接口、命令队列、队列状态指示器及任务分发状态机;读写接口与命令队列连接,用于接收读写请求并将读写请求发送至命令队列中存储;命令队列与队列状态指示器连接;队列状态指示器与任务分发状态机连接;命令队列与任务分发状态机连接;队列状态指示器,用于确定命令队列的缓存状态,并将缓存状态反馈至任务分发状态机;任务分发状态机,用于根据接收到的任务分发信号,在队列状态指示器指示命令队列中存在读写请求时,从命令队列中获取读写请求进行分发。该装置提升了任务分发效率,同时在任务分发端应用该装置时,避免了任务分发对效力的影响。
Description
技术领域
本实用新型涉及计算机技术领域,尤其涉及一种任务分发装置和基于任务分发装置的多核异构处理器。
背景技术
随着高性能计算、云计算和大数据分析等应用的快速发展,目前对设备处理任务的性能要求越来越高。为了满足任务的高速处理需求,设备通常并行处理任务。在并行任务处理中,需要对任务进行分发。
例如,图1是现有技术中的一种多核异构处理器的结构示意图。如图1所示,现有技术的多核异构处理器包括上位机、下位机、片上网络和主存。在并行任务处理中,通常通过上位机为各下位机分配任务。但是,上位机在分配任务后不再执行其他程序,并且不断查询下位机的完成状态,等待下位机完成当前任务后,再次给下位机分配新的任务。
显然,现有的任务分发方式,导致上位机无法正常执行其他程序,降低了上位机的运算性能。因此,亟待提供一种任务分发装置(Task Management Unit,TMU),在提高任务分发效率的同时,提高任务分发端的效力。
实用新型内容
本实用新型提供了一种任务分发装置和基于任务分发装置的多核异构处理器,以解决上位机需要不断查询下位机的运行状态,无法正常执行其他程序的问题,提升了任务分发的效率,提高了多核异构处理器的性能。
第一方面,本实用新型实施例提供了一种任务分发装置,包括:读写接口、命令队列、队列状态指示器、以及任务分发状态机;其中:
读写接口与命令队列连接,用于接收读写请求并将读写请求发送至命令队列中存储;
命令队列与队列状态指示器连接;队列状态指示器与任务分发状态机连接;命令队列与任务分发状态机连接;
队列状态指示器,用于确定命令队列的缓存状态,并将缓存状态反馈至任务分发状态机;
任务分发状态机,用于根据接收到的任务分发信号,在队列状态指示器指示命令队列中存在读写请求时,从命令队列中获取读写请求进行分发。
可选的,读写接口与队列状态指示器连接;读写接口,具体用于当接收到读写请求时,且队列状态指示器指示命令队列的缓存状态为不满时,读写接口将读写请求发送至命令队列中存储。
可选的,读写接口遵循与上位机网络相同的通信协议。
可选的,读写接口为APB协议接口、AXI协议接口、或者AXI_lite协议接口。
可选的,队列状态指示器为先进先出深度存储器。
可选的,队列状态指示器为计数器。
可选的,任务分发状态机,包括:第一输出接口、第二输出接口、以及输入接口;其中:输入接口,用于接收下位机的任务分发信号;第一输出接口,用于向下位机分发与读写请求对应的任务地址;第二输出接口,用于向下位机发送执行任务指示。
可选的,上位机为多核异构处理器中的主核心;下位机为多核异构处理器中的从核心。
第二方面,本实用新型实施例还提供了一种基于任务分发装置的多核异构处理器,包括:主核心、与主核心存在从属关系的至少一个从核心、与从核心相同数量的如本发明任一实施例所提供的任务分发装置、片上网络、以及主存;其中:
主核心通过片上网络与任务分发装置的读写接口连接,用于向任务分发装置的读写接口发送读写请求;
从核心与任务分发装置一一对应匹配,从核心与所匹配的任务分发装置的任务分发状态机连接;
从核心,用于向所匹配的任务分发装置的任务分发状态机发送任务分发信号,并接收任务分发状态机获取的读写请求;
主核心通过片上网络与主存连接;从核心通过片上网络与主存连接。
本实用新型实施例提供的任务分发装置,包括读写接口、命令队列、队列状态指示器和任务分发状态机;通过读写接口与命令队列连接,用于接收读写请求并将读写请求发送至命令队列中存储,命令队列与队列状态指示器连接,队列状态指示器与任务分发状态机连接,命令队列与任务分发状态机连接的技术手段,解决了上位机无法正常执行其他程序,上位机的运算性能降低的问题,提升了任务分发的效率,同时在任务分发端应用该装置时,避免了任务分发对效力的影响。
应当理解,本部分所描述的内容并非旨在标识本实用新型的实施例的关键或重要特征,也不用于限制本实用新型的范围。本实用新型的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是现有技术中的一种多核异构处理器的结构示意图;
图2是根据本实用新型实施例一提供的一种任务分发装置的结构示意图;
图3是根据本实用新型实施例二提供的一种基于任务分发装置的多核异构处理器的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本实用新型方案,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本实用新型一部分的实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都应当属于本实用新型保护的范围。
需要说明的是,本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外,术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
实施例一
图2为本实用新型实施例一提供的一种任务分发装置的结构示意图,本实施例可适用于上位机向下位机分发任务的情况。示例性的,该任务分发装置可配置于电子设备如多核异构处理器中,实现处理器中主核心向从核心分发任务。
如图2所示,本实施例公开的一种任务分发装置包括:读写接口、命令队列、队列状态指示器、以及任务分发状态机;其中:
读写接口与命令队列连接,用于接收读写请求并将读写请求发送至命令队列中存储;命令队列与队列状态指示器连接;队列状态指示器与任务分发状态机连接;命令队列与任务分发状态机连接;队列状态指示器,用于确定命令队列的缓存状态,并将缓存状态反馈至任务分发状态机;任务分发状态机,用于根据接收到的任务分发信号,在队列状态指示器指示命令队列中存在读写请求时,从命令队列中获取读写请求进行分发。
在本实施例中,读写接口可以与上位机网络连接,用于处理上位机发送到任务分发装置的读写请求。命令队列,用于存储上位机给下位机发送的读写请求以及向队列状态指示器发送该命令队列的状态。上位机可以是发送操作指令的计算机或单片机,可以作为任务分发端;下位机可以是接收和反馈操作指令的计算机或单片机。例如,上位机给下位机发送控制命令,下位机收到此命令并执行相应的动作。任务分发信号可以是下位机向上位机发送的,请求分发任务的信号。具体的,下位机空闲时可以向任务分发状态机发送任务分发信号。
具体的,上位机发送读写请求,访问任务分发装置,读写接口接收该读写请求,读写接口将该读写请求写入到命令队列中,命令队列将自己的缓存状态发送到队列状态指示器中,队列状态寄存器接收该缓存状态。例如,该缓存状态可以指示命令队列已满、命令队列不满或命令队列为空。在下位机向任务分发状态机发送任务分发信号之后,任务分发状态机接收该任务分发信号,并获取队列状态寄存器反馈的缓存状态,任务分发状态机根据接收到的缓存状态和任务分发信号,决定是否给下位机分发任务。
示例性的,如果任务分发信号提示当前下位机为空闲状态,并且队列状态寄存器提示当前命令队列非空,则任务分发状态机从命令队列中获取读写请求进行分发。或者,如果任务分发信号提示当前下位机为空闲状态,但是队列状态寄存器提示当前命令队列为空,则表示任务分发状态机没有可以向下位机发送读写的请求。
在上述实施方式的基础上,可选的,该装置,还包括:读写接口与队列状态指示器连接;读写接口,具体用于当接收到读写请求时,且队列状态指示器指示命令队列的缓存状态为不满时,读写接口将读写请求发送至命令队列中存储。
示例性的,如果在读写接口接收到读写请求时,队列状态指示器指示命令队列的缓存状态为不满,则读写接口可以将读写请求发送至命令队列中存储。又如,如果在读写接口接收到读写请求时,队列状态指示器指示命令队列的缓存状态为已满,则表示当前命令队列已经存储了足够多的待处理的读写请求,此时命令队列无法再接收上位机发送的读写请求。
本实用新型的实施例中,通过读写接口与队列状态指示器连接,解决了上位机不断地向下位机发送读写请求,导致上位机网络拥堵的问题,因为下位机可以有多个,上位机可以根据队列状态指示器显示的命令队列的缓存状态,将读写指令发送给其他命令队列未满的下位机,提高了上位机分配任务的效率。
可选的,读写接口遵循与上位机网络相同的通信协议。
在本实施例中,上位机网络,可以用于实现上位机和下位机、下位机与下位机、上位机与主存,或者下位机与主存之间的数据交互和信息访问等功能。
在本实用新型的实施例中,读写接口可以通过与上位机网络遵循相同的通信协议,实现上位机与下位机之间的数据交互和信息访问等功能。
可选的,读写接口为先进外设接口(Advanced Peripheral Bus,APB)、高级可扩展接口(Advanced eXtensible Interface,AXI)或者精简版的AXI协议接口(AdvancedeXtensible Interface Lite,AXI_Lite)。
在本实施例中,APB协议是一种常见的总线协议,APB接口通常用于低带宽的周边外设之间的连接。AXI是一种总线协议,用于满足高带宽低时延的通信要求。AXI_Lite是一种轻量级的地址映射通信总线,用于低吞吐量的内存映射通信。
在本实用新型的实施例中,通过采用不同的总线协议接口,可以提高任务分发装置的可适用性,例如,AXI_lite协议接口适合控制寄存器与状态寄存器之间的通信。
可选的,任务分发状态机,包括:第一输出接口、第二输出接口、以及输入接口;其中:输入接口,用于接收下位机的任务分发信号;第一输出接口,用于向下位机分发与读写请求对应的任务地址;第二输出接口,用于向下位机发送执行任务指示。
在本实施例中,任务地址可以是下位机获得的新的任务的地址,执行任务指示,用于提示下位机有新的待执行任务。
具体的,任务分发状态机通过输入接口获取下位机发送的任务分发信号,并且通过队列状态指示器获取命令队列缓存状态,根据任务分发信号和缓存状态,判断是否向下位机发送命令队列中缓存的读写请求。
示例性的,当接收到的任务分发信号提示下位机空闲且命令队列非空时,则可以将命令队列中的任务请求发送到下位机中执行,并通过第一输出接口向下位机分发与读写请求对应的任务地址,通过第二输出接口向下位机发送执行任务指示;或者,当接收到的任务分发信号提示下位机空闲但命令队列为空时,则表示命令队列中没有后续任务,此时任务分发装置无法给下位机分发任务。
在本实用新型的实施例中,任务分发状态机通过输入接口接收下位机的任务分发信号,第一输出接口向下位机分发与读写请求对应的任务地址,第二输出接口向下位机发送执行任务指示,解决了上位机需要不断的查询下位机状态信息,无法执行其他程序的问题,可以实现解放上位机,并通过任务分发状态机实时监视下位机的状态。
可选的,上位机为多核异构处理器中的主核心;下位机为多核异构处理器中的从核心。
在本实施例中,主核心,用于运行操作***、中断管理、外设管理和任务调度等职能。从核心,用于执行主核心分发的计算任务。片上网络可以是多核异构处理器中完成各子***间通信的一种组件。多核异构处理器中的主核心和从核心都可以有多个。例如,多核异构处理器可以包括一个主核心和多个从核心,或者多个主核心和多个从核心,主核心与从核心通过片上网络进行连接。在多核异构处理器中,任一从核心可以接收来自不同主核心的读写请求,也可以向不同的主核心发送读写请求。可以避免在从核心数量较多时,主核心任务分配不及时,导致从核心处于空闲状态,进一步提高了多核异构处理器的性能。
示例性的,多核异构处理器中包括一个主核心、多个从核心、片上网络、任务分发装置和主存。多核异构处理器可以通过TMU连接片上网络和从核心。主核心通过片上网络发送读写请求到TMU,从核心空闲时发送任务分发信号到TMU。TMU可以暂存主核心发送的读写请求,并根据任务分发信号和队列状态指示器的提示,给从核心分发待处理的读写请求。
又一示例性的,多核异构处理器中包括多个主核心、多个从核心、片上网络、多个任务分发装置和主存。其中,一个主核心可以与多个从核心构成一组主从处理器组。在各个主从处理器组中,主核心与多个从核心可以通过TMU实现任务分发,从而达到避免任务分发与执行的延时、不影响主核心的业务、提高主核心效率、已经避免片上资源拥堵的效果。
在本实用新型的实施例中,主核心可以通过片上网络给从核心分发任务,从而将一个较大的任务划分为多个子任务,上述子任务可以在从核心上执行,减少了主核心的计算任务,提高了多核异构处理器的执行效率。
可选的,队列状态指示器为先进先出深度存储器。
在本实施例中,先进先出存储器FIFO可以是有固定深度的先入先出双口缓冲器。
可选的,队列状态指示器为计数器。
在本实用新型的实施例中,队列状态指示器为计数器,可以实时记录命令队列中缓存的任务请求数量。当从核心不止一个时,主核心可以根据队列状态指示器的指示数字,调整给各从核心分配任务的数量,提高主核心给从核心分配任务的效率。
本实施例的技术方案,通过任务分发装置的任务分发状态机,可以实现实时监控下位机的状态,解放了上位机,提高了上位机的执行效率。通过任务分发装置设置命令队列,当下位机执行完上位机分配的任务请求后,从核心可以获取命令队列中缓存的任务请求,而不需要发送中断给上位机,打断上位机征程执行程序的流程,而且可以避免下位机请求任务和上位机分配任务的延迟,提高了上位机给下位机分发任务的效率。
实施例二
图3为本实用新型实施例二提供的一种基于任务分发装置的多核异构处理器的结构示意图,本实施例是基于上述各实施例的进一步细化,是上述实施例的任务分发装置的可选应用场景之一。
如图3所示,本实施例公开的一种基于任务分发装置的多核异构处理器包括:主核心、与主核心存在从属关系的至少一个从核心、与从核心相同数量的如本发明任一实施例的任务分发装置、片上网络、以及主存;其中:主核心通过片上网络与任务分发装置的读写接口连接,用于向任务分发装置的读写接口发送读写请求;
具体的,当主核心有给从核心分配任务的需求时,主核心可以通过片上网络与任务分发装置的队列状态指示器连接,如果主核心接收到队列状态指示器的未满标志,则主核心给读写接口发送读写请求,读写接口接收并发送该读写请求到命令队列中;或者,如果主核心接收到队列状态指示器的已满标志,则主核心尝试分配任务给其他从核心。
从核心与任务分发装置一一对应匹配,从核心与所匹配的任务分发装置的任务分发状态机连接。
具体的,每个从核心对应一个任务分发装置,任务分发装置可以作为主核心与从核心交换数据的中间站。
从核心,用于向所匹配的任务分发装置的任务分发状态机发送任务分发信号,并接收任务分发状态机获取的读写请求;
当从核心有获取新任务的需求时,从核心可以向任务分发装置的任务分发状态机发送任务分发信号,当任务分发状态机判断从核心处于空闲状态,并且命令队列中有后续任务时,任务分发状态机可以从命令队列中读出任务请求,并且发送任务地址和执行任务指示。
主核心通过片上网络与主存连接;从核心通过片上网络与主存连接。
具体的,主核心可以通过片上网络与从核心连接,获取主核心执行运算所需要的原始数据,主核心运算结束后将运算数据写回到主存中。从核心获取到主核心分配的任务后,通过片上网络读取主存中的原始运算数据,执行运算操作,运算结束后将运算结果写回到主存中。
本实施例的技术方案,通过主核心经由片上网络与任务分发装置的读写接口连接,向任务分发装置的读写接口发送读写请求,读写请求被暂存到命令队列中,解决了主核心想要给从核心分发任务时,需要不断的查询从核心状态,无法执行其他程序的问题。从核心与任务分发装置一一对应匹配,从核心与所匹配的任务分发装置的任务分发状态机连接。从核心,向所匹配的任务分发装置的任务分发状态机发送任务分发信号,并接收任务分发状态机获取的读写请求。从核心通过向任务分发装置发送任务分发信号,获取任务分发装置缓存的读写请求,解决了从核心完成任务后,向主核心发出中断请求,打断主核心正在执行的程序的问题。主核心通过片上网络与主存连接;从核心通过片上网络与主存连接的多核异构处理器,主核心可以将待分配的读写请求暂存在任务分发装置中,从核心向任务分发装置发送任务分发信号,解决了从核心频繁地向主核心发送任务分发信号,造成网络拥堵,以及任务分发存在时延的问题。简化了任务分发流程,节约了片上网络的流量,提高了多核异构处理器的性能。
本实用新型实施例所提供的一种基于任务分发装置的多核异构处理器可采用本实用新型任意实施例所提供的任务分发装置,具备采用任务分发装置相应的功能和有益效果。本实施例中未详尽描述的内容可以参考本申请任意实施例中的描述。
注意,上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解,本实用新型不限于这里所述的特定实施例,对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此,虽然通过以上实施例对本实用新型进行了较为详细的说明,但是本实用新型不仅仅限于以上实施例,在不脱离本实用新型构思的情况下,还可以包括更多其他等效实施例,而本实用新型的范围由所附的权利要求范围决定。
Claims (9)
1.一种任务分发装置,其特征在于,所述装置,包括:读写接口、命令队列、队列状态指示器、以及任务分发状态机;其中:
所述读写接口与所述命令队列连接,用于接收读写请求并将所述读写请求发送至所述命令队列中存储;
所述命令队列与所述队列状态指示器连接;所述队列状态指示器与所述任务分发状态机连接;所述命令队列与所述任务分发状态机连接;
所述队列状态指示器,用于确定所述命令队列的缓存状态,并将所述缓存状态反馈至所述任务分发状态机;
所述任务分发状态机,用于根据接收到的任务分发信号,在所述队列状态指示器指示所述命令队列中存在读写请求时,从所述命令队列中获取所述读写请求进行分发。
2.根据权利要求1所述的装置,其特征在于,所述读写接口与所述队列状态指示器连接;
所述读写接口,具体用于当接收到读写请求时,且所述队列状态指示器指示所述命令队列的缓存状态为不满时,所述读写接口将所述读写请求发送至所述命令队列中存储。
3.根据权利要求1所述的装置,其特征在于,所述读写接口遵循与上位机网络相同的通信协议。
4.根据权利要求3所述的装置,其特征在于,所述读写接口为APB协议接口、AXI协议接口、或者AXI_lite协议接口。
5.根据权利要求1所述的装置,其特征在于,所述队列状态指示器为先进先出深度存储器。
6.根据权利要求1所述的装置,其特征在于,所述队列状态指示器为计数器。
7.根据权利要求3所述的装置,其特征在于,所述任务分发状态机,包括:第一输出接口、第二输出接口、以及输入接口;其中:
所述输入接口,用于接收下位机的任务分发信号;
所述第一输出接口,用于向所述下位机分发与所述读写请求对应的任务地址;
所述第二输出接口,用于向所述下位机发送执行任务指示。
8.根据权利要求7所述的装置,其特征在于,所述上位机为多核异构处理器中的主核心;
所述下位机为所述多核异构处理器中的从核心。
9.一种基于任务分发装置的多核异构处理器,其特征在于,所述多核异构处理器,包括:主核心、与所述主核心存在从属关系的至少一个从核心、与从核心相同数量的如权利要求1-8任一项所述的任务分发装置、片上网络、以及主存;其中:
所述主核心通过所述片上网络与所述任务分发装置的读写接口连接,用于向所述任务分发装置的读写接口发送读写请求;
所述从核心与所述任务分发装置一一对应匹配,所述从核心与所匹配的所述任务分发装置的任务分发状态机连接;
所述从核心,用于向所匹配的所述任务分发装置的任务分发状态机发送任务分发信号,并接收所述任务分发状态机获取的所述读写请求;
所述主核心通过所述片上网络与所述主存连接;所述从核心通过所述片上网络与所述主存连接。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320550621.1U CN219642231U (zh) | 2023-03-20 | 2023-03-20 | 一种任务分发装置和基于任务分发装置的多核异构处理器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320550621.1U CN219642231U (zh) | 2023-03-20 | 2023-03-20 | 一种任务分发装置和基于任务分发装置的多核异构处理器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219642231U true CN219642231U (zh) | 2023-09-05 |
Family
ID=87812727
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320550621.1U Active CN219642231U (zh) | 2023-03-20 | 2023-03-20 | 一种任务分发装置和基于任务分发装置的多核异构处理器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219642231U (zh) |
-
2023
- 2023-03-20 CN CN202320550621.1U patent/CN219642231U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9710310B2 (en) | Dynamically configurable hardware queues for dispatching jobs to a plurality of hardware acceleration engines | |
CN105579961B (zh) | 数据处理***及操作方法、用于数据处理***的硬件单元 | |
US6711643B2 (en) | Method and apparatus for interrupt redirection for arm processors | |
EP3358463A1 (en) | Method, device and system for implementing hardware acceleration processing | |
US20090271796A1 (en) | Information processing system and task execution control method | |
US11341087B2 (en) | Single-chip multi-processor communication | |
JP2007079789A (ja) | 計算機システム及びイベント処理方法 | |
CN112732501B (zh) | 一种测试方法及多处理器soc芯片 | |
CN115203142A (zh) | 一种多核核间实时通信***及方法 | |
KR20230163559A (ko) | 메시지 전달 회로부 및 방법 | |
US9697047B2 (en) | Cooperation of hoarding memory allocators in a multi-process system | |
CN115525417A (zh) | 数据通信方法、通信***及计算机可读存储介质 | |
US8141077B2 (en) | System, method and medium for providing asynchronous input and output with less system calls to and from an operating system | |
CN110716805A (zh) | 图形处理器的任务分配方法、装置、电子设备及存储介质 | |
CN108958903B (zh) | 嵌入式多核中央处理器任务调度方法与装置 | |
WO2013148439A1 (en) | Hardware managed allocation and deallocation evaluation circuit | |
CN219642231U (zh) | 一种任务分发装置和基于任务分发装置的多核异构处理器 | |
JPWO2008149657A1 (ja) | 入出力制御システム、入出力制御方法、及び、入出力制御プログラム | |
CN113268356B (zh) | 基于LINUX***的多GPU板卡bounding的***、方法及介质 | |
JP7054688B2 (ja) | 同期制御システムおよび同期制御方法 | |
WO2007039933A1 (ja) | 演算処理装置 | |
CN108958905B (zh) | 嵌入式多核中央处理器的轻量级操作*** | |
CN117312202B (zh) | 片上***和用于片上***的数据传输方法 | |
CN117149471B (zh) | 通信方法、装置、嵌入式***、存储介质以及电子设备 | |
CN116383127B (zh) | 节点间通信方法、装置、电子设备及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |