CN219611735U - 功放电路、芯片和电子设备 - Google Patents

Abstract

本申请公开一种功放电路、芯片和电子设备，功放电路中，第一电阻的第一端用于接入第一输入信号，第二端连接隔离放大器的第一输入端，第二电阻的第一端用于接入第二输入信号，第二端连接隔离放大器的第二输入端，隔离放大器的第一输出端连接第一运算放大器的第一输入端，第二输出端连接第一运算放大器的第二输入端，第一运算放大器的第一输入端连接PWM调制器的第一输入端，第二输出端连接PWM调制器的第二输入端，第三电阻连接在第一运算放大器的第一输入端和PWM调制器的第一输出端之间，第四电阻连接在第一运算放大器的第二输入端和PWM调制器的第二输出端之间。本申请能够提高功放电路的电源抑制性能。

Description

功放电路、芯片和电子设备

技术领域

本申请涉及电路技术领域，具体涉及一种功放电路、芯片和电子设备。

背景技术

音频功放中，输出功率管通常采用电荷泵或电源直接供电时，在理想情况下，全差分放大模块对应支路的电阻相等时，反馈的差模信号为零，对功放的输出不产生影响；但在实际工作过程中，全差分放大模块对应支路的电阻存在一定程度的失配，容易使反馈回放大器输入端的信号存在差模信号，导致功放的输出存在电源上的交流成分，功放的电源抑制较差。发明人研究发现，功放电路中，电阻的失配与对应芯片面积呈反相关，在不增加芯片面积的情况下难以弱化电阻失配，提升电源抑制性能。

实用新型内容

鉴于此，本申请提供一种功放电路、芯片和电子设备，以解决传统功放中，在不增加芯片面积的情况下难以弱化电阻失配的问题。

本申请提供的一种功放电路，包括隔离放大器、第一运算放大器、PWM调制器、第一电阻、第二电阻、第三电阻和第四电阻；

所述第一电阻的第一端用于接入第一输入信号，第二端连接所述隔离放大器的第一输入端，所述第二电阻的第一端用于接入第二输入信号，第二端连接所述隔离放大器的第二输入端，所述隔离放大器的第一输出端连接所述第一运算放大器的第一输入端，第二输出端连接所述第一运算放大器的第二输入端，所述第一运算放大器的第一输入端连接所述PWM调制器的第一输入端，第二输出端连接所述PWM调制器的第二输入端，所述第三电阻连接在所述第一运算放大器的第一输入端和所述PWM调制器的第一输出端之间，所述第四电阻连接在所述第一运算放大器的第二输入端和所述PWM调制器的第二输出端之间。

可选地，所述隔离放大器包括电流跟随器。

可选地，所述隔离放大器包括第二运算放大器、第三运算放大器、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五电阻、第六电阻、第七电阻和第八电阻；所述第一MOS管的源极分别连接所述第五电阻的第一端和所述第二运算放大器的第二输入端，栅极连接所述第二运算放大器的第二输出端，漏极分别连接所述第三MOS管的漏极和所述第一运算放大器的第一输入端，所述第二MOS管的源极分别连接所述第六电阻的第一端和所述第二运算放大器的第一输入端，栅极连接所述第二运算放大器的第一输出端，漏极分别连接所述第四MOS管的漏极和所述第一运算放大器的第二输入端，所述第五电阻的第二端连接所述第六电阻的第二端，所述第三MOS管的栅极连接所述第三运算放大器的第二输出端，源极分别连接所述第三运算放大器的第二输入端、所述第七电阻的第一端和所述第二电阻的第二端，所述第四MOS管的栅极连接所述第三运算放大器的第一输出端，源极分别连接所述第三运算放大器的第一输入端、所述第八电阻的第一端和所述第一电阻的第二端，所述第七电阻的第二端连接所述第八电阻的第二端。

可选地，所述隔离放大器还包括第一斩波开关；所述第一斩波开关的第一输入端连接所述第一电阻的第二端，第二输入端连接所述第二电阻的第二端，第一输出端连接所述第四MOS管的源极，第二输出端连接所述第三MOS管的源极。

可选地，所述隔离放大器还包括第二斩波开关；所述第二斩波开关的第一输入端连接所述第一MOS管的漏极，第二输入端连接所述第二MOS管的漏极，第一输出端连接所述第一运算放大器的第一输入端，第二输出端连接所述第一运算放大器的第二输入端。

可选地，所述第五电阻、所述第六电阻、所述第七电阻和所述第八电阻的阻值相等。

可选地，所述功放电路的电源抑制比包括：式中，PSR表示电源抑制比，RF1表示第三电阻的阻值，RF2表示第四电阻的阻值，Rota表示第五电阻、第六电阻、第七电阻和第八电阻的阻值。

可选地，和/>趋近于0。

本申请还提供一种芯片，包括上述任一种功放电路。

本申请还提供一种电子设备，包括上述任一种功放电路或者上述任一种芯片。

本申请提供的上述功放电路、芯片和电子设备，在输入电阻和反馈电阻之间***隔离放大器，该隔离放大器可以隔离反馈电阻和输入电阻，弱化输入电阻和反馈电阻之间失配对电源抑制的影响，无需增加功放电路所在芯片的面积，便可以提高功放电路的电源抑制性能，提高功放电路的电源抑制能力。

进一步地，上述隔离放大器的输入端和输出端分别设置斩波开关，能够在隔离放大器提供的电流跟随过程中增加Chopper技术，可以消除隔离放大器的失调对***的影响；相对于其他方案中使用efuse修调的方式，本申请不使用efuse修调就能达到相同的效果，能够减小对应的封测成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是发明人研究过程中的功放电路结构示意图；

图2是本申请一实施例的功放电路结构示意图；

图3是本申请一实施例的隔离放大器结构示意图；

图4是本申请另一实施例的隔离放大器结构示意图。

具体实施方式

发明人研究发现，有些功放电路可以参考图1所示，由于电源上的交流信号会通过RFx(包括图1所示RF1和RF2)和RINx(包括图1所示RIN1和RIN2)直接反馈回放大器的输入端。在理想情况下，RF1＝RF2，RIN1＝RIN2，此时反馈的差模信号为零，对功放的输出不产生影响；但在实际工作过程中，由于RF1与RF2，RIN1与RIN2存在失配，容易使反馈回放大器输入端的信号存在差模信号，导致功放的输出存在电源上的交流成分；以模拟音频功放为例，图中RF1与RF2，RIN1与RIN2存在失配，会导致输出差模信号中存在电源纹波的分量，实际应用时会出现耳机或听筒存在电流声。有些方案主要是通过增加RFx和RINx的面积来提高电阻的匹配性，或通过电阻修调来保证电阻的匹配性。

本申请在输入电阻和反馈电阻之间***隔离放大器隔离反馈电阻和输入电阻，弱化输入电阻和反馈电阻之间失配对电源抑制的影响，无需增加功放电路所在芯片的面积，便可以提高功放电路的电源抑制性能，提高功放电路的电源抑制能力；其中隔离放大器的输入端和输出端分别设置斩波开关，能够在隔离放大器提供的电流跟随过程中增加Chopper技术，可以消除隔离放大器的失调对***的影响；相对于其他方案中使用efuse修调的方式，本申请不使用efuse修调就能达到相同的效果，能够减小对应的封测成本。

下面结合附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请一部分实施例，而非全部实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。在不冲突的情况下，下述各个实施例及其技术特征可以相互组合。

本申请第一方面提供一种功放电路，该功放电路用于对音频信号进行功放处理。参考图2所示，所述功放电路包括隔离放大器110、第一运算放大器120、PWM(脉冲宽度调制)调制器130、第一电阻R1、第二电阻R2、第三电阻R3和第四电阻R4。该功放电路为全差分放大电路，接入两路输入信号(图2所示Vin)，即第一输入信号和第二输入信号，对接入的两路输入信号进行功放处理后，输出两路输出信号(图2所示Vout)，即第一输出信号和第二输出信号。

所述第一电阻R1的第一端用于接入第一输入信号，第二端连接所述隔离放大器110的第一输入端，所述第二电阻R2的第一端用于接入第二输入信号，第二端连接所述隔离放大器110的第二输入端。所述隔离放大器110的第一输出端连接所述第一运算放大器120的第一输入端，第二输出端连接所述第一运算放大器120的第二输入端。所述第一运算放大器120的第一输入端连接所述PWM调制器130的第一输入端，第二输出端连接所述PWM调制器130的第二输入端；这里第一运算放大器120的第一输入端可以为正输入端，第二输入端为负输入端，第一输出端可以为负输出端，第二输出端可以为正输出端。所述PWM调制器130的第一输出端用于输出第一输出信号，所述PWM调制器130的第二输出端用于输出第二输出信号。所述第三电阻R3连接在所述第一运算放大器120的第一输入端和所述PWM调制器130的第一输出端之间。所述第四电阻R4连接在所述第一运算放大器120的第二输入端和所述PWM调制器130的第二输出端之间。

上述第一电阻R1和第二电阻R2为功放电路的输入电阻；第三电阻R3和第四电阻R4为功放电路的反馈电阻。具体地，第一电阻R1可以用于接入第一输入信号，第二电阻R2可以用于接入第二输入信号。第三电阻R3可以用于对第一输出信号进行反馈调节，第四电阻R4可以用于对第二输出信号进行反馈调节。

隔离放大器110用于隔离反馈电阻和输入电阻，弱化输入电阻和反馈电阻之间失配对电源抑制的影响。隔离放大器110具有非常低的输入阻抗，非常高的输出阻抗，用于对第一电阻R1和第二电阻R2分别接入的输入信号进行电流跟随，以提高输出阻抗，提升电源抑制性能。

第一运算放大器120包括全差分运算放大器，用于对隔离放大器110输出的信号进行运算放大处理。

PWM调制器130用于对应第一运算放大器120输出的信号进行PWM调制，以输出PWM信号；该PWM信号包括PWM调制器130的第一输出端输出的第一输出信号和PWM调制器130的第二输出端输出的第二输出信号。

上述功放电路，在输入电阻和反馈电阻之间***隔离放大器110，该隔离放大器110可以隔离反馈电阻和输入电阻，弱化输入电阻和反馈电阻之间失配对电源抑制的影响，提高功放电路的电源抑制性能，从而提高功放电路的电源抑制能力。

在一个实施例中，所述隔离放大器包括电流跟随器，具有非常低的输入阻抗，非常高的输出阻抗，向功放电路加入该电流跟随器前后，整个***的闭环增益不会改变，仍然能够对输入信号进行稳定地功放处理。

在一个实施例中，隔离放大器110可以采用对称的全差分结构实现。

具体地，参考图3所示，所述隔离放大器110包括第二运算放大器OPA2、第三运算放大器OPA3、第一MOS管MP1、第二MOS管MP2、第三MOS管MN1、第四MOS管MN2、第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8。

所述第一MOS管MP1的源极分别连接所述第五电阻R5的第一端和所述第二运算放大器OPA2的第二输入端，栅极连接所述第二运算放大器OPA2的第二输出端，漏极分别连接所述第三MOS管MN1的漏极和所述第一运算放大器120的第一输入端。所述第二MOS管MP2的源极分别连接所述第六电阻R6的第一端和所述第二运算放大器OPA2的第一输入端，栅极连接所述第二运算放大器OPA2的第一输出端，漏极分别连接所述第四MOS管MN2的漏极和所述第一运算放大器120的第二输入端.所述第五电阻R5的第二端连接所述第六电阻R6的第二端。所述第三MOS管MN1的栅极连接所述第三运算放大器OPA3的第二输出端，源极分别连接所述第三运算放大器OPA3的第二输入端、所述第七电阻R7的第一端和所述第二电阻R2的第二端，所述第四MOS管MN2的栅极连接所述第三运算放大器OPA3的第一输出端，源极分别连接所述第三运算放大器OPA3的第一输入端、所述第八电阻R8的第一端和所述第一电阻R1的第二端。所述第七电阻R7的第二端连接所述第八电阻R8的第二端。第二运算放大器OPA2和第三运算放大器OPA3中，第一输入端为正输入端，第二输入端为负输入端，第一输出端为负输出端，第二输出端为正输出端。

可选地，第一MOS管MP1和第二MOS管MP2均为PMOS管；第三MOS管MN1和第四MOS管MN2均为NMOS管。

上述第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8为隔离放大器110的输出阻抗。可选地，第五电阻R5、第六电阻R6、第七电阻R7和第八电阻R8的阻值相等，均为Rota。

在一个示例中，所述功放电路的电源抑制比包括：式中，PSR表示电源抑制比，RF1表示第三电阻R3的阻值，RF2表示第四电阻R4的阻值，Rota表示第五电阻、第六电阻、第七电阻和第八电阻的阻值。

进一步地，阻值Rota远大于第三电阻R3和第四电阻R4的阻值，和/>趋近于0。通过上式计算的电源抑制比PSR接近于零，不受输入电阻(第一电阻R1和第二电阻R2)和反馈电阻(第三电阻R3和第四电阻R4)之间匹配的影响，在很大程度上提升了电源抑制性能。

在一个示例中，为了防止隔离放大器110的失调电压导致功放电路所在***输出失调较大，可以在隔离放大器110中增加Chopper(斩波)技术，来消除隔离放大器110的失调对***的影响。

具体地，参考图4所示，所述隔离放大器110还包括第一斩波开关CH1；所述第一斩波开关CH1的第一输入端连接所述第一电阻R1的第二端，第二输入端连接所述第二电阻R2的第二端，第一输出端连接所述第四MOS管MN2的源极，第二输出端连接所述第三MOS管MN1的源极。

第一斩波开关CH1可以从输入端减小隔离放大器110的失调。

进一步地，如图4所示，所述隔离放大器110还包括第二斩波开关CH2；所述第二斩波开关CH2的第一输入端连接所述第一MOS管MP1的漏极，第二输入端连接所述第二MOS管MP2的漏极，第一输出端连接所述第一运算放大器120的第一输入端，第二输出端连接所述第一运算放大器120的第二输入端。第二斩波开关CH2可以在输出端减小隔离放大器110的失调。

本示例在隔离放大器110的输入端和输出端分别设置斩波开关，能够在隔离放大器110提供的电流跟随过程中增加Chopper技术，可以消除隔离放大器110的失调对***的影响。相对于其他方案中使用efuse修调的方式，本示例不使用efuse修调就能达到相同的效果，还能够减小对应的封测成本。

以上功放电路，在输入电阻和反馈电阻之间***隔离放大器110，该隔离放大器110可以隔离反馈电阻和输入电阻，弱化输入电阻和反馈电阻之间失配对电源抑制的影响，无需增加功放电路所在芯片的面积，便可以提高功放电路的电源抑制性能，提高功放电路的电源抑制能力。其中隔离放大器110的输入端和输出端分别设置斩波开关，能够在隔离放大器110提供的电流跟随过程中增加Chopper技术，可以消除隔离放大器110的失调对***的影响。

发明人对本申请提供的功放电路和其他功放方案进行对比分析，发现本申请对电源抑制性能的提升效果非常明显(可以提升15dB以上)；且本申请提供的功放电路不受工艺限制，实现成本较低；相对于其他方案中使用efuse修调的方式，本申请不使用efuse修调就能达到相同的效果，能够减小对应的封测成本。

本申请在第二方面提供一种芯片，包括上述任一实施例所述的功放电路，无需增加芯片的面积，便可以提高电源抑制性能，提升电源抑制能力。具体地，该芯片可以为音频功放芯片，以对输入的音频信号进行功放处理。

本申请在第四方面提供一种电子设备，包括上述任一实施例所述的功放电路或者上述任一实施例所述的芯片，能够提高电源抑制性能，降低封测成本。

尽管已经相对于一个或多个实现方式示出并描述了本申请，但是本领域技术人员基于对本说明书和附图的阅读和理解将会想到等价变型和修改。本申请包括所有这样的修改和变型，并且仅由所附权利要求的范围限制。特别地关于由上述组件执行的各种功能，用于描述这样的组件的术语旨在对应于执行所述组件的指定功能(例如其在功能上是等价的)的任意组件(除非另外指示)，即使在结构上与执行本文所示的本说明书的示范性实现方式中的功能的公开结构不等同。

即，以上所述仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，例如各实施例之间技术特征的相互结合，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

另外，对于特性相同或相似的结构元件，本申请可采用相同或者不相同的标号进行标识。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本申请中，“示例性”一词是用来表示“用作例子、例证或说明”。本申请中被描述为“示例性”的任何一个实施例不一定被解释为比其它实施例更加优选或更加具优势。为了使本领域任何技术人员能够实现和使用本申请，本申请给出了以上描述。在以上描述中，为了解释的目的而列出了各个细节。应当明白的是，本领域普通技术人员可以认识到，在不使用这些特定细节的情况下也可以实现本申请。在其它实施例中，不会对公知的结构和过程进行详细阐述，以避免不必要的细节使本申请的描述变得晦涩。因此，本申请并非旨在限于所示的实施例，而是与符合本申请所公开的原理和特征的最广范围相一致。

Claims (10)

1.一种功放电路，其特征在于，所述功放电路包括隔离放大器、第一运算放大器、PWM调制器、第一电阻、第二电阻、第三电阻和第四电阻；

所述第一电阻的第一端用于接入第一输入信号，第二端连接所述隔离放大器的第一输入端，所述第二电阻的第一端用于接入第二输入信号，第二端连接所述隔离放大器的第二输入端，所述隔离放大器的第一输出端连接所述第一运算放大器的第一输入端，第二输出端连接所述第一运算放大器的第二输入端，所述第一运算放大器的第一输入端连接所述PWM调制器的第一输入端，第二输出端连接所述PWM调制器的第二输入端，所述第三电阻连接在所述第一运算放大器的第一输入端和所述PWM调制器的第一输出端之间，所述第四电阻连接在所述第一运算放大器的第二输入端和所述PWM调制器的第二输出端之间。

2.根据权利要求1所述的功放电路，其特征在于，所述隔离放大器包括电流跟随器。

3.根据权利要求1所述的功放电路，其特征在于，所述隔离放大器包括第二运算放大器、第三运算放大器、第一MOS管、第二MOS管、第三MOS管、第四MOS管、第五电阻、第六电阻、第七电阻和第八电阻；

所述第一MOS管的源极分别连接所述第五电阻的第一端和所述第二运算放大器的第二输入端，栅极连接所述第二运算放大器的第二输出端，漏极分别连接所述第三MOS管的漏极和所述第一运算放大器的第一输入端，所述第二MOS管的源极分别连接所述第六电阻的第一端和所述第二运算放大器的第一输入端，栅极连接所述第二运算放大器的第一输出端，漏极分别连接所述第四MOS管的漏极和所述第一运算放大器的第二输入端，所述第五电阻的第二端连接所述第六电阻的第二端，所述第三MOS管的栅极连接所述第三运算放大器的第二输出端，源极分别连接所述第三运算放大器的第二输入端、所述第七电阻的第一端和所述第二电阻的第二端，所述第四MOS管的栅极连接所述第三运算放大器的第一输出端，源极分别连接所述第三运算放大器的第一输入端、所述第八电阻的第一端和所述第一电阻的第二端，所述第七电阻的第二端连接所述第八电阻的第二端。

4.根据权利要求3所述的功放电路，其特征在于，所述隔离放大器还包括第一斩波开关；所述第一斩波开关的第一输入端连接所述第一电阻的第二端，第二输入端连接所述第二电阻的第二端，第一输出端连接所述第四MOS管的源极，第二输出端连接所述第三MOS管的源极。

5.根据权利要求3所述的功放电路，其特征在于，所述隔离放大器还包括第二斩波开关；所述第二斩波开关的第一输入端连接所述第一MOS管的漏极，第二输入端连接所述第二MOS管的漏极，第一输出端连接所述第一运算放大器的第一输入端，第二输出端连接所述第一运算放大器的第二输入端。

6.根据权利要求3所述的功放电路，其特征在于，所述第五电阻、所述第六电阻、所述第七电阻和所述第八电阻的阻值相等。

7.根据权利要求6所述的功放电路，其特征在于，所述功放电路的电源抑制比包括：

式中，PSR表示电源抑制比，RF1表示第三电阻的阻值，RF2表示第四电阻的阻值，Rota表示第五电阻、第六电阻、第七电阻和第八电阻的阻值。

8.根据权利要求7所述的功放电路，其特征在于，和/>趋近于0。

9.一种芯片，其特征在于，包括权利要求1至8任一项所述的功放电路。

10.一种电子设备，其特征在于，包括权利要求1至8任一项所述的功放电路或者权利要求9所述的芯片。