CN219576854U - D型氮化镓开关驱动电路以及开关电源电路 - Google Patents
D型氮化镓开关驱动电路以及开关电源电路 Download PDFInfo
- Publication number
- CN219576854U CN219576854U CN202320304226.5U CN202320304226U CN219576854U CN 219576854 U CN219576854 U CN 219576854U CN 202320304226 U CN202320304226 U CN 202320304226U CN 219576854 U CN219576854 U CN 219576854U
- Authority
- CN
- China
- Prior art keywords
- switch
- coupled
- control module
- gallium nitride
- type gallium
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 100
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 91
- 239000003990 capacitor Substances 0.000 claims abstract description 73
- 238000004804 winding Methods 0.000 claims description 30
- 238000001514 detection method Methods 0.000 claims description 27
- 238000005070 sampling Methods 0.000 claims description 8
- 230000003044 adaptive effect Effects 0.000 claims description 5
- 239000006096 absorbing agent Substances 0.000 claims description 4
- 230000000087 stabilizing effect Effects 0.000 claims description 4
- 230000001105 regulatory effect Effects 0.000 abstract description 3
- 208000032365 Electromagnetic interference Diseases 0.000 description 10
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 230000001276 controlling effect Effects 0.000 description 5
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000011217 control strategy Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Dc-Dc Converters (AREA)
- Electronic Switches (AREA)
Abstract
本实用新型提供了一种D型氮化镓开关驱动电路以及开关电源电路，通过D型氮化镓开关的漏极接第一电压，其源极分别耦接至开关模块的第一端以及第一电容的第一端，其栅极耦接至第一控制模块的第一端，第一控制模块的第二端耦接至第一电容的第二端，第二控制模块耦接至开关模块的控制端，第一电容的第二端以及开关模块的第三端接地的方式，使得第二控制模块输出控制信号控制开关模块的导通与关断，进而控制D型氮化镓开关的导通与关断，同时通过第一控制模块独立调节D型氮化镓开关的开通速度，较低的开通速度可以降低后续电路的电压应力，改善EMI特性。
Description
技术领域
本实用新型涉及电源领域，特别是涉及一种D型氮化镓开关驱动电路以及开关电源电路。
背景技术
近些年来，氮化镓开关管在开关电源拓扑领域，尤其是在大功率电源领域、AC/DC开关电源等领域中被广泛应用。
目前常用的开关电源拓扑电路，包括：Buck电路、Boost电路、Buck-Boost电路、正激电路、反激电路、半桥式功率电路等等，被广泛地用于需要对电压进行变换的设备和***中。
现有的开关电源拓扑电路的初级氮化镓功率管一般采用E型的氮化镓开关管，其驱动电路成熟，开关速度可调，但在高频条件下更适用于软开关条件；当受限于拓扑或控制策略而只能实现硬开关时，采用D型的氮化镓开关管在通态损耗方面更具优势，但D型的氮化镓开关管为常开器件，需要串联一个常闭开关，通过控制常闭开关的通断进而控制D型的氮化镓开关管的通断，且D型的氮化镓开关管开通速度较快且难以控制，将导致后续电路的电压应力过高。在该情况下，可以通过调节常闭开关的开关速度或调节连接在D型的氮化镓开关管栅极以及源极间的电容的电容值，来调节D型的氮化镓开关管的开关速度，但这种做法对D型的氮化镓开关管的开通速度影响有限，却对其关断速度影响较大，对效率有较大影响。
因而，如何在不影响D型的氮化镓开关管的关断速度的情况下，兼顾控制其开通速度，以降低后续电路的电压应力，改善EMI特性，已成为业界目前亟需解决的技术问题。
实用新型内容
本实用新型提供一种D型氮化镓开关驱动电路以及开关电源电路，以解决在不影响D型的氮化镓开关管的关断速度的情况下，兼顾控制其开通速度，以降低后续电路的电压应力，改善EMI特性的技术问题。
根据本实用新型的第一方面，提供了一种D型氮化镓开关驱动电路，包括：D型氮化镓开关、第一控制模块、第二控制模块、第一电容以及开关模块；其中：
所述D型氮化镓开关的漏极接第一电压，所述D型氮化镓开关的源极分别耦接至所述开关模块的第一端以及所述第一电容的第一端，其栅极耦接至所述第一控制模块的第一端，所述第一控制模块的第二端耦接至所述第一电容的第二端，所述第二控制模块耦接至所述开关模块的控制端，所述第一电容的第二端以及所述开关模块的第三端接地；
可选的，所述第一控制模块包括并联连接的开通速度控制模块以及关断速度控制模块，其中：
所述开通速度控制模块用于调节所述D型氮化镓开关的开通速度；
所述关断速度控制模块用于调节所述D型氮化镓开关的关断速度。
可选的，所述开通速度控制模块包括第一电阻；其中：
所述D型氮化镓开关的栅极耦接至所述第一电阻的第一端，所述第一电阻的第二端还耦接至所述第一电容的第二端；
所述第一电阻用于调节所述D型氮化镓开关的开通速度。
可选的，所述关断速度控制模块包括第一二极管以及第二电阻；
所述第二电阻的第一端耦接至所述D型氮化镓开关的栅极，其第二端耦接至所述第一二极管的阳极；所述第一二极管的阴极耦接至所述第一电阻的第二端；
所述第二电阻用于调节所述D型氮化镓开关的关断速度。
可选的，还包括钳位稳压二极管；
所述钳位稳压二极管的阳极耦接至所述第一电阻的第一端，所述钳位稳压二极管的阴极耦接至所述D型氮化镓开关的源极。
可选的，所述开关模块为第一NMOS开关管；
所述第一NMOS开关管的漏极耦接至所述D型氮化镓开关的源极，其栅极耦接至所述第二控制模块，其源极接地。
可选的，还包括采样模块，所述采样模块包括电流检测电阻以及第二NMOS开关管；
所述第二控制模块的第一端分别耦接至所述第二NMOS开关管的栅极以及所述第一NMOS开关管的栅极，其第二端耦接至所述第二NMOS开关管的漏极，其第三端耦接至所述电流检测电阻的第一端，其第四端耦接至所述第一NMOS开关管的漏极，其第五端接地；所述电流检测电阻的第二端以及所述第二NMOS开关管的源极分别接地；
所述第二控制模块的第一端用于输出所述控制信号，控制所述第一NMOS开关管以及所述第二NMOS开关管的导通与关断，其第二端以及第四端用于输出相同的电压，以使得所述第二NMOS开关管与所述第一NMOS开关管构成电流镜；且所述第二控制模块还用于将流过所述第二NMOS开关管的电流镜像至所述电流检测电阻，使得所述电流检测电阻上留过的电流与所述第二NMOS开关管流过的电流相等。
可选的，所述第一NMOS开关管的宽长比大于所述第二NMOS开关管的宽长比。
可选的，所述第二控制模块的输入端接收输入信号；所述第二控制模块依据所述输入信号，输出相应的控制信号，其中：
若所述输入信号为高电平，所述控制信号为适配的高电平信号；
若所述输入信号为低电平，所述控制信号为适配的低电平信号。
可选的，还包括输出电容；
所述输出电容的第一端耦接至所述第二控制模块的第六端，所述输出电容的第二端接地。
可选的，还包括高压启动模块；所述高压启动模块包括第二二极管、恒流源、LDO模块以及输入电容；
所述D型氮化镓开关的源极耦接至所述第二二极管的阳极，所述第二二极管的阴极耦接至所述恒流源的第一端，所述恒流源的第二端耦接至所述LDO模块的第一端，其第三端耦接至所述第二控制模块的第七端，所述LDO模块的第二端分别耦接至所述第二控制模块的第八端以及所述输入电容的第一端，所述输入电容的第二端接地；其中，
所述第二控制模块的第七端用于控制所述恒流源的开启以及关闭；
所述输入电容用于为所述第二控制模块供电。
根据本实用新型的第二方面，提供了一种开关电源电路，包括本实用新型第一方面任一项提供的D型氮化镓开关驱动电路、RCD吸收电路以及初级绕组；
所述初级绕组的第一端耦接至所述RCD吸收电路的第一端，其第二端分别耦接至所述RCD吸收电路的第二端以及所述D型氮化镓开关的漏极。
可选的，所述RCD吸收电路包括第二电容、第三电阻、以及第三二极管；
所述初级绕组的第一端分别耦接至所述第二电容的第一端以及所述第三电阻的第一端，所述第二电容的第二端耦接至所述第三电阻的第二端，所述第三电阻的第二端耦接至所述第三二极管的阴极，所述第三二极管的阳极耦接至所述初级绕组的第二端。
可选的，还包括电源侧电容；所述初级绕组的第一端耦接至所述电源侧电容的第一端，所述电源侧电容的第二端接地。
可选的，还包括次级绕组。
本实用新型提供的D型氮化镓开关驱动电路以及开关电源电路中，通过D型氮化镓开关的漏极接第一电压，其源极分别耦接至开关模块的第一端以及第一电容的第一端，其栅极耦接至第一控制模块的第一端，第一控制模块的第二端耦接至第一电容的第二端，第二控制模块耦接至开关模块的控制端，第一电容的第二端以及开关模块的第三端接地的方式，使得第二控制模块输出控制信号控制开关模块的导通与关断，进而控制D型氮化镓开关的关断与导通，且不影响其关断速度，确保了效率，同时通过第一控制模块调节D型氮化镓开关的开通速度，以降低后续电路的电压应力，改善EMI特性。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例中的D型氮化镓开关驱动电路构造示意图一；
图2是本实用新型实施例中的D型氮化镓开关驱动电路构造示意图二；
图3是本实用新型一实施例中的D型氮化镓开关驱动电路构造示意图；
图4是本实用新型另一实施例中的开关电源电路构造示意图；
图5是图4所示的开关电源电路的波形示意图；
图6是现有技术中的开关电源电路构造示意图；
图7是图6所示的开关电源电路的波形示意图；
附图标记说明：
10-第一控制模块；
20-第二控制模块；
101-开通速度控制模块；
102-关断速度控制模块；
Vd-第一电压；
N-GAN-D型氮化镓开关；
Cgs-第二寄生电容；
Main Fet-开关模块；
Sense Fet-第二NMOS开关管；
D1-第一二极管；
D2-第二二极管；
D3-第三二极管；
D4第四二极管；
R1-第一电阻；
R2-第二电阻；
R3-第三电阻；
C1-第一电容；
C2-第二电容；
DZ1-钳位稳压二极管；
Cvcco-输出电容；
Cvcci-输入电容；
Istart-恒流源。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整的描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
下面以具体的实施例对本实用新型的技术方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
有鉴于现有技术中，很难在确保效率的情况下，兼顾控制D型的氮化镓开关管的开通速度的问题。本实用新型提供了一种D型氮化镓开关驱动电路以及开关电源电路，通过D型氮化镓开关的漏极接第一电压，其源极分别耦接至开关模块的第一端以及第一电容的第一端，其栅极耦接至第一控制模块的第一端，第一控制模块的第二端耦接至第一电容的第二端，第二控制模块耦接至开关模块的控制端，第一电容的第二端以及开关模块的第三端接地的方式，使得第二控制模块输出控制信号控制开关模块的导通与关断，进而控制D型氮化镓开关的导通与关断，同时通过第一控制模块独立调节D型氮化镓开关的开通速度，较低的开通速度可以降低后续电路的电压应力，改善EMI特性。
请参考图1，本实用新型实施例提供了一种D型氮化镓开关驱动电路，包括：D型氮化镓开关D-GAN、第一控制模块10、第二控制模块20、第一电容C1以及开关模块SW；其中：
所述D型氮化镓开关D-GAN的漏极接第一电压Vd，所述D型氮化镓开关D-GAN的源极分别耦接至所述开关模块SW的第一端以及所述第一电容C1的第一端，其栅极耦接至所述第一控制模块10的第一端，所述第一控制模块10的第二端耦接至所述第一电容C1的第二端，所述第二控制模块20耦接至所述开关模块SW的控制端，所述第一电容C1的第二端以及所述开关模块SW的第三端接地；
所述第二控制模块20用于输出控制信号，控制所述开关模块SW的导通与关断，以控制所述D型氮化镓开关D-GAN的导通与关断，这是因为，D型氮化镓开关D-GAN为常通器件，但具体在实际电源应用中时，终端设备通常要求器件处于常关断模式，这样在对开关的控制失效时，能保证器件仍然处于关断状态，以保证***安全性；而从图1所示的电路结构可知，当所述D型氮化镓开关D-GAN栅压为0且栅源电压小于其夹断阈值时，其工作在正向阻断模态；当所述开关模块SW导通时，所述D型氮化镓开关D-GAN的栅源电压为零，其漏源极之间已存在2DEG通道，所述D型氮化镓开关D-GAN将导通，因此控制所述开关模块SW的通断即可控制所述D型氮化镓开关D-GAN的通断。
所述第一控制模块10用于调节所述D型氮化镓开关D-GAN的开通速度。若所述D型氮化镓开关D-GAN的开通速度过快，流过所述开关模块SW的电流将在一极短时间过冲，容易损坏所述开关模块SW，也会导致EMI超标甚至破坏性振荡的问题。而本实用新型通过第一控制模块10可实现对D型氮化镓开关D-GAN的开通速度的调节，从而可有效保护开关模块SW，并且解决EMI的问题。
其中，所述D型氮化镓开关D-GAN漏源极之间存在第一寄生电容Cds，第一电容C1用于与所述第一寄生电容Cds(图中未示出)形成分压，以降低D型氮化镓开关D-GAN关断时开关模块SW第一端的电压。
作为一种优选实施方式，请参考图1，所述D型氮化镓开关D-GAN驱动电路还包括钳位稳压二极管DZ1；
所述钳位稳压二极管DZ1的阳极耦接至所述第一电阻的第一端，所述钳位稳压二极管DZ1的阴极耦接至所述D型氮化镓开关D-GAN的源极。
对于氮化镓功率管，较快的关断速度可以提高电路效率，一种实施方式中，为平衡EMI特性和电路效率，所述第一控制模块10还用于调节所述D型氮化镓开关D-GAN的关断速度，请参考图2，所述第一控制模块10包括并联连接的开通速度控制模块101以及关断速度控制模块102，其中：
所述开通速度控制模块101用于调节所述D型氮化镓开关D-GAN的开通速度；
所述关断速度控制模块102用于调节所述D型氮化镓开关D-GAN的关断速度。
一种举例中，如图2所示，所述开通速度控制模块101包括第一电阻R1；其中：
所述D型氮化镓开关D-GAN的栅极耦接至所述第一电阻R1的第一端，所述第一电阻R1的第二端还耦接至所述第一电容C1的第二端；
所述第一电阻R1用于调节所述D型氮化镓开关D-GAN的开通速度，具体地，请参考图2，因为所述D型氮化镓开关D-GAN栅源极之间存在第二寄生电容Cgs，所述第二寄生电容Cgs上的电压(即所述D型氮化镓开关D-GAN的栅源电压Vgs)通过所述第一控制模块10放电，在图2所示的示例中，所述第二寄生电容Cgs与所述第一电阻R1组成所述D型氮化镓开关D-GAN开通时的放电电路，增大所述第一电阻R1的阻值即可降低所述D型氮化镓开关D-GAN的开通速度，而较低的开通速度可降低后续电路的电压应力，改善EMI，提高***可靠性。
在该情况下，一种举例中，请参考图2，所述关断速度控制模块102包括第一二极管D1以及第二电阻R2；
所述第二电阻R2的第一端耦接至所述D型氮化镓开关D-GAN的栅极，其第二端耦接至所述第一二极管D1的阳极；所述第一二极管D1的阴极耦接至所述第一电阻R1的第二端；
所述第二电阻R2用于调节所述D型氮化镓开关D-GAN的关断速度，具体地，当所述开关模块SW关断时，所述D型氮化镓开关D-GAN的源极电压开始上升，所述第二寄生电容Cgs上的电压通过所述第一控制模块10开始充电，当所述D型氮化镓开关D-GAN的栅源电压低于夹断电压的阈值后，所述D型氮化镓开关D-GAN开始关断，在图2所示的示例中，所述第二寄生电容Cgs、所述第二电阻R2以及所述第一二极管D1组成关断时的充电电路，降低所述第二电阻R2的阻值即可加快所述D型氮化镓开关D-GAN的关断速度，提高***效率。其中，所述第二电阻R2的阻值远小于R1的阻值。
作为一种优选实施方式，设置所述第二电阻R2的阻值为0，使得所述D型氮化镓开关D-GAN的关断速度最快。
作为举例，所述开关模块SW可以为MOS开关管，所述第二控制模块20连接所述MOS管的栅极并发送控制信号控制所述MOS管的通断。当然，本实用新型并不以此为限，在其他举例中，所述开关模块SW也可以选择三极管或其他常闭开关器件。
一种实施方式中，请参考图3，所述开关模块SW为第一NMOS开关管Main Fet；
所述第一NMOS开关管Main Fet的漏极耦接至所述D型氮化镓开关D-GAN的源极，其栅极耦接至所述第二控制模块20，其源极接地。
为采样流过所述D型氮化镓开关D-GAN的电流，一种实施方式中，请参考图3，所述D型氮化镓开关D-GAN驱动电路还包括采样模块30，所述采样模块30包括电流检测电阻Rsense以及第二NMOS开关管Sense Fet；
所述第二控制模块20的第一端分别耦接至所述第二NMOS开关管Sense Fet的栅极以及所述第一NMOS开关管Main Fet的栅极，其第二端耦接至所述第二NMOS开关管SenseFet的漏极，其第三端耦接至所述电流检测电阻Rsense的第一端，其第四端耦接至所述第一NMOS开关管Main Fet的漏极，其第五端接地；所述电流检测电阻Rsense的第二端以及所述第二NMOS开关管Sense Fet的源极分别接地；
所述第二控制模块20的第一端用于输出所述控制信号，控制所述第一NMOS开关管Main Fet以及所述第二NMOS开关管Sense Fet的导通与关断，其第二端以及第四端用于输出相同的电压，以使得所述第二NMOS开关管Sense Fet与所述第一NMOS开关管Main Fet构成电流镜；且所述第二控制模块20还用于将流过所述第二NMOS开关管Sense Fet的电流镜像至所述电流检测电阻Rsense，使得所述电流检测电阻Rsense上留过的电流与所述第二NMOS开关管Sense Fet流过的电流相等。
作为一种优选实施方式，所述第一NMOS开关管Main Fet的宽长比大于所述第二NMOS开关管Sense Fet的宽长比。
由于流过所述第一NMOS开关管Main Fet的电流与流过所述D型氮化镓开关D-GAN的电流几乎相等，故采样所述第一NMOS开关管Main Fet的电流即可得到流过所述D型氮化镓开关D-GAN的电流。由于所述第一NMOS开关管Main Fet的Vgs电压以及Vds电压分别与所述第二NMOS开关管Sense Fet的Vgs电压以及Vds电压相等，所以所述第一NMOS开关管MainFet以及所述第二NMOS开关管Sense Fet的Ids电流比将与其宽长比成正比例关系，这样只要采样所述第二NMOS开关管Sense Fet中流过的电流即可知道第一NMOS开关管Main Fet中流过的电流，从而得到所述D型氮化镓开关D-GAN的电流，又由于第二控制模块20将流过所述第二NMOS开关管Sense Fet的电流镜像至所述电流检测电阻Rsense，使得所述电流检测电阻Rsense上留过的电流与所述第二NMOS开关管Sense Fet流过的电流相等；且电路设计固定后，所述电流检测电阻Rsense的电阻值已知，故测量所述电流检测电阻Rsense两端的电压即可得到所述第二NMOS开关管Sense Fet中流过的电流，进而得到第一NMOS开关管Main Fet的电流。
给定流过所述第一NMOS开关管Main Fet的电流I1，流过所述第二NMOS开关管Sense Fet的电流I2，所述电流检测电阻Rsense的阻值，所述电流检测电阻Rsense的两端电压Vcs有如下关系：
Vcs＝I2·Rsense＝K·I1·Rsense
其中，K为第二NMOS开关管Sense Fet与第一NMOS开关管Main Fet的宽长比，通常K为几千分之一，故所述电流检测电阻Rsense上的损耗较低。
作为进一步优选实施方式，所述第一NMOS开关管Main Fet以及所述第二NMOS开关管Sense Fet为集成在同一衬底上，且MOS开关管的工艺相同。在该情况下，为方便测量所述电流检测电阻Rsense的电压，所述电流检测电阻Rsense为片外电阻。
作为一种优选实施方式，所述第二控制模块20依据外部的信号，进行相应信号的电平处理，使得所述第二控制模块20输出的控制信号的电平适配于后续电路可以接收的电平，请参考图3，所述第二控制模块20的输入端接收输入信号PWM；所述第二控制模块20依据所述输入信号PWM，输出相应的控制信号，其中：
若所述输入信号PWM为高电平，所述控制信号为适配的高电平信号；
若所述输入信号PWM为低电平，所述控制信号为适配的低电平信号。
在该情况下，一种实施方式中，所述D型氮化镓开关D-GAN驱动电路还包括输出电容Cvcco；
所述输出电容Cvcco的第一端耦接至所述第二控制模块20的第六端，所述输出电容Cvcco的第二端接地。
作为一种优选实施方式，所述D型氮化镓开关D-GAN驱动电路还包括高压启动模块；所述高压启动模块包括第二二极管D2、恒流源Istart、LDO模块以及输入电容Cvcci；
所述D型氮化镓开关D-GAN的源极耦接至所述第二二极管D2的阳极，所述第二二极管D2的阴极耦接至所述恒流源Istart的第一端，所述恒流源Istart的第二端耦接至所述LDO模块的第一端，其第三端耦接至所述第二控制模块20的第七端，所述LDO模块的第二端分别耦接至所述第二控制模块20的第八端以及所述输入电容Cvcci的第一端，所述输入电容Cvcci的第二端接地；其中，
所述第二控制模块20的第七端用于控制所述恒流源Istart的开启以及关闭；
所述输入电容Cvcci用于为所述第二控制模块20供电。
电路启动时，所述第一NMOS开关管Main Fet为关断状态，所述D型氮化镓开关D-GAN的栅极电压为零，所述D型氮化镓开关D-GAN的源极电压逐步上升，当所述D型氮化镓开关D-GAN的Vgs电压为其夹断电压Vth时，所述D型氮化镓开关D-GAN关断，此时所述D型氮化镓开关D-GAN的栅极电压为0，其源极电压为Vth，此时所述恒流源Istart从D-GAN的源极取电，通过所述LDO模块对所述输入电容Cvcci充电，当所述输入电容Cvcci的电压为所述第二控制模块20的启动电压时，所述第二控制模块20进入工作状态，所述第二控制模块20输出相应的关闭控制信号关闭恒流源Istart，完成自取电启动。所述输入电容Cvcci上的电压亦可为作为其他***电路的电压源。
此外，本实用新型实施例还提供了一种开关电源电路，请参考图4，包括上述的D型氮化镓开关驱动电路，RCD吸收电路40以及初级绕组Np；
所述初级绕组Np的第一端耦接至所述RCD吸收电路40的第一端，其第二端分别耦接至所述RCD吸收电路40的第二端以及所述D型氮化镓开关D-GAN的漏极。
一种举例中，请参考图4，所述RCD吸收电路40包括第二电容C2、第三电阻R3、以及第三二极管D3；
所述初级绕组Np的第一端分别耦接至所述第二电容C2的第一端以及所述第三电阻R3的第一端，所述第二电容C2的第二端耦接至所述第三电阻R3的第二端，所述第三电阻R3的第二端耦接至所述第三二极管D3的阴极，所述第三二极管D3的阳极耦接至所述初级绕组Np的第二端。
作为一种实施方式，请参考图4，所述开关电源电路还包括次级绕组Ns。
作为一种优选实施方式，请参考图4，所述开关电源电路还包括电源侧电容Cin；所述初级绕组Np的第一端耦接至所述电源侧电容Cin的第一端，所述电源侧电容Cin的第二端接地。
请参考图4，该开关电源电路的次级绕组Ns例如还包括整流二极管D4、第三电容C3以及第四电阻R4。
其中，初级绕组Np侧以及次级绕组Ns侧的电路构成与现有的常规电路相同，在此不再赘述。
现结合图5以及图7所示的波形图对本实用新型的D型氮化镓开关驱动电路以及现有的D型氮化镓开关驱动电路在开关电源电路中的工作效果进行对比，其中，图5所示的波形图为图4所述开关电源电路中的工作效果，图7所示的波形图为图6所示的现有的D型氮化镓开关驱动电路在开关电源电路中的工作效果，具体介绍如下：
PWM，可以理解为所述第二控制模块20的输出的控制信号；
Vd-gan，可以理解为所述D型氮化镓开关D-GAN的漏极电压；
Vd-mos，可以理解为所述第一NMOS开关管Main Fet的漏极电压；
Ids，可以理解为流过所述第一NMOS开关管Main Fet的电流；
Vcs，可以理解为所述电流检测电阻Rsense的第一端的电压；
Vd2，可以理解为所述次级绕组Ns侧整流二极管D4的电压；
其中，流过所述第一NMOS开关管Main Fet的电流与所述电流检测电阻Rsense的第一端的电压的波形类似，在图5以及图7中以同一波形示意。
请参考图6，现有的D型氮化镓开关驱动电路在可以通过调节电阻Rg的阻值和/或调节连接在D型的氮化镓开关管栅极以及源极间的电容C1的电容值，进而调节D型的氮化镓开关管的开关速度，但这种做法对D型的氮化镓开关管的开通速度影响有限，而对其关断速度影响较大，对效率有较大影响。请参考图7中所述第一NMOS开关管Main Fet的漏极电压波形、流过所述第一NMOS开关管Main Fet的电流波形、所述电流检测电阻Rsense的电压波形以及次级绕组Ns侧整流二极管D4的电压波形，在所述D型氮化镓开关D-GAN开通瞬间，其漏极电压以及所述第一NMOS开关管Main Fet的漏极电压的电压降低，但所述第一NMOS开关管Main Fet受到的电流应力、所述电流检测电阻Rsense受到的电压应力以及次级绕组Ns侧整流二极管D4的受到的电压应力较高，在次级绕组Ns侧整流二极管D4还可检测到较高的电压尖峰，其电压应力较高，且电流以及电压的过冲都会导致EMI超标，影响***安全性和可靠性；
而本实用新型提供的D型氮化镓开关驱动电路中，所述第一电阻R1可降低所述D型氮化镓开关D-GAN的开通速度，同时不影响其关断速度，保证了效率。请参考图5中所述第一NMOS开关管Main Fet的漏极电压波形、流过所述第一NMOS开关管Main Fet的电流波形、所述电流检测电阻Rsense的电压波形以及次级绕组Ns侧整流二极管D4的电压波形，在所述D型氮化镓开关D-GAN开通瞬间，其漏极电压以及所述第一NMOS开关管Main Fet的漏极电压的电压降低，所述第一NMOS开关管Main Fet受到的电流应力、所述电流检测电阻Rsense受到的电压应力以及次级绕组Ns侧整流二极管D4受到的电压应力较低，在次级绕组Ns侧整流二极管D4可检测到较低的电压尖峰，其电压应力较低，有效的防止了电流以及电压的过冲，改善了EMI特性，提高了***的安全性和可靠性。
综上所述，本实用新型提供的D型氮化镓开关驱动电路以及开关电源电路中，通过D型氮化镓开关的漏极接第一电压，其源极分别耦接至开关模块的第一端以及第一电容的第一端，其栅极耦接至第一控制模块的第一端，第一控制模块的第二端耦接至第一电容的第二端，第二控制模块耦接至开关模块的控制端，第一电容的第二端以及开关模块的第三端接地的方式，使得第二控制模块输出控制信号控制开关模块的导通与关断，进而控制D型氮化镓开关的导通与关断，同时通过第一控制模块独立调节D型氮化镓开关的开通速度，较低的开通速度可以降低后续电路的电压应力，改善EMI特性。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (15)
1.一种D型氮化镓开关驱动电路，其特征在于，包括：D型氮化镓开关、第一控制模块、第二控制模块、第一电容以及开关模块；其中：
所述D型氮化镓开关的漏极接第一电压，所述D型氮化镓开关的源极分别耦接至所述开关模块的第一端以及所述第一电容的第一端，其栅极耦接至所述第一控制模块的第一端，所述第一控制模块的第二端耦接至所述第一电容的第二端，所述第二控制模块耦接至所述开关模块的控制端，所述第一电容的第二端以及所述开关模块的第三端接地。
2.根据权利要求1所述的D型氮化镓开关驱动电路，其特征在于，所述第一控制模块包括并联连接的开通速度控制模块以及关断速度控制模块，其中：
所述开通速度控制模块用于调节所述D型氮化镓开关的开通速度；
所述关断速度控制模块用于调节所述D型氮化镓开关的关断速度。
3.根据权利要求2所述的D型氮化镓开关驱动电路，其特征在于，所述开通速度控制模块包括第一电阻；其中：
所述D型氮化镓开关的栅极耦接至所述第一电阻的第一端，所述第一电阻的第二端还耦接至所述第一电容的第二端；
所述第一电阻用于调节所述D型氮化镓开关的开通速度。
4.根据权利要求3所述的D型氮化镓开关驱动电路，其特征在于，所述关断速度控制模块包括第一二极管以及第二电阻；
所述第二电阻的第一端耦接至所述D型氮化镓开关的栅极，其第二端耦接至所述第一二极管的阳极；所述第一二极管的阴极耦接至所述第一电阻的第二端；
所述第二电阻用于调节所述D型氮化镓开关的关断速度。
5.根据权利要求3所述的D型氮化镓开关驱动电路，其特征在于，还包括钳位稳压二极管；
所述钳位稳压二极管的阳极耦接至所述第一电阻的第一端，所述钳位稳压二极管的阴极耦接至所述D型氮化镓开关的源极。
6.根据权利要求1所述的D型氮化镓开关驱动电路，其特征在于，所述开关模块为第一NMOS开关管；
所述第一NMOS开关管的漏极耦接至所述D型氮化镓开关的源极，其栅极耦接至所述第二控制模块，其源极接地。
7.根据权利要求6所述的D型氮化镓开关驱动电路，其特征在于，还包括采样模块，所述采样模块包括电流检测电阻以及第二NMOS开关管；
所述第二控制模块的第一端分别耦接至所述第二NMOS开关管的栅极以及所述第一NMOS开关管的栅极，其第二端耦接至所述第二NMOS开关管的漏极，其第三端耦接至所述电流检测电阻的第一端，其第四端耦接至所述第一NMOS开关管的漏极，其第五端接地；所述电流检测电阻的第二端以及所述第二NMOS开关管的源极分别接地；
所述第二控制模块的第一端用于输出控制信号，控制所述第一NMOS开关管以及所述第二NMOS开关管的导通与关断，其第二端以及第四端用于输出相同的电压，以使得所述第二NMOS开关管与所述第一NMOS开关管构成电流镜；且所述第二控制模块还用于将流过所述第二NMOS开关管的电流镜像至所述电流检测电阻，使得所述电流检测电阻上留过的电流与所述第二NMOS开关管流过的电流相等。
8.根据权利要求7所述的D型氮化镓开关驱动电路，其特征在于，所述第一NMOS开关管的宽长比大于所述第二NMOS开关管的宽长比。
9.根据权利要求7所述的D型氮化镓开关驱动电路，其特征在于，所述第二控制模块的输入端接收输入信号；所述第二控制模块依据所述输入信号，输出相应的控制信号，其中：
若所述输入信号为高电平，所述控制信号为适配的高电平信号；
若所述输入信号为低电平，所述控制信号为适配的低电平信号。
10.根据权利要求7所述的D型氮化镓开关驱动电路，其特征在于，还包括输出电容；
所述输出电容的第一端耦接至所述第二控制模块的第六端，所述输出电容的第二端接地。
11.根据权利要求7所述的D型氮化镓开关驱动电路，其特征在于，还包括高压启动模块；所述高压启动模块包括第二二极管、恒流源、LDO模块以及输入电容；
所述D型氮化镓开关的源极耦接至所述第二二极管的阳极，所述第二二极管的阴极耦接至所述恒流源的第一端，所述恒流源的第二端耦接至所述LDO模块的第一端，其第三端耦接至所述第二控制模块的第七端，所述LDO模块的第二端分别耦接至所述第二控制模块的第八端以及所述输入电容的第一端，所述输入电容的第二端接地；其中，
所述第二控制模块的第七端用于控制所述恒流源的开启以及关闭；
所述输入电容用于为所述第二控制模块供电。
12.一种开关电源电路，其特征在于，包括权利要求1至11任一项所述的D型氮化镓开关驱动电路、RCD吸收电路以及初级绕组；
所述初级绕组的第一端耦接至所述RCD吸收电路的第一端，其第二端分别耦接至所述RCD吸收电路的第二端以及所述D型氮化镓开关的漏极。
13.根据权利要求12所述的开关电源电路，其特征在于，所述RCD吸收电路包括第二电容、第三电阻、以及第三二极管；
所述初级绕组的第一端分别耦接至所述第二电容的第一端以及所述第三电阻的第一端，所述第二电容的第二端耦接至所述第三电阻的第二端，所述第三电阻的第二端耦接至所述第三二极管的阴极，所述第三二极管的阳极耦接至所述初级绕组的第二端。
14.根据权利要求12所述的开关电源电路，其特征在于，还包括电源侧电容；所述初级绕组的第一端耦接至所述电源侧电容的第一端，所述电源侧电容的第二端接地。
15.根据权利要求12所述的开关电源电路，其特征在于，还包括次级绕组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320304226.5U CN219576854U (zh) | 2023-02-24 | 2023-02-24 | D型氮化镓开关驱动电路以及开关电源电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202320304226.5U CN219576854U (zh) | 2023-02-24 | 2023-02-24 | D型氮化镓开关驱动电路以及开关电源电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN219576854U true CN219576854U (zh) | 2023-08-22 |
Family
ID=87660541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202320304226.5U Active CN219576854U (zh) | 2023-02-24 | 2023-02-24 | D型氮化镓开关驱动电路以及开关电源电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN219576854U (zh) |
-
2023
- 2023-02-24 CN CN202320304226.5U patent/CN219576854U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20190393871A1 (en) | Cascode switches including normally-off and normally-on devices and circuits comprising the switches | |
| US8810287B2 (en) | Driver for semiconductor switch element | |
| US8686761B2 (en) | Gate driver and switching power source apparatus | |
| US7675275B2 (en) | DC-DC converter | |
| US10516338B2 (en) | Voltage converter controller, voltage converter and method for operating a voltage converter | |
| US11245324B2 (en) | Switching converter and a method thereof | |
| US7551004B2 (en) | Inverter apparatus with improved gate drive for power MOSFET | |
| US9025348B2 (en) | Drive circuit | |
| CN110572020B (zh) | 控制电路和反激式开关电源*** | |
| US9673807B2 (en) | Gate voltage control apparatus configured to control a gate voltage of a switching device | |
| CN110896283A (zh) | 同步整流控制电路、隔离式电源变换电路及控制方法 | |
| US9893638B1 (en) | Switched mode power supplies with adaptive reference voltage for controlling output transistor | |
| CN111342642B (zh) | 一种用于碳化硅mosfet驱动的反激式电源控制方法 | |
| US8284573B2 (en) | Synchronous rectifier circuit capable of preventing flow-through current | |
| US11791709B2 (en) | Integrated gallium nitride power device with protection circuits | |
| US10418910B2 (en) | Isolated switch-mode power supply and control circuit and control method for isolated switch-mode power supply | |
| CN111865055B (zh) | 一种提前下拉同步整流管栅压的同步整流驱动电路 | |
| TW202236792A (zh) | 開關電源系統 | |
| CN116054610B (zh) | Ac-dc转换器、控制器、驱动***及驱动方法 | |
| CN114545178A (zh) | 一种检测方法及检测电路 | |
| CN219576854U (zh) | D型氮化镓开关驱动电路以及开关电源电路 | |
| US11831307B2 (en) | Power switch drive circuit and device | |
| CN114362488B (zh) | 功率管驱动控制电路及驱动控制方法 | |
| CN116094292A (zh) | D型氮化镓开关驱动电路以及开关电源电路 | |
| CN108683416B (zh) | 一种负载开关控制电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |