CN219575614U - 封装结构 - Google Patents
封装结构 Download PDFInfo
- Publication number
- CN219575614U CN219575614U CN202320053495.9U CN202320053495U CN219575614U CN 219575614 U CN219575614 U CN 219575614U CN 202320053495 U CN202320053495 U CN 202320053495U CN 219575614 U CN219575614 U CN 219575614U
- Authority
- CN
- China
- Prior art keywords
- layer
- rigidity
- package structure
- electronic component
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
本申请公开了一种封装结构。该封装结构包括:下导线结构层;电子元件,位于下导线结构层上;刚性强化层,位于电子元件上;封装层,封装电子元件及刚性强化层,其中刚性强化层的刚性大于封装层的刚性;上导线结构层,位于刚性强化层和封装层上。上述技术方案,通过在电子元件上方放置刚性强化层,至少可以提升封装结构的翘曲表现,从而可以解决现有翘曲表现较差导致不利后续上导线结构层作业及与基板附接的问题。此外,刚性强化层的侧壁可以由封装层暴露出来,从而可以更好地为电子元件提供散热。
Description
技术领域
本申请涉及半导体技术领域,更具体地,涉及一种封装结构。
背景技术
在现有的扇出型叠层封装(FOPOP,fan-out Package on Package,PoP)制程中,在底部封装件10上方形成上部重分布层(RDL)20、再在上部重分布层20上方形成存储器元件(未示出)。其中,底部封装件10会借由模塑料12(例如EMC(Epoxy Molding Compound,环氧树脂模塑料))进行封装,封装之后再于此模塑料12的上表面形成上部重分布层20,此封装之模塑料12的上表面应为平坦的表面以利于后续用于上部重分布层20的制程。
然而,受限于管芯(Die)14与模塑料12的量的比率较小(即模塑料12的量较多),使得模塑料12的选择受限、无法使用刚性较高的模塑料12来提升底部封装件10的翘曲表现,因为刚性较高的模塑料12会具有较大的热收缩。并且,还受限于模塑料12与上部重分布层20之间热膨胀系数(CTE,coefficient of thermal expansion)不匹配问题导致有较差的翘曲表现。底部封装件10翘曲将不利后续上部重分布层20的作业。此外,由于翘曲表现较差,如果应用传统的高温批量回流(mass reflow)制程,则高温制程下的翘曲表现会大于100μm,这不利于后续使用批量回流制程将图1所示的结构附接至基板上。具体的,翘曲会造成批量回流之后有焊球与基板未连接(non-join)问题,使得与基板的附接失败,现有失败率可达到100%。另外,由于存在翘曲,批量回流期间需使用TCB(thermal compressionbond,热压接合)方式来使得各个焊球与基板连接,然而施加压力将损坏上部重分布层20的表面。
实用新型内容
针对上述翘曲表现较差导致不利后续上部重分布层作业及后续附接至基板的问题,本申请提出一种封装结构,至少可以具有提升的翘曲表现。
本申请的技术方案是这样实现的:
根据本申请的一个方面,提供了一种封装结构。封装结构包括:下导线结构层;电子元件,位于下导线结构层上;刚性强化层,位于电子元件上;封装层,封装电子元件及刚性强化层,刚性强化层的刚性大于封装层的刚性;上导线结构层,位于刚性强化层和封装层上。
在一些实施例中,上导线结构层接触刚性强化层。
在一些实施例中,封装结构还包括导电柱,导电柱位于上导线结构层与下导线结构层之间,并且由封装层封装。
在一些实施例中,刚性强化层的热膨胀系数小于封装层的热膨胀系数。
在一些实施例中,刚性强化层与电子元件由相同的材料形成。
在一些实施例中,刚性强化层在横向上的宽度大于电子元件的宽度。
在一些实施例中,刚性强化层的侧壁由封装层暴露出来。
在一些实施例中,封装结构还包括导电柱,导电柱位于上导线结构层与下导线结构层之间,并且导电柱穿过刚性强化层。
在一些实施例中,封装结构还包括导电柱,导电柱位于上导线结构层与下导线结构层之间,其中,刚性强化层还包括由封装层包覆的另一侧壁,并且导电柱位于刚性强化层的另一侧壁旁。
在一些实施例中,封装结构还包括粘合层,粘合层位于刚性强化层和电子元件之间,粘合层为散热材料。
上述技术方案,通过在电子元件上方放置刚性强化层,至少可以提升封装结构的翘曲表现,从而可以解决现有翘曲表现较差导致不利后续上导线结构层作业及与基板附接的问题。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是一种现有封装结构的局部截面示意图。
图2是根据本申请的实施例的封装结构的截面示意图。
图3A是根据本申请的另一实施例的封装结构的截面示意图。
图3B是图3A所示的封装结构的俯视示意图。
图4是根据本申请的另一实施例的封装结构的截面示意图。
图5A至图5J是根据本申请的实施例的形成封装结构的多个阶段的截面示意图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员所获得的所有其他实施例,都属于本申请保护的范围。
下列公开提供了许多用于实现所提供主题的不同特征的不同实施例或实例。下面将描述元件和布置的特定实例以简化本实用新型。当然这些仅仅是实例并不旨在限定本实用新型。例如,在以下描述中,在第二部件上方或上形成第一部件可以包括第一部件和第二部件直接接触的实施例,也可以包括在第一部件和第二部件之间形成额外的部件使得第一部件和第二部件可以不直接接触的实施例。而且,本实用新型在各个实例中可重复参考数字和/或字母。这种重复仅是为了简明和清楚,其自身并不表示所论述的各个实施例和/或配置之间的关系。
图2是根据本申请的实施例的封装结构100的截面示意图。参考图2所示,封装结构100包括下导线结构层110。下导线结构层110可以包括至少一层介电层112和内埋于至少一层介电层112中的金属导电部件114。至少一层介电层112的层数可以选取任意适当的数量。图2中示出了下导线结构层110包括三层介电层112,本实施例以三层介电层112为例进行说明。金属导电部件114可以包括迹线、通孔和焊盘等导电部件。在一些实施例中,下导线结构层110可以是重分布层。下导线结构层110可以通过多个焊球119连接至基板102。
封装结构100还包括位于下导线结构层110上的电子元件104。在一些实施例中,电子元件104可以是芯片。在一些实施例中,电子元件104的材料可以是硅。电子元件104可以通过多个焊球117电性连接至下导线结构层110。
封装结构100还包括位于电子元件104上的刚性强化层120,以及封装电子元件104和刚性强化层120的封装层130。封装层130的材料可以是模塑料,例如可以是环氧树脂模塑料。封装结构100还可以包括位于刚性强化层120和封装层130上的上导线结构层140。上导线结构层140可以重分布层。上导线结构层140可以包括多层介电层142和位于多层介电层142中的金属导电部件,如焊盘144。
封装结构100还可以包括位于上导线结构层140上方且电性连接上导线结构层140的存储器元件150。存储器元件150可以例如是DDR(Double Data Rate SDRAM,双倍数据速率同步动态随机存取存储器)。存储器元件150可以通过焊球159连接至上导线结构层140的焊盘144。
其中,刚性强化层120可以增强下导线结构层110与基板102之间的部分106的刚性,进而可以提升基板102上方的结构的整体刚性和翘曲表现。在一些实施例中,刚性强化层120的刚性大于封装层130的刚性,以使得刚性强化层120可以用于增强刚性。在一些实施例中,可以通过选择刚性强化层120的材料来使得刚性强化层120具有较大的刚性。由于杨氏模量可以用于表示固体材料的刚性,因此在这样的实施例中,将刚性强化层120的材料选择为杨氏模量大于封装层130,即,刚性强化层120的杨氏模量大于封装层130的杨氏模量。并且,刚性强化层120的材料也可以同时考虑材料的热导率,热导率高可以有利于对电子元件104进行散热。在一些实施例中,刚性强化层120的热导率不小于封装层130的热导率。在一些实施例中,刚性强化层120的热导率不小于电子元件104的热导率。在一些实施例中,刚性强化层120为具有较高电阻率的非金属材料。
以下表1中示出了三种候选材料的热导率、室温(RT)下的电阻率及室温下的杨氏模量。如表1所示,Si(硅)和SiC(碳化硅)的杨氏模量较高并且热导率较高,同时Si和SiC的电阻率也较高,因此可以用作刚性强化性的材料。而杨氏模量和热导率较低的GaAs(砷化镓)则不适用于刚性强化层120。
表1
在一些实施例中,刚性强化层120的材料可以是Si或者SiC。在一些实施例中,刚性强化层120与电子元件104由相同的材料形成。例如,电子元件104和刚性强化层120的材料均为Si。在一些实施例中,刚性强化层120与电子元件104由不同的材料形成。例如,电子元件104的材料为SiC,刚性强化层120的材料为Si。以上列举的各种材料仅是示例,刚性强化层120可以是任何能够增强部分106的刚性的材料。
在上述封装结构100中,通过在电子元件104上方放置刚性强化层120,可以提升下导线结构层110与上导线结构层140之间的部分106的刚性及翘曲表现,因此有利于上导线结构层140的作业。进一步的,由于提升了部分106的刚性,可以提高基板102上方的结构的整体刚性及翘曲表现,所以可以有利于与基板102的附接作业。具体的,可以使用高温回流制程借由多个焊球119将基板102上方的结构与基板102接合,并且在回流制程时基板102上方的结构的翘曲可以小于100μm,因此可以避免焊球119与基板102未连接,并且可以不采用会损坏上导线结构层140的介电层142的表面的TCB方式。
在一些实施例中,还可以通过选择刚性强化层120的材料使得刚性强化层120的热膨胀系数小于封装层130的热膨胀系数。由于述刚性强化层120的热膨胀系数小于封装层130的热膨胀系数,可以更利于提升翘曲表现。在一些实施例中,刚性强化层120的材料可以选用与电子元件104相同的材料,也就是选用与电子元件104具有相同热膨胀系数的材料。刚性强化层120也可以选用与电子元件104的热膨胀系数相近的材料。
继续参考图2所示,刚性强化层120的上表面与封装层130的上表面齐平。上导线结构层140接触刚性强化层120的上表面和封装层130的上表面。刚性强化层120在横向上的宽度可以大于电子元件104的宽度。刚性强化层120的侧壁可以突出于电子元件104的对应侧壁。
刚性强化层120可以通过粘合层154附接在电子元件104上。粘合层154的材料可以选择为散热材料。这样,可以借由粘合层154和刚性强化层120为电子元件104散热。
封装结构100还包括导电柱170。导电柱170位于上导线结构层140与下导线结构层110之间。导电柱170可以电性连接上导线结构层140与下导线结构层110。导电柱170也由封装层130包覆。在一些实施例中,封装结构100还可以包括设置在下导线结构层110的底面处的无源器件118。无源器件118可以与下导线结构层110电性连接。无源器件118可以例如是集成无源器件(IPD,Integrated Passive Device)。
下导线结构层110与基板102之间可以设置有底部填充物182,底部填充物182可以包覆下导线结构层110与基板102之间的各个焊球119及无源器件118。底部填充物182还可以包覆下导线结构层110的侧壁的下部。电子元件104与下导线结构层110之间可以设置有底部填充物184,底部填充物184可以包覆电子元件104与下导线结构110之间的各个焊球117,并且可以包覆电子元件104的侧壁的下部。
图3A是根据本申请的另一实施例的封装结构200的截面示意图。图3B是图3A所示的封装结构200的线A-A处的俯视示意图。参考图3A至图3B所示,刚性强化层120的一侧侧壁121由封装层130暴露出来。刚性强化层120的未暴露的另外三个侧壁仍由封装层130包覆。虽然在图3A至图3B中示出刚性强化层120的一个侧壁121由封装层130暴露,但在其他实施例中,可以由封装层130暴露刚性强化层120的多个侧壁。通过暴露刚性强化层120的至少一侧侧壁,可以更好地为电子元件104提供散热。
图3A所示的封装结构200的其他方面可以与参考图2描述的封装结构100类似,此处不再赘述。
图4是根据本申请的另一实施例的封装结构300的截面示意图。图4所示的封装结构300与图3A所示的封装结构200的不同之处在于,至少一个导电柱170’可以穿过刚性强化层120。穿过刚性强化层120的导电柱170’可以电性连接下导线结构层110与上导线结构层140。穿过刚性强化层120的导电柱170’横向位于刚性强化层120由封装层130暴露的侧壁121与电子元件104之间。
图5A至图5J是根据本申请的实施例的形成封装结构的多个阶段的截面示意图。首先参考图5A所示,提供载体510。在载体510上方形成下导线结构层110。下导线结构层110可以包括多层介电层112和位于多层介电层112中的金属导电部件114。在本实施例中,示出了下导线结构层110包括三层介电层112和三层金属导电部件114。然后,在下导线结构层110上形成与下导线结构层110电性连接的导电柱170。
参考图5B所示,以倒装芯片(FCB,Flip Chip Bonding)方式,通过焊球117将电子元件104接合在下导线结构层110上,并在电子元件104与下导线结构层110之间形成底部填充物184,以包覆各个焊球117。
参考图5C所示,通过粘合层154将刚性强化层120粘附在电子元件104上。
参考图5D所示,使用模塑料形成包覆电子元件104、导电柱170和刚性强化层120的封装层130。此时,刚性强化层120的上表面可以高于导电柱170的上表面,封装层130的上表面可以高于刚性强化层120的上表面。
参考图5E所示,通过研磨制程平坦化封装层130、导电柱170和刚性强化层120的上表面,使得封装层130、导电柱170和刚性强化层120的上表面齐平。
参考图5F所示,在封装层130、导电柱170和刚性强化层120的上表面上形成上导线结构层140。上导线结构层140可以包括多层介电层142和位于多层介电层142中的金属导电部件,如焊盘144。在本实施例中,示出了上导线结构层140包括两层介电层142和一层焊盘144。焊盘144由最上一层的介电层142暴露。
由于设置了刚性强化层120,所以可以提升图5E处所示结构的翘曲表现,因此可以更有利于形成刚性强化层120的作业。
参考图5G所示,通过附接层522将另外的载体520附接在上导线结构层140上。然后去除图5F所示的载体510。
参考图5H所示,在下导线结构层110的底面处形成电性连接下导线结构层110的焊球119,并在下导线结构层110的底面处接合无源器件118。
参考图5I所示,去除图5H所示的附接层522和载体520。然后,可以执行切割而得到单个的中间封装结构100’。
参考图5J所示,将图5I处得到的中间封装结构100’借由焊球119接合在基板102上。在一些实施例中,采用高温回流制程回流焊球119来接合中间封装结构100’与基板102。由于设置了刚性强化层120,所以提升了中间封装结构100’的翘曲表现,中间封装结构100’在回流制程时的翘曲可以小于100μm。由于中间封装结构100’具有提升的翘曲表现,所以在回流制程时即使不对中间封装结构100’施加压力(即不采用TCB)也不会发生焊球119与基板120未连接。此外,由于可以不对中间封装结构100’施加压力,也避免了损坏上导线结构140的介电层142的表面。
然后,可以在基板102与下导线结构层110之间形成底部填充物182以包覆各个焊球119,并且借由焊尔159在上导线结构层140的焊盘144上接合存储器元件150,形成了封装结构100。
以上所述仅为本申请的较佳实施例而已,并不用以限制本申请,凡在本申请的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本申请的保护范围之内。
Claims (10)
1.一种封装结构,其特征在于,包括:
下导线结构层;
电子元件,位于所述下导线结构层上;
刚性强化层,位于所述电子元件上;
封装层,封装所述电子元件及所述刚性强化层,所述刚性强化层的刚性大于所述封装层的刚性;
上导线结构层,位于所述刚性强化层和所述封装层上。
2.根据权利要求1所述的封装结构,其特征在于,所述上导线结构层接触所述刚性强化层。
3.根据权利要求1所述的封装结构,其特征在于,还包括:
导电柱,位于所述上导线结构层与所述下导线结构层之间,并且由所述封装层封装。
4.根据权利要求1所述的封装结构,其特征在于,所述刚性强化层的热膨胀系数小于所述封装层的热膨胀系数。
5.根据权利要求1所述的封装结构,其特征在于,所述刚性强化层与所述电子元件的材料相同。
6.根据权利要求1所述的封装结构,其特征在于,所述刚性强化层在横向上的宽度大于所述电子元件的宽度。
7.根据权利要求1所述的封装结构,其特征在于,所述刚性强化层的侧壁由所述封装层暴露出来。
8.根据权利要求1所述的封装结构,其特征在于,还包括:
导电柱,位于所述上导线结构层与所述下导线结构层之间,并且所述导电柱穿过所述刚性强化层。
9.根据权利要求7所述的封装结构,其特征在于,还包括:
导电柱,位于所述上导线结构层与所述下导线结构层之间,其中,所述刚性强化层还包括由所述封装层包覆的另一侧壁,并且所述导电柱位于所述刚性强化层的所述另一侧壁旁。
10.根据权利要求1所述的封装结构,其特征在于,还包括:
粘合层,位于所述刚性强化层和所述电子元件之间,所述粘合层为散热材料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320053495.9U CN219575614U (zh) | 2023-01-09 | 2023-01-09 | 封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202320053495.9U CN219575614U (zh) | 2023-01-09 | 2023-01-09 | 封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219575614U true CN219575614U (zh) | 2023-08-22 |
Family
ID=87668442
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202320053495.9U Active CN219575614U (zh) | 2023-01-09 | 2023-01-09 | 封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219575614U (zh) |
-
2023
- 2023-01-09 CN CN202320053495.9U patent/CN219575614U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9985005B2 (en) | Chip package-in-package | |
US10804245B2 (en) | Semiconductor structure and manufacturing method thereof | |
US6921968B2 (en) | Stacked flip chip package | |
US7339278B2 (en) | Cavity chip package | |
US7749807B2 (en) | Method of fabricating a semiconductor multipackage module including a processor and memory package assemblies | |
US8791562B2 (en) | Stack package and semiconductor package including the same | |
KR101476883B1 (ko) | 3차원 패키징을 위한 응력 보상층 | |
US11515290B2 (en) | Semiconductor package | |
KR100269528B1 (ko) | 고성능 멀티 칩 모듈 패키지 | |
US7656043B2 (en) | Semiconductor package and method for manufacturing the same | |
KR20190079065A (ko) | 인터포저 기판 및 반도체 패키지 | |
US9548220B2 (en) | Method of fabricating semiconductor package having an interposer structure | |
US9269693B2 (en) | Fabrication method of semiconductor package | |
KR20190079924A (ko) | 반도체 패키지 | |
US20210013177A1 (en) | Semicondcutor package and method of manufacturing the same | |
US11705405B2 (en) | Packaged semiconductor devices having spacer chips with protective groove patterns therein | |
US20230099787A1 (en) | Semiconductor package and method of fabricating the same | |
US20080258288A1 (en) | Semiconductor device stack package, electronic apparatus including the same, and method of manufacturing the same | |
CN112185903A (zh) | 电子封装件及其制法 | |
CN219575614U (zh) | 封装结构 | |
US20240136250A1 (en) | Semiconductor package including heat dissipation structure | |
KR100673378B1 (ko) | 칩 스케일 적층 칩 패키지와 그 제조 방법 | |
US20230111207A1 (en) | Semiconductor package including sub-package | |
US11961824B2 (en) | Semiconductor package including stacked chip structure | |
US12027484B2 (en) | Electronic package and carrier thereof and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |