CN219372268U - 同步整流控制电路、drv调整电路及开关电源 - Google Patents

Abstract

本实用新型公开了同步整流控制电路、DRV调整电路及开关电源，涉及电子电路技术领域。包括导通控制电路、关断控制电路、驱动电路和DRV调整电路。导通控制电路用于发出导通信号；关断控制电路用于发出关断信号；驱动电路用于根据导通信号导通MOSFET或者根据关断信号关断MOSFET；DRV调整电路用于降低MOSFET关断前的栅极驱动电压；DRV调整电路包括第一控制电路、第二控制电路、下拉电流源电路和N个放电电路，N不小于2；任一放电电路导通都能够进行放电，以降低DRV电压值。本实用新型减少了DRV从高电平降低到V_REG的时间，防止DRV过度降低，加快了MOSFET的关断速度，提高了稳定性。

Description

同步整流控制电路、DRV调整电路及开关电源

技术领域

本实用新型涉及电子电路技术领域，特别是涉及同步整流控制电路、DRV调整电路及开关电源。

背景技术

开关电源通常使用同步整流控制电路驱动金属-氧化物半导体场效应晶体管(MOSFET，金氧半场效晶体管)来完成整流功能。MOSFET导通期间内，同步整流控制电路采样MOSFET的源-漏两端电压(VDS)，当VDS高于MOSFET关断阈值后，MOSFET将在关断延时(td2)后关闭。

在MOSFET开始导通至VDS达到MOSFET关断阈值(VTH_OFF)之前，同步整流控制电路需要在较短时间内将栅极驱动电压(DRV)调整至所需目标值(V_REG)。通过降低DRV的方式可把MOSFET的栅极电压从高电平电压逐渐降低，以便MOSFET随时从较低的电压进入关断状态。在通过MOSFET的电压相当低的时候，上述VDS被调整在一定范围内，这样就加快了MOSFET的关断速度。

一些场景下，同步整流控制电路会外接电源VCC。MOSFET开始导通DRV的大小一般决定于VCC的大小。一种典型应用场合下，供电电源VCC为5V，DRV电压(栅极驱动电压)调整电路工作时，需要把DRV电压(栅极驱动电压)在较短时间内从电源电压VCC(在上述典型应用场景下为5V)调整至所需目标值V_REG，以便后续MOSFET随时从较低的电压进入关断状态。

在一些其他应用场合下电源电压VCC被抬高到更高的电压水平，即电源电压VCC高于5伏。这样，在DRV电压(栅极驱动电压)调整电路对DRV电压(栅极驱动电压)进行调整时，需要从更高的电压拉低到所需目标值V_REG,从而调整时间变长；同时，传统同步整流控制电路中仅设计一个常通放电电路放电，为提高下拉速度，需考虑使用大的下拉电流，然而，若使用大的下拉电流又容易把DRV过度下拉。

实用新型内容

本实用新型实施例的目的是提供同步整流控制电路、DRV调整电路及开关电源，以减少DRV从高电平降低到V_REG的时间，并且防止DRV过度降低，从而既加快了MOSFET的关断速度，又提高了稳定性。

为实现上述目的，本实用新型实施例提供了如下方案：

一种同步整流控制电路，包括：

导通控制电路，用于发出导通信号；

关断控制电路，用于发出关断信号；

驱动电路，分别与所述导通控制电路、所述关断控制电路和MOSFET连接，用于根据所述导通信号导通所述MOSFET或者根据所述关断信号关断所述MOSFET；

栅极驱动电压DRV调整电路，与所述MOSFET连接，用于降低所述MOSFET关断前的栅极驱动电压；所述DRV调整电路包括第一控制电路、第二控制电路，以及，N个放电电路，N不小于2；

在DRV高于参考电压时，所述第一控制电路处于导通状态，以降低DRV的电压值；在DRV小于等于所述参考电压时或所述MOSFET的漏极电压大于等于第二阈值电压，所述第一控制电路处于断开状态；

所述N个放电电路均与所述MOSFET相连接；任一放电电路在导通时，能够进行放电，以降低DRV的电压值；任一放电电路为常通放电电路或受所述第二控制电路控制的受控电路；

所述第二控制电路用于:在DRV未降至所需目标值V_REG且大于第三阈值时，控制所述受控电路导通，以及，在DRV小于等于所述第三阈值时，控制所述受控电路断开。

可选地，所述第一控制电路包括：

下拉电流源电路；

第一控制器，用于在DRV高于所述参考电压时，控制所述下拉电流源电路导通，以将DRV的电压值降至所述参考电压；以及，在DRV的电压值等于所述参考电压时，控制所述下拉电流源电路断开。

可选地，所述第一控制器具体用于：

比较所述DRV与所述参考电压的大小、漏极电压与第一阈值电压的大小，以及，漏极电压与第二阈值电压的大小；所述第一阈值电压小于所述第二阈值电压；

若DRV大于所述参考电压、漏极电压大于第一阈值电压且小于第二阈值电压，控制所述下拉电流源电路闭合；

若DRV小于等于所述参考电压且漏极电压大于所述第二阈值电压，控制所述下拉电流源电路断开。

可选地，所述第一控制器包括：

第一比较器，所述第一比较器的反向输入端用于输入所述DRV，正向输入端用于输入所述参考电压；

第二比较器，所述第二比较器的正向输入端用于输入所述第一阈值电压，反向输入端用于输入所述漏极电压；

或非门，所述或非门的第一输入端连接所述第一比较器的输出端，所述或非门的第二输入端连接所述第二比较器的输出端；

第三比较器，所述第三比较器的正向输入端用于输入所述漏极电压，反向输入端用于输入所述第二阈值电压；

反向器，所述反向器的输入端连接所述第三比较器的输出端；

第一开关；

与非门，所述与非门的第一输入端连接所述或非门的输出端，所述与非门的第二输入端连接所述反向器的输出端；所述与非门的输出端用于输出控制所述第一开关的控制信号。

可选地，所述第二控制电路具体用于：

若DRV大于等于所述第三阈值电压且所述漏极电压大于等于第二阈值电压时，控制所述受控电路导通；

若所述DRV小于所述第三阈值电压且所述漏极电压大于等于所述第二阈值电压时，控制所述受控电路断开。

可选地，所述第二控制电路包括：

第四比较器，所述第四比较器的正向输入端用于输入所述DRV，反向输入端用于输入所述第三阈值电压；

第二开关，所述第二开关的控制端与所述第四比较器的输出端连接，所述第二开关用于断开或闭合所述受控电路；

放大器，所述放大器的正向输入端用于输入所述漏极电压，反向输入端用于输入所述第二阈值电压，输出端连接所述放电电路。

本实用新型还提供了一种DRV调整电路，应用于同步整流控制电路中，所述DRV调整电路与所述MOSFET连接，用于降低所述MOSFET关断前的栅极驱动电压；

所述DRV调整电路包括：第一控制电路、第二控制电路、以及，N个放电电路，N不小于2；其中：

在DRV高于参考电压时，所述第一控制电路处于导通状态，以降低DRV的电压值；在DRV小于等于所述参考电压时或所述MOSFET的漏极电压大于等于第二阈值电压，所述第一控制电路处于断开状态；

所述N个放电电路均与所述MOSFET相连接；任一放电电路在导通时能够进行放电，以降低DRV的电压值；任一放电电路为常通放电电路或受所述第二控制电路控制的受控电路；

所述第二控制电路用于：在DRV未降至所需目标值VREG且大于第三阈值时，控制所述受控电路导通，以及，在DRV小于等于所述第三阈值时，控制所述受控电路断开。

可选地，所述受控电路包括第一NMOS管；所述常通放电电路包括第二NMOS管；

所述放大器的输出端分别连接所述第一NMOS管的栅极和所述第二NMOS管的栅极；所述第一NMOS管的漏极通过所述第二开关与所述MOSFET的栅极连接；

所述第二NMOS管的漏极与所述MOSFET的栅极连接；

所述第一NMOS管与所述第二NMOS管的源极和衬底接地。

可选地，所述第一NMOS管与所述第二NMOS管参数不同。

本实用新型还提供了一种应用同步整流控制电路的开关电源，包括：所述同步整流控制电路、电容、变压器、正极接口和负极接口；

所述电容分别与所述正极接口和所述负极接口连接，所述电容用于储存电能；

所述负极接口接地；

所述正极接口与所述变压器一端连接；所述变压器另一端与所述MOSFET的漏端连接；所述MOSFET的源端和衬底接地；

所述同步整流控制电路与所述MOSFET连接。

根据本实用新型提供的具体实施例，公开了以下技术效果：

本实用新型实施例提供了同步整流控制电路、DRV调整电路及开关电源，所述同步整流控制电路包括导通控制电路、关断控制电路、驱动电路和DRV调整电路。各电路协同如下：导通控制电路用于发出导通信号；关断控制电路用于发出关断信号；驱动电路用于根据导通信号导通MOSFET或者根据关断信号关断MOSFET；DRV调整电路用于降低MOSFET关断前的栅极驱动电压。

上述DRV调整电路包括第一控制电路、第二控制电路、下拉电流源电路和N个放电电路(N不小于2)。上述N个放电电路均与MOSFET相连接；任一放电电路为常通放电电路或受第二控制电路控制的受控电路。受控电路受第二控制电路的控制，在DRV未降至所需目标值V_REG且大于第三阈值时导通，否则断开。

在不同场合下，DRV调整电路的调整过程分别为：

对于VCC高于参考电压的场合(可称为第二场合)，由于MOSFET导通时DRV的初始电压由VCC决定，因此，DRV的初始电压高于参考电压，第一控制电路将处于导通状态，以降低DRV的电压值；同时，第二控制电路和N个放电电路也会发挥作用下拉DRV。

在将DRV由初始电压降至参考电压后或MOSFET的漏极电压大于等于第二阈值电压时，第一控制电路会进入断开状态，此后由第二控制电路和N个放电电路继续发挥作用。

而VCC等于参考电压的场合(可称为第一场合)，MOSFET导通后第一控制电路会一直处于断开状态。同时，第二控制电路和N个放电电路会发挥作用下拉DRV。

与第一场合相比，在第二场合下第一控制电路会参与到DRV的调整中，从而缩短DRV拉低到V_REG的时间，使第二场合下所需调整时间与第一场合下所需调整时间保持一致。

无论哪一场合，在MOSFET导通后，第二控制电路与N个放电电路所发挥作用(工作过程)如下：在DRV未降至所需目标值V_REG且大于第三阈值时，第二控制电路控制上述受控电路处于导通状态，此时，N个放电电路一起进行快速放电以降低DRV的电压值(若在第二场合下，还有第一控制电路一同参与下拉DRV)，与传统同步整流控制电路中设置一个常通放电电路的设计相比，其放电速度更快，即DRV降至所需目标值V_REG更快，因此提高了MOSFET的关断速度。

而在DRV小于等于第三阈值时，第二控制电路则控制受控电路断开，此后，常通放电电路仍在工作。与N个放电电路一起进行放电相比，可减缓DRV的下降速度，避免DRV过度下拉，因此DRV调整电路更容易进入稳定调整状态，提高了同步整流控制电路的稳定性，同时也提高了应用同步整流控制电路的开关电源的稳定性。

综上，本实用新型实施例所提供的技术方案，可减少DRV从高电平降低到V_REG的时间，并且防止DRV过度降低，从而既加快了MOSFET的关断速度，又提高了稳定性。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型实施例的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型实施例提供的一种同步整流控制电路的结构示意图；

图2为本实用新型实施例提供的一种同步整流控制电路DRV的部分节点变化曲线图；

图3为本实用新型实施例提供的一种同步整流控制电路DRV的另一种部分节点变化曲线图；

图4为本实用新型实施例提供的一种应用同步整流控制电路的开关电源的结构示意图。

符号说明：

导通控制电路-1，关断控制电路-2，驱动电路-3，栅极驱动电压DRV调整电路-4，第一比较器-41，第二比较器-42，或非门-43，第三比较器-44，反向器-45，第一开关-46，与非门-47，下拉电流源电路-48，第四比较器49，第二开关-410，放大器-411，常通放电电路-412，受控电路-413，电容-5，变压器-6，正极接口-7，负极接口-8。

具体实施方式

本申请实施例描述的结构以及场景是为了更加清楚的说明本申请实施例的技术方案，并不构成对于本申请实施例提供的技术方案的限定，本领域普通技术人员可知，随着新场景的出现，本申请实施例提供的技术方案对于类似的技术问题，同样适用。

需要说明的是，本申请中，“示例性的”或者“例如”等词用于表示例子、例证或说明。本申请中被描述为“示例性的”或者“例如”的任何实施例或设计方案不应被解释为比其他实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”或者“例如”等词旨在以具体方式呈现相关概念。

本实用新型实施例的目的是提供同步整流控制电路、DRV调整电路及开关电源，减少了DRV从高电平降低到V_REG的时间，并且防止DRV过度降低，从而既加快了MOSFET的关断速度，又提高了稳定性。

上述开关电源使用同步整流控制电路驱动MOSFET来完成整流功能。

图1示出了上述同步整流控制电路的一种示例性结构，包括导通控制电路1、关断控制电路2、驱动电路3和栅极驱动电压DRV调整电路4。下面介绍各部分的作用：

下面详细介绍导通控制电路1、关断控制电路2和驱动电路3。

仍请参见图1，导通控制电路1包括：第一输入端、第二输入端和第一输出端。

在一个示例中，第一输入端输入漏极电压(VDET)，第二输入端输入导通基准电压(Vth_on)，第一输出端与驱动电路3连接，第一输出端输出导通信号(Turn_on)。VDET用于检测并反映NMOS管(MN0)的源-漏两端电压VDS大小。当副边续流开始时，MOSFET处于关闭状态，副边电流流过MOSFET的寄生二极管D0实现续流，同时在寄生二极管两端形成负向VDS电压，即VDET由正电压下降为负电压。当导通控制电路1检测到VDET的负电压低于基准电压Vth_on时，输出Turn_on信号，MOSFET将在延时td1后开通。

关断控制电路2包括：第三输入端、第四输入端和第二输出端。

在一个示例中，第三输入端输入漏极电压(VDET)，第四输入端输入关断基准电压(Vth_off)，第二输出端与驱动电路3连接，第二输出端用于输出关断信号(Turn_off)。VDET用于检测并反映NMOS管(MN0)的源-漏两端电压VDS大小。在MOSFET的导通期间内，随着续流电流的减小，NMOS管MN0的源-漏两端电压VDET逐渐变大(由负电压逐渐向正电压方向变化)。当VDET升高到关断阈值Vth_off时，MOSFET将在延时td2后关断。基准电压Vth_off大于基准电压Vth_on。

驱动电路3分别与导通控制电路1、关断控制电路2和MOSFET连接，驱动电路3用于根据导通信号导通MOSFET或者根据关断信号关断MOSFET。

驱动电路3输入端分别接信号导通信号Turn_on和关断信号Turn_off，输出端输出DRV，DRV高电平为VCC，低电平为接地电压。输出DRV驱动MOSFET，达到打开和关闭MOSFET的目的。

栅极驱动电压DRV调整电路4与MOSFET连接，DRV调整电路用于降低MOSFET关断前的栅极驱动电压；DRV调整电路包括第一控制电路、第二控制电路，以及，N个放电电路，N不小于2。本领域技术人员可灵活设计放电电路的个数，例如2、3、5等等，在此不作赘述。

请参见图1，示例性的，MOSFET可包括NMOS管(在图1中用MN0表示)与二极管(在图1中用D0表示)。MOSFET的栅极输入(或接入)DRV，源端和衬底端接地。二极管是NMOS管的寄生二极管。

下面详细介绍第一控制电路。

在DRV高于参考电压时，第一控制电路处于导通状态，以降低DRV的电压值。

在DRV小于等于上述参考电压时或MOSFET的漏极电压大于等于第二阈值电压，第一控制电路处于断开状态。

示例性的，参考电压可为内部电源VCCI，或者本领域技术人员可固定参考电压为一固定取值，本领域技术人员可以灵活设计VCCI或上述固定取值的大小，例如4伏、5伏、6伏等等，在此不作赘述。当电源电压VCC大于DRV调整电路4最小允许工作电压且不高于5伏时，内部电源VCCI等于电源电压VCC。

第一控制电路可使用多种电路结构加以实现。在一个示例中，第一控制电路可包括下拉电流源电路48和第一控制器。

第一控制器具体用于：

比较DRV与参考电压的大小、漏极电压与第一阈值电压Vth1的大小，以及，漏极电压与第二阈值电压Vth2的大小；第一阈值电压Vth1小于第二阈值电压Vth2。

当DRV高于参考电压或者MOSFET的漏极电压大于第一阈值电压且小于第二阈值电压时，第一控制器控制下拉电流源电路48导通，第一控制电路处于导通状态，将DRV的电压值降至参考电压。当DRV的电压值小于等于参考电压且MOSFET的漏极电压大于等于第二阈值电压时，第一控制器控制下拉电流源电路48断开，第一控制电路处于断开状态，DRV的电压值停止下降。

需要说明的是，在MOSFET开始导通时，DRV的大小一般决定于VCC的大小。则在MOSFET开始导通时，由于DRV等于VCCI，则前述的比较DRV与参考电压的大小，在MOSFET开始导通时也相当于比较VCCI与VCC的大小。

同时，VCCI与VCC之间也是存在关系的——VCCI可由VCC产生且VCCI小于等于VCC。在设计时，一般设计至少输出驱动部分器件的电源电压为VCC，其余器件的供电电源为内部电源VCCI。举例来讲，前述的导通控制电路1、关断控制电路2和驱动电路3的供电电源可为VCC，其余电路的供电电源可为内部电源VCCI。同步整流控制电路可以包含多个内部电源VCCI。

供电电源VCC的电压变化范围较大，在一种典型应用中，VCCI等于5V；在供电电源VCC大于5V时，内部电源VCCI等于5V；而在供电电源大于最小允许工作电压且不高于于5V时，内部电源VCCI等于供电电源VCC。

在一个示例中，第一阈值电压具体可为负80毫伏或者负70毫伏。第二阈值电压具体可为负40毫伏或者负30毫伏。

当然，可采用电路结构实现第一控制器的功能。仍参见图1，示例性的，第一控制器至少包括：第一比较器41、第二比较器42、或非门43、第三比较器44、反向器45、第一开关46和与非门47。其中：

第一比较器41的反向输入端用于输入DRV，第一比较器41的正向输入端用于输入参考电压(例如VCCI)。

第二比较器42的正向输入端用于输入第一阈值电压Vth1，第二比较器42的反向输入端用于输入漏极电压。

或非门43的第一输入端连接第一比较器41的输出端，或非门43的第二输入端连接第二比较器42的输出端。

第三比较器44的正向输入端用于输入漏极电压，反向输入端用于输入第二阈值电压Vth2。

反向器45的输入端连接第三比较器44的输出端。

与非门47的第一输入端连接或非门43的输出端，与非门47的第二输入端连接反向器45的输出端；与非门47的输出端用于输出控制第一开关46的控制信号。

第一开关46用于根据控制信号断开或闭合下拉电流源电路48。下拉电流源电路48用于将DRV从VCC降至VCCI。

在一个示例中，下拉电流源电路48具体可以为一个常规的电流源。

上述各器件的作用如下：

第一比较器41用于检测DRV和内部电源VCCI的大小，当DRV大于内部电源VCCI，第一比较器41输出低电平。第一比较器41输出低电平作为第一开关46闭合的条件之一。

第一比较器41用于检测漏极电压(VDET)与第一阈值电压(Vth1)的大小，当漏极电压大于第一阈值电压Vth1，第二比较器42输出低电平。第二比较器42输出低电平作为第一开关46闭合的条件之二。

或非门43的第一输入端和第二输入端都输入低电平，或非门43输出高电平。

漏极电压小于第二阈值电压Vth2，第三比较器44输出高电平。

第三比较器44输出高电平，第三比较器44的输出端连接反向器45的输入端，反向器45输出低电平。

或非门43输出高电平，反向器45输出低电平，与非门47输出高电平，此时第一开关闭合，否则第一开关46打开。具体的，当DRV大于内部电源VCCI且漏极电压大于第一阈值电压时，即第一开关46闭合的两个条件均满足时，第一开关46闭合，下拉电流源电路48导通，DRV放电，电压降低。下拉电流源电路48的一端连接第一开关46，另一端接地。当DRV不高于内部电源VCCI时断开第一开关46，当漏极电压大于第二阈值电压时强制断开第一开关46，即第一开关46闭合的两个条件中有一个不满足时，第一开关46断开。

在一个示例中，第一开关46具体可为NMOS开关管或传输门电路。

下面详细介绍第二控制电路。

在DRV未降至所需目标值V_REG且大于第三阈值Vth3时，第二控制电路控制受控电路413导通。

在DRV小于等于第三阈值Vth3时，第二控制电路控制受控电路413断开。

仍参见图1，示例性的，第二控制电路至少包括N个放电电路和第四比较器49、第二开关410和放大器411。N个放电电路包括常通放电电路412和受控电路413。

第二控制电路可使用多种电路结构加以实现。在一个示例中，第二控制电路至少包括N个放电电路和第二控制器。

第二控制器具体用于：

比较DRV与第三阈值电压Vth3的大小、漏极电压与第二阈值电压Vth2的大小。

当DRV大于等于第三阈值电压且漏极电压大于等于第二阈值电压(Vth2)时，第二控制器控制受控电路413导通。当DRV小于第三阈值电压且漏极电压大于等于第二阈值电压时，第二控制器控制受控电路413断开。N个放电电路均与MOSFET相连接；常通放电电路412和受控电路413在导通时都能够进行放电，以降低DRV的电压值。

在一个示例中，常通放电电路412和受控电路413同时放电比只有常通放电电路412放电更快。

受控电路413包括第一NMOS管；常通放电电路412包括第二NMOS管。

在一个示例中，常通放电电路412可以包括一个第二NMOS管。受控电路413可以包括一个或者多个第一NMOS管，本领域技术人员可以灵活设计第一NMOS管的个数，例如1、2、3等等，在此不作赘述。

第一NMOS管与第二NMOS管参数不同，参数不同具体可为尺寸不同。

在一个示例中，当第二开关410闭合时，第一NMOS管和第二NMOS管共同对DRV进行调整，放电速度更快；当第二开关410断开时，第一NMOS管不再对DRV调整，无放电电流，只有第二NMOS管对DRV进行调整，故放电速度变慢。第一NMOS管作为DRV的快速调整管；第二NMOS管作为DRV的调整管。

第二控制器具体可为芯片。

当然，也可采用电路结构实现第二控制器的功能。示例性的，仍参见图1，第二控制器至少包括：第四比较器49、第二开关410和放大器411。其中：

第四比较器49的正向端用于输入DRV，第四比较器49的反向输入端用于输入第三阈值电压Vth3。

第二开关410与第四比较器49输出端连接，第二开关410用于断开或闭合受控电路413。

放大器411的正向输入端用于输入漏极电压，放大器411的反向输入端用于输入第二阈值电压Vth2。放大器411的输出端分别连接第一NMOS管(MN1)的栅极和第二NMOS管(MN2)的栅极。第一NMOS管漏极通过第二开关410与MOSFET连接；第二NMOS管漏极与DRV连接；第一NMOS管与第二NMOS管的源极和衬底接地。

在一个示例中，漏极电压大于第二阈值电压Vth2，放大器411输出高电平。放大器411的输出端分别连接第一NMOS管的漏极和第二NMOS管的漏极，第一NMOS管漏极通过第二开关410与MOSFET连接，当放大器411输出高电平且第二开关410闭合后，第一NMOS管和第二NMOS管开始放电。

若DRV大于第三阈值电压Vth3时，闭合第二开关410,第二开关410闭合后，第一NMOS管MN1和第二NMOS管MN2一起进行放电,进入快速放电阶段。第二开关410的另一端连接DRV。若DRV电压等于第三阈值电压Vth3，第二开关410打开，第一NMOS管MN1停止放电，只有第二NMOS管MN2对DRV进行较慢放电，可以避免对DRV的过度放电，使DRV调整电路更容易进入稳定调整状态。

上述各器件的作用如下：

第四比较器49用于比较DRV与第三阈值电压Vth3的大小，当DRV大于第三阈值电压Vth3，第四比较器49输出高电平。第四比较器49输出高电平作为第二开关410闭合的条件。

在一个示例中，第三阈值电压Vth3具体可为负10毫伏或者负5毫伏。

放大器411用于比较漏极电压与第二阈值电压Vth2的大小，当漏极电压大于第二阈值电压Vth2，放大器411输出高电平。

同步整流控制电路的典型应用场合可包括两种：

应用场合一，图2是本实用新型实施例同步整流控制电路在应用场合一下的部分节点电压曲线图。如图2所示，当副边续流开始时，MOSFET处于关闭状态，副边电流流过MOSFET的寄生二极管D0实现续流，同时在寄生二极管D0两端形成负向源漏两端电压(VDS)，即VDET由正电压下降变为负电压。当VDET下降至导通阈值(Vth_on)时，MOSFET将在延时(td1)后开通，DRV由低变高。在该应用条件下，供电电源VCC为5V，内部电源VCCI设置为5V，第一开关46不闭合。随着续流电流的减小，VDET逐渐升高(由负电压逐渐向正电压变化)，当VDET上升至第二阈值电压Vth2时，第二开关410闭合，在tc1期间对DRV快速放电，使DRV调整电路更快进入稳定调整状态。当DRV快速下降至第三阈值电压Vth3时，第二开关410打开，DRV放电速度放缓，可以避免对DRV的过度放电，使DRV调整电路更容易进入稳定调整状态。

经过tc2时间后，DRV下降至V_REG并进入稳定调整状态。随后DRV从V_REG继续逐渐降低，通过这种机制，在通过MOSFET的电流相当低的时候，VDS被调整在第二阈值电压Vth2附近。随着续流电流继续减小，VDET升高至关断阈值电压(Vth_off)时，延时td2时间后MOSFET关断，此时DRV已非常低，这样可以加快MOSFET关断速度。

应用场合二，图3是本实用新型实施例同步整流控制电路在应用场合二下的部分节点电压曲线图。如图3所示，当副边续流开始时，MOSFET处于关闭状态，副边电流流过MOSFET的寄生二极管D0实现续流，同时在寄生二极管两端形成负向VDS电压，即VDET由正电压下降为负电压。当VDET下降至导通阈值Vth_on时，MOSFET将在延时td1后导通，DRV由低电压变为高电压。在该应用条件下，供电电源VCC高于5V，内部电源VCCI设置为5V。随着续流电流的减小，VDET电压逐渐升高(由负电压逐渐向正电压方向变化)，当VDET上升至第一阈值电压Vth1时，第一开关46闭合，把DRV放电至VCCI电压后，关闭第一开关46。后续DRV调整过程与图2中的应用场合一相同，在此不作赘述。

通过对比可见，在第二应用场合下，多了下拉电流源电路48把DRV从VCC放电至VCCI的过程，使DRV从VCCI降至V_REG的过程与VCC无关，使第二场合下所需调整时间与第一场合下所需调整时间一致。

综上所述，同步整流控制电路减少了DRV从高电平降低到V_REG的时间，并且防止DRV过度降低，从而既加快了MOSFET的关断速度，又提高了稳定性。

请参见图4，一种应用同步整流控制电路的开关电源。示例性的，应用同步整流控制电路的开关电源至少包括：同步整流控制电路、电容5、变压器6、正极接口7和负极接口8。

在一个示例中，电容5分别与正极接口7和负极接口8连接，电容5用于储存电能。

负极接口8接地。

正极接口7与变压器6一端连接，变压器6另一端与MOSFET的漏端连接；MOSFET的源端和衬底接地。变压器6包括主边电感和副边电感。示例性的，左边为主边电感，右边为副边电感。副边续流是指副边有电流从“接地端(GND)-MOSFET-副边电感-正极接口7(VOUT+)”流过。

同步整流控制电路与MOSFET连接。

图4是应用同步整流控制电路的开关电源。如图4所示，同步整流控制电路的VDET端检测功率管MOSFET(MN0)的VDS电压，输出DRV控制功率管MN0的开启和关断。MN0栅极接DRV，源端和衬底接地，漏端接变压器6的一端。当副边开始续流且MOSFET未开启期间，通过寄生二极管D0续流。变压器6的另一端为正极接口7(VOUT+)，负极接口8(VOUT-)为接地端，电容5接在正极接口7和负极接口8之间。

本实用新型实施例同时还要求保护上述所有实施例中的DRV调整电路。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

本文中应用了具体个例对本实用新型实施例的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本实用新型实施例的核心思想；同时，对于本领域的一般技术人员，依据本实用新型实施例的思想，在具体实施方式及应用范围上均会有改变之处。综上所述，本说明书内容不应理解为对本实用新型实施例的限制。

Claims (10)

1.一种同步整流控制电路，其特征在于，包括：

导通控制电路，用于发出导通信号；

关断控制电路，用于发出关断信号；

驱动电路，分别与所述导通控制电路、所述关断控制电路和MOSFET连接，用于根据所述导通信号导通所述MOSFET或者根据所述关断信号关断所述MOSFET；

栅极驱动电压DRV调整电路，与所述MOSFET连接，用于降低所述MOSFET关断前的栅极驱动电压；所述DRV调整电路包括第一控制电路、第二控制电路，以及，N个放电电路，N不小于2；

在DRV高于参考电压时，所述第一控制电路处于导通状态，以降低DRV的电压值；在DRV小于等于所述参考电压时或所述MOSFET的漏极电压大于等于第二阈值电压，所述第一控制电路处于断开状态；

所述N个放电电路均与所述MOSFET相连接；任一放电电路在导通时，能够进行放电，以降低DRV的电压值；任一放电电路为常通放电电路或受所述第二控制电路控制的受控电路；

所述第二控制电路用于:在DRV未降至所需目标值V_REG且大于第三阈值时，控制所述受控电路导通，以及，在DRV小于等于所述第三阈值时，控制所述受控电路断开。

2.根据权利要求1所述的同步整流控制电路，其特征在于，所述第一控制电路包括：

下拉电流源电路；

第一控制器，用于在DRV高于所述参考电压时，控制所述下拉电流源电路导通，以将DRV的电压值降至所述参考电压；以及，在DRV的电压值等于所述参考电压时，控制所述下拉电流源电路断开。

3.根据权利要求2所述的同步整流控制电路，其特征在于，

所述第一控制器具体用于：

比较所述DRV与所述参考电压的大小、漏极电压与第一阈值电压的大小，以及，漏极电压与第二阈值电压的大小；所述第一阈值电压小于所述第二阈值电压；

若DRV大于所述参考电压、漏极电压大于第一阈值电压且小于第二阈值电压，控制所述下拉电流源电路闭合；

若DRV小于等于所述参考电压且漏极电压大于所述第二阈值电压，控制所述下拉电流源电路断开。

4.根据权利要求3所述的同步整流控制电路，其特征在于，所述第一控制器包括：

第一比较器，所述第一比较器的反向输入端用于输入所述DRV，正向输入端用于输入所述参考电压；

第二比较器，所述第二比较器的正向输入端用于输入所述第一阈值电压，反向输入端用于输入所述漏极电压；

或非门，所述或非门的第一输入端连接所述第一比较器的输出端，所述或非门的第二输入端连接所述第二比较器的输出端；

第三比较器，所述第三比较器的正向输入端用于输入所述漏极电压，反向输入端用于输入所述第二阈值电压；

反向器，所述反向器的输入端连接所述第三比较器的输出端；

第一开关；

与非门，所述与非门的第一输入端连接所述或非门的输出端，所述与非门的第二输入端连接所述反向器的输出端；所述与非门的输出端用于输出控制所述第一开关的控制信号。

5.根据权利要求1所述的同步整流控制电路，其特征在于，

所述第二控制电路具体用于：

若DRV大于等于第三阈值电压且所述漏极电压大于等于第二阈值电压时，控制所述受控电路导通；

若所述DRV小于第三阈值电压且所述漏极电压大于等于所述第二阈值电压时，控制所述受控电路断开。

6.根据权利要求5所述的同步整流控制电路，其特征在于，所述第二控制电路包括：

第四比较器，所述第四比较器的正向输入端用于输入所述DRV，反向输入端用于输入所述第三阈值电压；

第二开关，所述第二开关的控制端与所述第四比较器的输出端连接，所述第二开关用于断开或闭合所述受控电路；

放大器，所述放大器的正向输入端用于输入所述漏极电压，反向输入端用于输入所述第二阈值电压，输出端连接所述放电电路。

7.一种DRV调整电路，其特征在于，应用于如权利要求1-6任一项所述的同步整流控制电路中，

所述DRV调整电路与所述MOSFET连接，用于降低所述MOSFET关断前的栅极驱动电压；

所述DRV调整电路包括：第一控制电路、第二控制电路、以及，N个放电电路，N不小于2；其中：

在DRV高于参考电压时，所述第一控制电路处于导通状态，以降低DRV的电压值；在DRV小于等于所述参考电压时或所述MOSFET的漏极电压大于等于第二阈值电压，所述第一控制电路处于断开状态；

所述N个放电电路均与所述MOSFET相连接；任一放电电路在导通时能够进行放电，以降低DRV的电压值；任一放电电路为常通放电电路或受所述第二控制电路控制的受控电路；

所述第二控制电路用于：在DRV未降至所需目标值VREG且大于第三阈值时，控制所述受控电路导通，以及，在DRV小于等于所述第三阈值时，控制所述受控电路断开。

8.根据权利要求6所述的同步整流控制电路，其特征在于，所述受控电路包括第一NMOS管；所述常通放电电路包括第二NMOS管；

所述放大器的输出端分别连接所述第一NMOS管的栅极和所述第二NMOS管的栅极；所述第一NMOS管的漏极通过所述第二开关与所述MOSFET的栅极连接；

所述第二NMOS管的漏极与所述MOSFET的栅极连接；

所述第一NMOS管与所述第二NMOS管的源极和衬底接地。

9.根据权利要求8所述的同步整流控制电路，其特征在于，所述第一NMOS管与所述第二NMOS管参数不同。

10.一种应用同步整流控制电路的开关电源，其特征在于，包括：权利要求1-9中任意一项所述的同步整流控制电路，以及，电容、变压器、正极接口和负极接口；

所述电容分别与所述正极接口和所述负极接口连接，所述电容用于储存电能；

所述负极接口接地；

所述正极接口与所述变压器一端连接；所述变压器另一端与所述MOSFET的漏端连接；所述MOSFET的源端和衬底接地；

所述同步整流控制电路与所述MOSFET连接。