CN219266501U - 测试电路以及电源板卡装置 - Google Patents
测试电路以及电源板卡装置 Download PDFInfo
- Publication number
- CN219266501U CN219266501U CN202223269937.8U CN202223269937U CN219266501U CN 219266501 U CN219266501 U CN 219266501U CN 202223269937 U CN202223269937 U CN 202223269937U CN 219266501 U CN219266501 U CN 219266501U
- Authority
- CN
- China
- Prior art keywords
- load
- resistor
- switch
- power supply
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
本实用新型涉及一种测试电路以及电源板卡装置。测试电路用于对电源板卡进行动态带载测试,包括:供电电源;第一负载以及第二负载,在所述电源板卡与所述供电电源之间形成并联电路;第一开关,位于所述第一负载所在的并联电路支路中,与所述第一负载串联;第二开关,位于所述第二负载所在的并联电路支路中,与所述第二负载串联;控制电路,连接所述第一开关以及第二开关。通过使第一负载以及第二负载在所述电源板卡与所述供电电源之间形成并联电路,且分别连接第一开关与第二开关,让控制电路连接所述第一开关以及第二开关,可以使得第一负载或者第二负载与电源板卡与供电电源之间形成回路,使得电源板卡能够测试动态带载能力。
Description
技术领域
本实用新型涉及射频识别技术领域,特别是涉及一种测试电路以及电源板卡装置。
背景技术
随着科技的发展,电子设备越来越普及,对电子设备的电源性能要求也日益提高。包括电池簇管理单元、电池管理单元等***的电源板卡在设计完成后,需要测试电源板卡的性能。其中,电源板卡的动态带载能力是衡量电源板卡性能的重要指标。
现有技术中,测试电源板卡的动态带载能力时,常通过切换负载的方式测试电源板卡的性能。这种测试方式效率低,增加了电源板卡的测试时长。
实用新型内容
基于此,有必要提供一种提高电源板卡动态带载能力测试速率的测试电路,包括:
供电电源;
第一负载以及第二负载,在所述电源板卡与所述供电电源之间形成并联电路;
第一开关,位于所述第一负载所在的并联电路支路中,与所述第一负载串联;
第二开关,位于所述第二负载所在的并联电路支路中,与所述第二负载串联;
控制电路,连接所述第一开关以及第二开关。
在一个实施例中,所述第一开关包括P型晶体管,所述第二开关包括N型晶体管;所述P型晶体管的栅极以及所述N型晶体管的栅极均连接至所述控制电路的同一输出引脚。
在一个实施例中,所述控制电路包括定时器,所述定时器包括所述输出引脚。
在一个实施例中,所述定时器包括供电引脚,所述供电引脚与所述供电电源连接。
在一个实施例中,所述控制电路还包括第一电阻、第二电阻、电容,所述定时器包括放电引脚、第一电平信号引脚、第二电平信号引脚;所述第一电阻、所述第二电阻、所述电容串联在接地端与所述供电电源之间;所述放电引脚连接至所述第一电阻与所述第二电阻之间;所述第一电平信号引脚、所述第二电平信号引脚均连接至所述第二电阻与所述电容之间。
在一个实施例中,所述第一电阻、所述第二电阻均括可变电阻。
在一个实施例中,所述第一电阻、所述第二电阻的阻值范围包括1kΩ至100kΩ。
在一个实施例中,所述定时器包括复位引脚,所述复位引脚与所述供电电源连接。
在一个实施例中,所述第一负载包括定值负载,所述第二负载包括可变负载。
基于同样的实用新型构思,还提供一种电源板卡装置,包括电源板卡以及前述的测试电路。
上述测试电路以及电源板卡装置,通过使第一负载以及第二负载在所述电源板卡与所述供电电源之间形成并联电路,且分别连接第一开关与第二开关,让控制电路连接所述第一开关以及第二开关,达到控制电路控制第一开关与第二开关的断开或者导通,进而使得第一负载或者第二负载与电源板卡与供电电源之间形成回路,使得电源板卡能够测试动态带载能力。
附图说明
为了更清楚地说明本申请实施例或传统技术中的技术方案,下面将对实施例或传统技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为一实施例的提供的测试电路示意图;
图2为一实施例的提供的控制电路示意图;
图3为一实施例的提供的电平周期示意图。
附图标记说明:
100-测试电路;110-供电电源;120-第一负载;130-第二负载;140-第一开关;150-第二开关;160-控制电路;161-定时器;162a-第一电阻;162b-第二电阻;163-电容;164-输出引脚;165-供电引脚;166-放电引脚;167-第一电平信号引脚;168-第二电平信号引脚;169-复位引脚;170-阈值引脚;171-接地引脚;200-电源板卡。
具体实施方式
为了便于理解本申请,下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的实施例。但是,本申请可以以许多不同的形式来实现,并不限于本文所描述的实施例。相反地,提供这些实施例的目的是使本申请的公开内容更加透彻全面。
除非另有定义,本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的,不是旨在于限制本申请。
可以理解,本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件,但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说,在不脱离本申请的范围的情况下,可以将第一电阻称为第二电阻,且类似地,可将第二电阻称为第一电阻。第一电阻和第二电阻两者都是电阻,但其不是同一电阻。
可以理解,以下实施例中的“连接”,如果被连接的电路、模块、单元等相互之间具有电信号或数据的传递,则应理解为“电连接”等。
在此使用时,单数形式的“一”、“一个”和“所述/该”也可以包括复数形式,除非上下文清楚指出另外的方式。还应当理解的是,术语“包括/包含”或“具有”等指定所陈述的特征、整体、步骤、操作、组件、部分或它们的组合的存在,但是不排除存在或添加一个或更多个其他特征、整体、步骤、操作、组件、部分或它们的组合的可能性。同时,在本说明书中使用的术语“和/或”包括相关所列项目的任何及所有组合。
在一个实施例中,请参阅图1,提供一种测试电路100,用于对电源板卡200进行动态带载测试。测试电路100包括:供电电源110,第一负载120以及第二负载130,第一开关140以及第二开关150,和控制电路160。
电源板卡200上可以集成实现电池簇管理单元、电池管理单元等功能的电子元器件。当电源板卡200被组装至其他电子设备时,电源板卡200可以为电子设备供电。
供电电源110可以对测试电路100供电。作为示例,供电电源110可以与电源板卡200之间形成电路回路。
第一负载120和第二负载130可以在电源板卡200与供电电源110之间形成并联电路。具体的,第一负载120和第二负载130的阻值可以不同。例如,第一负载120的阻值小于第二负载130的阻值。第一负载120的阻值可以包括电源板卡200的正常工作阻值,第二负载130的阻值可以包括电源板卡200的超额工作阻值。
第一开关140位于第一负载120所在的并联电路支路中,与第一负载120串联。同样,第二开关150位于第二负载130所在的并联电路支路中,与第二负载130串联。
控制电路160连接第一开关140以及第二开关150。作为示例,控制电路160可以设置在供电电源110与第一开关140、第二开关150之间。同样,控制电路160也可以设置在供电电源110与第一负载120、第二负载130之间。
上述实施例中,通过将第一负载120和第二负载130在电源板卡200与供电电源110之间形成并联电路,第一开关140设置于第一负载120所在的并联电路支路中,第二开关150设置于第二负载130所在的并联电路支路中,使得控制电路160可以通过控制第一开关140、第二开关150的导通与断开,进而控制电源板卡200与第一负载120或者第二负载130连通,达到测试电源板卡200连接不同负载时的工作性能的目的。
上述实施例中,通过测试电路100中的控制电路160控制第一开关140、第二开关150的导通与断开,达到自动测试电源板卡200的动态带载能力目的,提升了测试速率,节约测试时长。此外,第一开关140、第二开关150等电路元件价格低,电路设置简便,也可以降低测试电源板卡200的动态带载能力的成本。
在一个实施例中,第一开关140和第二开关150均可以包括场效应管。具体的,第一开关140和第二开关150均可以包括晶体管。作为示例,第一开关140可以是P型晶体管,第二开关150可以是N型晶体管。
P型晶体管和N型晶体管均包括栅极、源极和漏极。具体的,P型晶体管的栅极,以及N型晶体管的栅极均连接至控制电路160的同一输出引脚164,使得输出引脚164可以通过控制P型晶体管或者N型晶体管栅极,控制P型晶体管和N型晶体管的断开或者导通。
在一个实施例中,请参阅图2,控制电路160包括定时器161,定时器161包括输出引脚164。
定时器161包括可以用于定时的电子装置。具体的,定时器161的输出引脚164与P型晶体管的栅极,以及N型晶体管的栅极连接时,可以通过控制定时器161的输出电平以及输出电平的时间,控制P型晶体管和N型晶体管的导通或者断开,进而控制电源板卡200与第一负载120或者第二负载130连通,达到定时测试电源板卡200连接不同负载时的工作性能的目的。
作为示例,定时器161可以包括555定时器161,也可以包括其他定时器161。
在一个实施例中,请参阅图2,定时器161包括供电引脚165,供电引脚165与供电电源110连接。
供电电源110为供电引脚165供电,为定时器161供电,驱动定时器161运行。例如,供电电源110可接受的电压范围为4.5V~16V。
在一个实施例中,请参阅图2,控制电路160还包括第一电阻162a、第二电阻162b、电容163,定时器161包括放电引脚166、第一电平信号引脚167、第二电平信号引脚168。
第一电阻162a、第二电阻162b、电容163串联在接地端与供电电源110之间。具体的,第一电阻162a、第二电阻162b均可以包括精密电阻。第一电阻162a的阻值可以大于第二电阻162b的阻值,当然,第一电阻162a的阻值和第二电阻162b的阻值也可以相等。
供电电源110可以给电容163充电,电容163饱和后,也可以放电。
放电引脚166连接至第一电阻162a与第二电阻162b之间。放电引脚166内接OC门,可以控制电容163放电。
第一电平信号引脚167、第二电平信号引脚168均可以控制输出引脚164输出高电平或者低电平。请参阅图2和图3,作为示例,第一开关140可以是P-MOS管,第二开关150可以是N-MOS管,供电电源110提供电压为Vcc,定时器161为555定时器161。电容163通过第一电阻162a和第二电阻162b充电至1/3Vcc后,第二电平信号引脚168的电压低于1/3Vcc时,输出引脚164输出高电平,第一开关140断开,第二开关150导通,第二负载130与电源板卡200之间形成回路,获得电源板卡200连接第二负载130时的性能。同时,电容163继续充电,直到电容163的电压达到2/3Vcc,超过第一电平信号引脚167的阈值电压。此时,电容163放电,输出引脚164输出低电平,第二开关150断开,第一开关140导通,第一负载120与电源板卡200之间形成回路,获得电源板卡200连接第一负载120时的性能。电容163放电至1/3Vcc时,继续充电,重复上述过程。电源板卡200连接至不同负载时,即可测试电源板卡200的测试动态带载能力,即电源板卡200与不同的负载连通时,其工作性能是否发生变化。应知,电容163可以不断重复上述充电放电过程,即测试电路100可以周期性地重复测试电源板卡200的测试动态带载能力。
此外,定时器161也可以搭建一个占空比可调的方波电路,其输出高低电平的时间可以通过改变定时器161外接的第一电阻162a、第二电阻162b的阻值进行控制。例如,电容163从1/3Vcc充电至2/3Vcc的时间内,输出引脚164输出高电平,即为第二负载130与电源板卡200之间形成回路的时间。此时间为:
Th=(R1+R2)Cln2
电容163从2/3Vcc放电至1/3Vcc的时间内,输出引脚164输出低电平,即为第一负载120与电源板卡200之间形成回路的时间。此时间为:
Tl=R2Cln2
可知,上述电容163充电放电的周期为:
T=Th+Tl=(R1+2R2)Cln2
频率为:
f=1/T=1/(R1+2R2)Cln2
其中,R1为第一电阻162a的阻值,R2为第二电阻162b的阻值,C为电容163的电容163量。请参阅图3,电容163的充电时间(Th)和放电时间(Tl)可以周期性重复切换,既可以周期性测试电源板卡200的测试动态带载能力。
在一个实施例中,第一电阻162a、第二电阻162b均括可变电阻。
第一电阻162a的阻值和第二电阻162b的阻值均是可以变化的。当然,在其他实施例中,第一电阻162a和第二电阻162b也可以是定值电阻,或者第一电阻162a为可变电阻,第二电阻162b为定值电阻。具体的,第一电阻162a、第二电阻162b的阻值范围包括从1kΩ至100kΩ。
由上述公式可知,电容163充电放电的时长与电容163量、第一电阻162a的阻值、第二电阻162b的阻值相关,可以通过控制第一电阻162a的阻值、第二电阻162b的阻值的大小,控制电源板卡200测试第一负载120、第二负载130的时长,达到灵活控制动态带载能力测试的目的,且第一电阻162a和第二电阻162b的阻值可以根据测试需求进行灵活搭配。例如,当需要电源板卡200测试第一负载120的测试时长远大于测试第二负载130负载的测试时长时,第一电阻162a的阻值远大于第二电阻162b的阻值。
在一个实施例中,请参阅图2,定时器161包括复位引脚169,复位引脚169与供电电源110连接。复位引脚169与供电电源110连接时,定时器161运转。在其他情况下,复位引脚169接地时,定时器161复位,此时,输出引脚164输出低电平。
在一个实施例中,请参阅图2,定时器161包括接地引脚171、阈值引脚170。接地引脚171用于接地。阈值引脚170用于控制定时器161的阈值电压。具体的,当阈值引脚170接空时,默认定时器161的阈值电压为1/3Vcc和2/3Vcc。当然,定时器161内部还可以设置比较器、触发器等电子元器件。
在一个实施例中,第一负载120包括定值负载,第二负载130包括可变负载。具体的,第一负载120可以是普通电子负载,第二负载130可以是电阻板。
基于同样的实用新型构思,在一个实施例中,提供一种电源板卡200装置,包括电源板卡200以及前述测试电路100。
电源板卡200上可以集成电源电路,测试电路100可以设置于电路板上。
在本说明书的描述中,参考术语“一个实施例”的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特征包含于本实用新型的至少一个实施例或示例中。在本说明书中,对上述术语的示意性描述不一定指的是相同的实施例或示例。
以上所述实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本实用新型的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对实用新型专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本实用新型构思的前提下,还可以做出若干变形和改进,这些都属于本实用新型的保护范围。因此,本实用新型专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种测试电路,用于对电源板卡进行动态带载测试,其特征在于,包括:
供电电源;
第一负载以及第二负载,在所述电源板卡与所述供电电源之间形成并联电路;
第一开关,位于所述第一负载所在的并联电路支路中,与所述第一负载串联;
第二开关,位于所述第二负载所在的并联电路支路中,与所述第二负载串联;
控制电路,连接所述第一开关以及第二开关。
2.根据权利要求1所述的测试电路,其特征在于,
所述第一开关包括P型晶体管,所述第二开关包括N型晶体管;所述P型晶体管的栅极以及所述N型晶体管的栅极均连接至所述控制电路的同一输出引脚。
3.根据权利要求2所述的测试电路,其特征在于,所述控制电路包括定时器,所述定时器包括所述输出引脚。
4.根据权利要求3所述的测试电路,其特征在于,所述定时器包括供电引脚,所述供电引脚与所述供电电源连接。
5.根据权利要求4所述的测试电路,其特征在于,所述控制电路还包括第一电阻、第二电阻、电容,所述定时器包括放电引脚、第一电平信号引脚、第二电平信号引脚;所述第一电阻、所述第二电阻、所述电容串联在接地端与所述供电电源之间;所述放电引脚连接至所述第一电阻与所述第二电阻之间;所述第一电平信号引脚、所述第二电平信号引脚均连接至所述第二电阻与所述电容之间。
6.根据权利要求5所述的测试电路,其特征在于,所述第一电阻、所述第二电阻均括可变电阻。
7.根据权利要求5所述的测试电路,其特征在于,所述第一电阻、所述第二电阻的阻值范围包括1kΩ至100kΩ。
8.根据权利要求4所述的测试电路,其特征在于,所述定时器包括复位引脚,所述复位引脚与所述供电电源连接。
9.根据权利要求1所述的测试电路,其特征在于,所述第一负载包括定值负载,所述第二负载包括可变负载。
10.一种电源板卡装置,其特征在于,包括电源板卡以及权利要求1-9任一所述的测试电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223269937.8U CN219266501U (zh) | 2022-12-06 | 2022-12-06 | 测试电路以及电源板卡装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223269937.8U CN219266501U (zh) | 2022-12-06 | 2022-12-06 | 测试电路以及电源板卡装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219266501U true CN219266501U (zh) | 2023-06-27 |
Family
ID=86854754
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223269937.8U Active CN219266501U (zh) | 2022-12-06 | 2022-12-06 | 测试电路以及电源板卡装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219266501U (zh) |
-
2022
- 2022-12-06 CN CN202223269937.8U patent/CN219266501U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4829199A (en) | Driver circuit providing load and time adaptive current | |
US6297974B1 (en) | Method and apparatus for reducing stress across capacitors used in integrated circuits | |
CN106371334A (zh) | 一种上下电时序控制电路及电源*** | |
EP1580866A1 (en) | Cascadable semiconductor device for capacitor charge monitoring | |
US7710099B2 (en) | Power control apparatus for motherboard | |
JP2021097324A (ja) | 半導体集積回路、及び半導体集積回路の制御方法 | |
US8823403B2 (en) | Load circuit for testing USB ports | |
CN219266501U (zh) | 测试电路以及电源板卡装置 | |
KR970023453A (ko) | 플래쉬 메모리 장치 | |
CN202475390U (zh) | 一种实现多电源上电顺序控制的装置 | |
US7961030B2 (en) | Timing control apparatus | |
CN204832830U (zh) | 一种上下电时序控制电路及电源*** | |
CN113472326B (zh) | 一种管脚状态的配置电路、配置方法及电子设备 | |
CN215526397U (zh) | 控制器的唤醒电路及电子设备 | |
CN103869856B (zh) | 一种多电压时序控制电路 | |
CN115425951A (zh) | 一种芯片的测试模式控制电路 | |
CN214125131U (zh) | 电源输出电路、电源输出装置及显示装置 | |
US20110084770A1 (en) | Oscillator | |
TW497243B (en) | Integrated circuit with a test driver and test facility for testing an integrated circuit | |
US6388505B1 (en) | Integrated circuit generating a voltage linear ramp having a low raise | |
CN216623069U (zh) | 一种调压电源电路以及固态硬盘测试板 | |
CN115051686B (zh) | 低功耗振荡器电路和芯片 | |
CN111327276A (zh) | 用于降低噪声的复制电路块交换的***和方法 | |
CN218352218U (zh) | 动态功率限制电路和充电设备 | |
CN219420747U (zh) | 一种迟滞电路、上电复位电路及闪速存储器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |