CN219226277U - 电子电路和电子*** - Google Patents

电子电路和电子*** Download PDF

Info

Publication number
CN219226277U
CN219226277U CN202223102920.3U CN202223102920U CN219226277U CN 219226277 U CN219226277 U CN 219226277U CN 202223102920 U CN202223102920 U CN 202223102920U CN 219226277 U CN219226277 U CN 219226277U
Authority
CN
China
Prior art keywords
substrate
electronic circuit
region
electronic
upper substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202223102920.3U
Other languages
English (en)
Inventor
R·科菲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Grenoble 2 SAS
Original Assignee
STMicroelectronics Grenoble 2 SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from FR2112395A external-priority patent/FR3129525B1/fr
Application filed by STMicroelectronics Grenoble 2 SAS filed Critical STMicroelectronics Grenoble 2 SAS
Application granted granted Critical
Publication of CN219226277U publication Critical patent/CN219226277U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H01L21/4882—Assembly of heatsink parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本公开的各实施例总体上涉及电子电路和电子***。一种电子电路包括上基板和下基板。电子集成电路芯片位于上基板与下基板之间。芯片包括耦合到上基板的接触元件。由第一材料制成的第一区域布置在芯片和穿过下基板的传热区域之间。填充有第二材料的第二区域耦合下基板和上基板，并且横向地围绕第一区域。第一材料的导热率大于第二材料的导热率。本实用新型的实施例提供了对电子电路的散热的改进。

Description

电子电路和电子***
技术领域
本公开总体上涉及电子电路及其制造方法，特别是包括嵌入基板中的电子芯片的电子电路。
背景技术
为了保护其免受环境条件(诸如湿度)的影响，现有电子电路可以包括通过模制工艺而嵌入树脂中的元件。这些树脂特别地限制了电子电路内生成的热量的耗散。此外，已经提供了模制嵌入式封装组件以使电子电路更紧凑。特别地，在这种组件中，电子芯片嵌入通过模制而形成的树脂中。然而，在这种类型的组件中，散热变得至关重要。由此产生的热量限制了性能，并且是故障的来源。
需要改善电子电路内部或电子电路堆叠时的散热。
实用新型内容
一个实施例克服了已知电子电路的全部或部分缺点。
根据本公开的一个或多个方面，提供了一种电子电路，包括：上基板；下基板，包括穿过所述下基板的厚度以提供传热区的开口；电子芯片，位于所述上基板与所述下基板之间并且具有耦合到所述上基板的接触元件；第一区域，由第一材料制成并且布置在所述电子芯片与所述传热区之间；以及第二区域，填充有第二材料并且耦合所述下基板和所述上基板；其中所述第一材料的导热率大于所述第二材料的导热率。
在一个或多个实施例中，电子电路还包括布置在所述上基板与所述下基板之间的第一导热元件，所述第一导热元件紧固到所述上基板和所述下基板。
在一个或多个实施例中，电子电路还包括由第三电绝缘材料制成的第三区域，所述第三区域布置在所述上基板与所述电子芯片的面向所述上基板的表面之间，所述第三区域至少部分围绕所述电子芯片的所述接触元件。
在一个或多个实施例中，其中所述开口与所述电子芯片竖直对准。
在一个或多个实施例中，其中所述第一材料至少部分填充所述开口。
在一个或多个实施例中，电子电路还包括布置在所述开口中的热导体，所述热导体的导热率大于所述第二材料的导热率。
在一个或多个实施例中，电子电路还包括导热元件，所述导热元件布置在所述下基板的面向所述上基板的表面上，并且布置为与所述热导体接触；所述导热元件的导热率大于所述第二材料的导热率。
在一个或多个实施例中，其中所述热导体是导电板。
在一个或多个实施例中，其中所述导热元件是导电板，并且所述热导体是填充所述开口的金属过孔。
在一个或多个实施例中，其中所述导热元件由选自由铜或镍和金合金板组成的组中的材料板制成，并且其中所述热导体由选自由铜或镍和金合金板组成的组的材料板制成。
在一个或多个实施例中，其中填充有第二材料的所述第二区域横向地围绕由所述第一材料制成的所述第一区域。
在一个或多个实施例中，其中所述上基板和所述下基板包括耦合接触焊盘的电轨道的堆叠，所述接触焊盘被布置在所述基板的厚度的任一侧。
根据本公开的一个或多个方面，提供了一种电子***，包括：上述的电子电路；以及至少另一电子电路，位于所述上基板上并且至少热耦合到所述电子电路的所述上基板。
根据本公开的一个或多个方面，提供了一种电子电路，包括：上基板；下基板，包括穿过所述下基板的厚度的开口；电子芯片，位于所述上基板与所述下基板之间并且具有耦合到所述上基板的接触元件；第一区域，由第一材料制成并且布置在所述电子芯片与所述下基板之间，所述第一材料进一步延伸到所述下基板中的所述开口中；第二区域，填充有第二材料、耦合所述下基板和所述上基板并且围绕所述第一区域；其中所述第一材料的导热率大于所述第二材料的导热率；以及传导板，布置在所述开口中，所述传导板的底面与所述下基板的底面共面。
在一个或多个实施例中，电子电路还包括布置在所述上基板与所述下基板之间的第一导热元件，所述第一导热元件紧固到所述上基板和所述下基板。
在一个或多个实施例中，电子电路还包括由第三电绝缘材料制成的第三区域，所述第三区域布置在所述上基板与所述电子芯片的面向所述上基板的表面之间，所述第三区域至少部分围绕所述电子芯片的所述接触元件。
在一个或多个实施例中，其中所述上基板和所述下基板包括耦合接触焊盘的电轨道的堆叠，所述接触焊盘被布置在所述基板的厚度的任一侧。
根据本公开的一个或多个方面，提供了一种电子电路，包括：上基板；下基板，包括穿过所述下基板的厚度的开口；电子芯片，位于所述上基板与所述下基板之间并且具有耦合到所述上基板的接触元件；传导板，安装到所述下基板的上表面并且覆盖所述开口；在所述开口中的传导过孔；第一区域，由第一材料制成并且布置在所述电子芯片与所述下基板之间，所述第一材料包封所述传导板；第二区域，填充有第二材料并且耦合所述下基板和所述上基板并且围绕所述第一区域；以及其中所述第一材料的导热率大于所述第二材料的导热率。
在一个或多个实施例中，电子电路还包括布置在所述上基板与所述下基板之间的第一导热元件，所述第一导热元件紧固到所述上基板和所述下基板。
在一个或多个实施例中，电子电路还包括由第三电绝缘材料制成的第三区域，所述第三区域布置在所述上基板与所述电子芯片的面向所述上基板的表面之间，所述第三区域至少部分围绕所述电子芯片的所述接触元件。
在一个或多个实施例中，其中所述上基板和所述下基板包括耦合接触焊盘的电轨道的堆叠，所述接触焊盘被布置在所述基板的厚度的任一侧。一个实施例提供了一种电子电路，该电子电路包括：上基板和下基板；位于上基板与下基板之间并且具有耦合到上基板的接触元件的电子集成电路芯片；由第一材料制成并且布置在芯片和穿过下基板的传热区之间的第一区域；以及填充有第二材料并且耦合下基板和上基板的第二区域；其中第一材料的导热率大于第二材料的导热率。
通过使用根据本公开的实施例，可以至少解决前述问题的至少一部分，并实现相应的效果，例如能够有效改善电子电路的散热。
附图说明
上述特征和优点以及其他方面将在以下参考附图以说明而非限制的方式给出的具体实施例的描述中详细描述，在附图中：
图1示意性地示出了电子电路组装示例的横截面图；
图2示意性地示出了根据本说明书的实施例的电子电路的横截面图；
图3示意性地示出了根据本公开的另一实施例的电子电路的横截面图；
图4以框图形式示出了根据本公开的实施例的电子电路的制造方法的不同步骤；以及
图5a至图5g示意性地示出了图4的制造方法的不同步骤的横截面图。
具体实施方式
在各图中，相似的特征用相似的附图标记表示。特别地，在各种实施例中共同的结构和/或功能特征可以具有相同的附图标记，并且可以设置相同的结构、尺寸和材料特性。
为了清楚起见，仅详细说明和描述了有助于理解本文所述实施例的步骤和元素。特别地，电子电路的内部组件(诸如晶体管、存储器或内部互连)未示出。
除非另有说明，否则当提及连接在一起的两个元件时，这表示直接连接，而没有任何中间元件(导体除外)，而当提及耦合在一起的两个元件时，这表示这两个元件可以连接，也可以经由一个或多个其他元件耦合。
在以下公开中，除非另有规定，否则当提及绝对位置限定符(诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等)或相对位置限定符(诸如术语“上方”、“下方”、“上部”和“下部”等)或取向限定符(诸如“水平”、“竖直”等)时，参考图中所示的取向。
除非另有规定，否则“大约”、“大致”、“基本上”和“……数量级”表示在10％以内，优选地在5％以内。
根据一个实施例，第一导热元件布置在上基板与下基板之间，其中第一热传递元件紧固到上基板和下基板。
根据一个实施例，该电路包括第三区域，该第三区域由第三电绝缘材料制成并且布置在芯片的面向上基板的表面与上基板之间，第三区域至少部分围绕芯片的接触元件。
根据一个实施例，传热区包括开口，该开口穿过下基板的厚度并且与电子芯片竖直对准。
根据一个实施例，第一材料至少部分填充开口。
根据一个实施例，传热区包括布置在开口中的热导体，该热导体的导热率大于第二材料的导热率。
根据一个实施例，传热区包括至少一个导热元件，该导热元件布置在下基板的面向上基板的表面上并且布置为与热导体接触；上述至少一个导热元件的导热率大于第二材料的导热率。
根据一个实施例，热导体是导电板。
根据一个实施例，导热元件是导电板，并且热导体是填充开口的金属过孔。
根据一个实施例，导热元件或热导体包括铜或镍和金的合金。
一个实施例提供了一种制造电子电路的方法，该方法包括：将第一材料施加到下基板的传热区；定位上基板使得第一材料布置在具有耦合到上基板的接触元件的至少一个电子芯片与下基板的传热区之间的第一区域中；以及用第二材料填充耦合下基板和上基板的第二区域，第一材料的导热率大于第二材料的导热率。
根据一个实施例，传热区在施加第一材料之前通过以下方式获取：提供穿过下基板厚度的开口；以及将下基板的第一表面放置在膜上，第一表面面向与上基板相对的方向，使得开口在第一表面侧被上述膜遮挡。
根据一个实施例，在上基板已经定位之后，对第一材料应用固化处理；并且在第二材料填充第二区域之后，对其应用另一固化处理，之后，去除膜。
根据一个实施例，上基板和/或下基板包括耦合接触焊盘的电轨道的堆叠，该接触焊盘被布置在上述基板的厚度的任一侧。
一个实施例提供了一种电子***，该电子***包括这样的电子电路和至少另一电子电路，该至少另一电子电路位于上基板上并且至少热耦合到电子电路的上基板。
图1示意性地示出了电子电路堆叠的横截面图。堆叠包括布置在另一电子电路100上方的电子电路10。两个电路10、100通过触点12耦合在一起，触点12例如是电导体。这些触点12还能够将由布置在上方的电路10生成的热量传递到布置在下方的电路100，反之亦然。根据图1的示例，电路100是带有嵌入式电子集成电路芯片的基板组件，并且包括例如上基板102和下基板112。至少一个电子集成电路片106布置在上基板102与下基板112之间。电子芯片106电耦合到上基板102。根据另一示例(未示出)，芯片106不是耦合到上基板102，而是耦合到下基板112。材料115完全或部分地布置在电子芯片106周围。例如，材料115填充芯片106周围的下基板112与上基板102之间的空间。这使得电子芯片能够与诸如湿度等环境因素绝缘。然而，这表示，来自电路10的热量以及由电路100本身生成的热量没有充分地朝向基板150耗散。
在图1的示例中，电路100还经由其他触点104电耦合到基板150。例如，基板150包括印刷电路，印刷电路耦合有触点104。
根据一个示例，基板102、112中的每个基板包括耦合接触焊盘的电轨道的堆叠，该接触焊盘被布置在这些基板102、112中的每个基板的厚度的任一侧。例如，上基板102包括耦合到触点12并且通过电轨道的堆叠而耦合到被耦合到芯片106的接触焊盘的接触焊盘。这使得能够创建电连接或热连接电路的堆叠或组件。
为了改善散热，例如，电子电路100可以包括被布置为产生穿过材料115的散热路径的导电球116。例如，这些球116能够通过电路100耗散电路10的热量。然而，由芯片106生成的热量没有被这些球充分耗散，这可能导致热点并且导致故障。
图2示意性地示出了根据本公开的实施例的电子电路200的横截面图示例。该电子电路200可以用在诸如图1所示的电路组件中，而不是用在电路100中，也可以用在其他类型的组件中，或者单独使用。
根据图2的示例，电子电路200包括与图1的电子电路100的相似的上基板102和下基板112。
在图2中，元件(例如，导电和/或导热球204)布置在上基板102与下基板112之间。根据一个示例，球204紧固到上基板102和下基板112，例如经由热处理或经由机械和/或超声波力的施加而进行的处理。根据一个示例，这些球204电耦合两个基板102、112的电轨道。球204可以用柱或导电元件代替，其形状将由本领域技术人员的知识决定。尽管图2中示出了球204，但两个基板102、112之间可以不存在球204。
如在图1的示例中，电子集成电路芯片106布置在上基板102与下基板112之间。属于电子芯片106的接触元件208例如电耦合到上基板102或上基板102的导电元件。电绝缘材料210(例如，为底部填充(UF)树脂)布置在位于芯片106的面向上基板102的表面211与上基板102之间的区域中。材料210进一步至少部分围绕芯片106的接触元件208。例如，可以提供材料210以在UV或热处理的作用下固化，从而通过例如避免湿气渗透到电子芯片106或接触元件208之间来保护接触元件208。在未示出的示例中，材料210不存在。
根据图2的示例，类似于图1的材料115在填充区域中耦合下基板112和上基板102。填充区域在图2中进一步布置在球204与电子芯片106之间。例如，材料115被配置为一旦被引入填充区域的水平就在例如热处理的应用之后或基于紫外线辐射而变为固体。材料115例如是模塑树脂，诸如由环氧树脂制成的涂层材料，并且例如包括二氧化硅元素的夹杂物。根据一个示例，材料115可以是具有商品名Nitto Denko GE100LF-1(名称Nitto Denko可以由一个或多个商标保护)的材料。材料115是电绝缘的。
根据图2的示例，材料214布置在芯片106和穿过下基板112的传热区216之间。材料214例如与芯片106的下表面215的至少一部分接触。材料214还可以布置为与电子芯片106的侧边缘的至少一部分接触。由材料214填充的区域被下基板112与上基板102之间的填充区域的材料115横向地围绕。
根据一个示例，材料214是导电的。材料214例如是填充有银元素的树脂或热胶。根据另一示例，材料214是电绝缘的。根据一个示例，材料214的导热率大于填充材料115的导热率。这能够改善通过传热区216的热量(尤其是来自芯片106的热量)的耗散。根据一个示例，填充材料115的导热率约为1W/mK，而材料214的导热率至少为2至3W/mK。
在未示出的示例中，材料214进一步布置在接触元件208周围以及在芯片106的表面211与上基板102之间。在这种情况下，材料210完全或部分不存在，并且材料214是绝缘的。
根据图2的示例，传热区216形成在穿过下基板112而形成的开口220中。例如，开口220被形成为与电子芯片206竖直对准，以便于电子芯片106水平的散热。
根据未示出的示例，材料214完全填充开口220。
根据图2的示例，传热区216包括布置在开口220中并且导热率大于填充材料115的热导体218。在图2的示例中，材料214填充开口的未填充有热导体216的部分。热导体218例如是由金属制成的板，或由铜或镍和金合金制成的金属沉积物，或是非金属导电板。根据一个示例，热导体218有利地被配置为能够容易地焊接到支撑基板，诸如图1的基板150，可能经由触点104或大量焊膏，例如，触点104或大量焊膏将热导体216耦合到基板150上的金属接触焊盘(未示出)。这些解决方案能够改善热传递。
图2的示例提供了由芯片106生成的热量的耗散，这与图1的示例相比有所改进。
图3示意性地示出了根据本公开的另一实施例的电子电路300。图3的电子电路类似于图2的电子电路，不同之处在于，传热区216被替换为传热区316。传热区316包括至少一个导热元件320，而不是开口220，导热元件320可以类似于热导体218，但布置在下基板112的面向上基板102的表面324上。
根据图3的示例，材料214可以进一步布置在导热元件320的侧边缘与表面324之间。
例如，导热元件320被布置为与至少一个过孔322热接触和/或电接触，该过孔322具有导热率和可能的导电率，并且例如完全或部分填充穿过下基板112的开口326。(多个)过孔321例如由铜和/或镍和/或金和/或金属制成。
根据未示出的示例，多个开口326(类似于图3的开口)被布置为以平行方式穿过下基板112。在该示例中，类似于过孔322的多个过孔可以布置在上述开口326中。
根据一个示例，上述至少一个导热元件320和/或过孔322具有大于材料115的导热率。
与图1的示例相比，图3的示例提供了由芯片106生成的热量的改进的散热。
图4以流程图方框的形式示出了根据本公开的实施例的图2的电子电路200的制造方法的步骤。本领域技术人员将容易想到用于将该方法用于制造图3的电子电路300的方法。
图5a至图5g示意性地示出了图4的制造方法的不同步骤的横截面图。
将参考图5a至图5g描述图4的制造步骤。
在步骤410(顶部基板FC附接)，如图5a所示，电子芯片106的接触元件208例如电和/或热耦合到上基板102。在该步骤中，上基板102可以布置为使得电子芯片和接触元件208在上基板102上方。
在步骤420(顶部基板UF)，如图5b所示，在接触元件208与上基板102之间引入材料210。根据一个示例，材料210在最外部接触元件208的水平被引入，并且通过毛细作用填充位于最中心的接触元件、电子芯片和上基板102之间的空间。可以设想使用热和/或紫外线处理来固化材料210。
在步骤430(底部基板CU芯球附接)，如图5c所示，将球204紧固到下基板112。下基板112在该步骤之前包括开口220的提供。
在步骤440(将胶带层压在底部基板上并且可选地放置热导体)，如图5d所示，用薄膜502(例如，粘合剂)层压下基板112的外表面。根据步骤440的示例，热导体218布置在膜上以在层压之后布置在开口220中。例如，下基板112和热导体218顺序地放置在膜502上。
在步骤450(热材料分配)，如图5e所示，材料214在膜上的开口220水平进行分配。
在步骤460(顶部基板TC在底部基板上)，如图5f所示，将上基板106布置在下基板112上方，使得电子芯片106与开口220对准，即，与在开口220水平分配的材料214对准。此外，芯片106被放置成与材料214接触。然后，上基板102被放置成与球204接触，并且通过在两个基板102、112之间施加相对力和/或热处理或超声波处理键合到球204。
在步骤470(材料固化)，如图5f所示，对电路200应用处理。例如，该处理包括紫外线和/或热处理和/或施加压力。在该步骤结束时，材料214已经完全或部分固化并且能够将热导体218保持就位。
在步骤480(基板之间的模制)，如图5g所示，在两个基板102、112之间的剩余自由空间中以液体或粘性状态分配填充材料115。然后可以实现处理以固化材料115。如有必要，可以去除膜502，使得热导体218(如果存在)保持附接到材料214。
可选的步骤485(底面的金属溅射)(用虚线表示)对应于在膜被层压和材料214被分配时在薄膜上不存在热导体218的情况。在这种情况下，可以设想热导体218的沉积，例如真空气相或等离子体沉积，其形式为在下基板112的外表面侧的开口的水平布置在材料214上的层。
在步骤490(矩阵单片化)，当存在多个芯片时，可以设想在电子电路的厚度上进行切割，以形成具有一个芯片或定义数目的芯片的电路。由此形成的电子电路可以可选地被引入组件或堆叠中，并且将提供改进的散热。
已经描述了各种实施例和变体。本领域技术人员将理解，这些不同实施例和变体的某些特征可以组合，并且本领域技术人员将能够想到其他变体。例如，尽管已经描述了包括单个芯片的电子电路200、300的示例，但是本领域技术人员将理解如何将实施例扩展到针对每个电路有多个芯片106并且多个芯片106平行布置的情况，其中每个芯片与其自身的材料214和其自身的传热区216或316相关联。
最后，基于上文给出的功能指示，上述实施例和变体的实际实现在本领域技术人员的能力范围内。

Claims (21)

1.一种电子电路，其特征在于，包括：
上基板；
下基板，包括穿过所述下基板的厚度以提供传热区的开口；
电子芯片，位于所述上基板与所述下基板之间并且具有耦合到所述上基板的接触元件；
第一区域，由第一材料制成并且布置在所述电子芯片与所述传热区之间；以及
第二区域，填充有第二材料并且耦合所述下基板和所述上基板；
其中所述第一材料的导热率大于所述第二材料的导热率。
2.根据权利要求1所述的电子电路，其特征在于，还包括布置在所述上基板与所述下基板之间的第一导热元件，所述第一导热元件紧固到所述上基板和所述下基板。
3.根据权利要求1所述的电子电路，其特征在于，还包括由第三电绝缘材料制成的第三区域，所述第三区域布置在所述上基板与所述电子芯片的面向所述上基板的表面之间，所述第三区域至少部分围绕所述电子芯片的所述接触元件。
4.根据权利要求1所述的电子电路，其特征在于，所述开口与所述电子芯片竖直对准。
5.根据权利要求1所述的电子电路，其特征在于，所述第一材料至少部分填充所述开口。
6.根据权利要求1所述的电子电路，其特征在于，还包括布置在所述开口中的热导体，所述热导体的导热率大于所述第二材料的导热率。
7.根据权利要求6所述的电子电路，其特征在于，还包括导热元件，所述导热元件布置在所述下基板的面向所述上基板的表面上，并且布置为与所述热导体接触；
所述导热元件的导热率大于所述第二材料的导热率。
8.根据权利要求7所述的电子电路，其特征在于，所述热导体是导电板。
9.根据权利要求7所述的电子电路，其特征在于，所述导热元件是导电板，并且所述热导体是填充所述开口的金属过孔。
10.根据权利要求7所述的电子电路，其特征在于，所述导热元件由选自由铜或镍和金合金板组成的组中的材料板制成，并且其中所述热导体由选自由铜或镍和金合金板组成的组的材料板制成。
11.根据权利要求1所述的电子电路，其特征在于，填充有第二材料的所述第二区域横向地围绕由所述第一材料制成的所述第一区域。
12.根据权利要求1所述的电子电路，其特征在于，所述上基板和所述下基板包括耦合接触焊盘的电轨道的堆叠，所述接触焊盘被布置在所述基板的厚度的任一侧。
13.一种电子***，其特征在于，包括：
根据权利要求1所述的电子电路；以及
至少另一电子电路，位于所述上基板上并且至少热耦合到所述电子电路的所述上基板。
14.一种电子电路，其特征在于，包括：
上基板；
下基板，包括穿过所述下基板的厚度的开口；
电子芯片，位于所述上基板与所述下基板之间并且具有耦合到所述上基板的接触元件；
第一区域，由第一材料制成并且布置在所述电子芯片与所述下基板之间，所述第一材料进一步延伸到所述下基板中的所述开口中；
第二区域，填充有第二材料、耦合所述下基板和所述上基板并且围绕所述第一区域；
其中所述第一材料的导热率大于所述第二材料的导热率；以及
传导板，布置在所述开口中，所述传导板的底面与所述下基板的底面共面。
15.根据权利要求14所述的电子电路，其特征在于，还包括布置在所述上基板与所述下基板之间的第一导热元件，所述第一导热元件紧固到所述上基板和所述下基板。
16.根据权利要求14所述的电子电路，其特征在于，还包括由第三电绝缘材料制成的第三区域，所述第三区域布置在所述上基板与所述电子芯片的面向所述上基板的表面之间，所述第三区域至少部分围绕所述电子芯片的所述接触元件。
17.根据权利要求14所述的电子电路，其特征在于，所述上基板和所述下基板包括耦合接触焊盘的电轨道的堆叠，所述接触焊盘被布置在所述基板的厚度的任一侧。
18.一种电子电路，其特征在于，包括：
上基板；
下基板，包括穿过所述下基板的厚度的开口；
电子芯片，位于所述上基板与所述下基板之间并且具有耦合到所述上基板的接触元件；
传导板，安装到所述下基板的上表面并且覆盖所述开口；
在所述开口中的传导过孔；
第一区域，由第一材料制成并且布置在所述电子芯片与所述下基板之间，所述第一材料包封所述传导板；
第二区域，填充有第二材料并且耦合所述下基板和所述上基板并且围绕所述第一区域；以及
其中所述第一材料的导热率大于所述第二材料的导热率。
19.根据权利要求18所述的电子电路，其特征在于，还包括布置在所述上基板与所述下基板之间的第一导热元件，所述第一导热元件紧固到所述上基板和所述下基板。
20.根据权利要求18所述的电子电路，其特征在于，还包括由第三电绝缘材料制成的第三区域，所述第三区域布置在所述上基板与所述电子芯片的面向所述上基板的表面之间，所述第三区域至少部分围绕所述电子芯片的所述接触元件。
21.根据权利要求18所述的电子电路，其特征在于，所述上基板和所述下基板包括耦合接触焊盘的电轨道的堆叠，所述接触焊盘被布置在所述基板的厚度的任一侧。
CN202223102920.3U 2021-11-23 2022-11-22 电子电路和电子*** Active CN219226277U (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
FR2112395 2021-11-23
FR2112395A FR3129525B1 (fr) 2021-11-23 2021-11-23 Circuit électronique
US17/982,913 2022-11-08
US17/982,913 US20230164905A1 (en) 2021-11-23 2022-11-08 Electronic circuit

Publications (1)

Publication Number Publication Date
CN219226277U true CN219226277U (zh) 2023-06-20

Family

ID=86353301

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202223102920.3U Active CN219226277U (zh) 2021-11-23 2022-11-22 电子电路和电子***
CN202211468428.XA Pending CN116153887A (zh) 2021-11-23 2022-11-22 电子电路

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202211468428.XA Pending CN116153887A (zh) 2021-11-23 2022-11-22 电子电路

Country Status (1)

Country Link
CN (2) CN219226277U (zh)

Also Published As

Publication number Publication date
CN116153887A (zh) 2023-05-23

Similar Documents

Publication Publication Date Title
JP3121562B2 (ja) フリップ・チップ・パッケージおよびその製法
US8729690B2 (en) Assembly having stacked die mounted on substrate
US9472243B2 (en) Systems and methods for stacked semiconductor memory devices
EP2311084B1 (en) Flip chip overmold package
US7638362B2 (en) Memory module with improved mechanical strength of chips
US9515057B2 (en) Semiconductor package and method of manufacturing the semiconductor package
US7656015B2 (en) Packaging substrate having heat-dissipating structure
US9070568B2 (en) Chip package with embedded passive component
KR100711675B1 (ko) 반도체 장치 및 그 제조 방법
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
EP2513968B1 (en) Panel based lead frame packaging method and device
KR20130014379A (ko) 반도체장치, 이 반도체장치를 수직으로 적층한 반도체 모듈 구조 및 그 제조방법
US6894229B1 (en) Mechanically enhanced package and method of making same
US20060081980A1 (en) Integrated circuit package employing a heat-spreader member
US6137162A (en) Chip stack package
US20170271254A1 (en) Electronic device with die being sunk in substrate
JP2001085603A (ja) 半導体装置
CN114649271A (zh) 半导体封装件及形成半导体封装件的方法
US7763983B2 (en) Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US10964627B2 (en) Integrated electronic device having a dissipative package, in particular dual side cooling package
CN219226277U (zh) 电子电路和电子***
US20120133039A1 (en) Semiconductor package with thermal via and method of fabrication
US20230164905A1 (en) Electronic circuit
CN111370397A (zh) 半导体封装装置及其制造方法
CN116721976A (zh) 封装结构及封装结构的封装方法

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant