CN219163390U - 一种基于双面电极式小芯片的多芯片封装结构 - Google Patents
一种基于双面电极式小芯片的多芯片封装结构 Download PDFInfo
- Publication number
- CN219163390U CN219163390U CN202223104604.XU CN202223104604U CN219163390U CN 219163390 U CN219163390 U CN 219163390U CN 202223104604 U CN202223104604 U CN 202223104604U CN 219163390 U CN219163390 U CN 219163390U
- Authority
- CN
- China
- Prior art keywords
- chiplet
- electrode
- double
- chip
- sided electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本实用新型公开了一种基于双面电极式小芯片的多芯片封装结构,本案结构简单易实现,双面电极式小芯片与其他小芯片的共同设置,便于能够将多个不同工艺单独制造的小芯片集成到一个封装内部,以便于增强功能和提高性能。双面电极式小芯片的第一电极、第二电极的设置,一方面便于通过引线键合的方式实现第一电极与基板的互连,以便于与其他引线键合小芯片一起利用成熟的wi re bond封装工艺来进行引线键合;另一方面便于通过倒装方式实现第二电极与基板的互连,以便于与其他倒装小芯片一起利用成熟的f l i p ch i p封装工艺来进行倒装,有利于提高生产效率;另外,双面电极式小芯片的设置,使本案无需追逐先进封装技术来集成小芯片,有利于减少封装成本。
Description
技术领域
本实用新型涉及一种芯片封装结构,具体涉及一种基于双面电极式小芯片的多芯片封装结构。
背景技术
近年来由美国国防高级研究计划局DARPA提出的芯粒/小芯片(Chiplet)概念被认为是未来半导体集成电路的发展方向。Chiplet技术就是把一些预先生产好的实现特定功能的芯片裸片通过先进的集成技术封装在一起,形成一个***级芯片;而这些基本的裸片就是小芯片(Chiplet)。Chiplet技术能够将大尺寸的多核心的设计,分散到较小的小芯片,更能满足现今高效能运算处理器的需求;而弹性的设计方式不仅提升灵活性,也能有更好的良率及节省成本优势,并减少芯片设计时程,加速芯片上市时间。
双面电极式小芯片,是一种同时具备Flip Chip&Wire Bond双面电极的小芯片,其正面设有Flip Chip用的电极,透过TSV(Through Silicon Via)技术在背面形成适合WireBond用的电极。
中国专利CN114914196A公开了基于芯粒概念的局部中介层2.5D扇出封装结构及工艺,其通过中介层桥连芯片实现了多层互连多芯片封装,能够实现多个芯粒/小芯片的高密度互连。但是,如上专利使用的先进封装技术,需要采用中介层的集成方式,再在中介层中设有TSV盲孔来实现2.5D封装结构,其封装成本较高;另,对于具有不同类型的小芯片如引线键合小芯片、倒装小芯片的封装结构,不能沿用成熟wire bond与Flip Chip封装工艺,不利于提高封装效率。
因此,如何克服上述存在的缺陷,已成为本领域技术人员亟待解决的重要课题。
实用新型内容
本实用新型克服了上述技术的不足,提供了一种基于双面电极式小芯片的多芯片封装结构。
为实现上述目的,本实用新型采用了下列技术方案:
一种基于双面电极式小芯片的多芯片封装结构,包括有包括有基板1,所述基板1上表面堆叠连接有具有双面电极的双面电极式小芯片2和其他小芯片,所述双面电极式小芯片2一表面设有适用于引线键合的第一电极21、另一表面设有适用于倒装的第二电极22。
优选的,所述双面电极式小芯片2的第一电极21通过引线4与所述基板1上表面连接,所述第二电极22上设有焊球5,所述第二电极22通过焊球5与所述基板1上表面连接。
优选的,所述其他小芯片为引线键合小芯片3,所述引线键合小芯片3上设有适用于引线键合的第三电极31,所述第三电极31通过引线4与所述基板1上表面连接。
优选的,所述基板1上表面设有用于与各电极连接的金属布线层6。
优选的,所述双面电极式小芯片2通过TSV(Through Silicon Via)技术在其背面形成第二电极22。
优选的,所述双面电极式小芯片2与所述基板1间的空隙中设有用于填充其中空隙的填充胶层7。
优选的,所述基板1上表面设有用于将所有部件封装成一体的塑封层8。
与现有技术相比,本实用新型的有益效果是:
1、本案结构简单易实现,所述双面电极式小芯片与其他小芯片的共同设置,便于能够将多个不同工艺单独制造的小芯片集成到一个封装内部,以便于增强功能和提高性能。所述双面电极式小芯片的第一电极、第二电极的设置,一方面便于通过引线键合的方式实现第一电极与基板的互连,以便于与其他引线键合小芯片一起利用成熟的wire bond封装工艺来进行引线键合;另一方面便于通过倒装方式实现第二电极与基板的互连,以便于与其他倒装小芯片一起利用成熟的flip chip封装工艺来进行倒装,有利于提高生产效率;另外,双面电极式小芯片的设置,使本案无需追逐先进封装技术来集成小芯片,有利于减少封装成本。
2、通过TSV(Through Silicon Via)技术在其背面形成第二电极的设置,使小芯片的正面和背面都设有与外界互连的电极,以便于基板能够使用普通的封装载板,无需设置中介层也能够与引线键合小芯片和或倒装小芯片封装为一体,有利于后续封装工艺过程中能够沿用成熟wire bond与Flip Chip封装工艺,有利于提高生产效率,可降低封装成本。
附图说明
图1是本案的剖面结构示意图。
图2是本案包含有塑封层的剖面结构示意图。
具体实施方式
以下通过实施例对本实用新型特征及其它相关特征作进一步详细说明,以便于同行业技术人员的理解:
如图1和图2所示,一种基于双面电极式小芯片的多芯片封装结构,包括有基板1,所述基板1上表面堆叠连接有一颗具有双面电极的双面电极式小芯片2和一颗引线键合小芯片3,所述双面电极式小芯片2的上表面设有适用于引线键合的第一电极21、下表面设有适用于倒装的第二电极22,所述第一电极21通过引线4与所述基板1连接,所述第二电极22上设有焊球5,所述第二电极22通过焊球5与所述基板1上表面连接。
本案结构简单易实现,所述双面电极式小芯片2与其他小芯片的共同设置,便于能够将多个不同工艺单独制造的小芯片集成到一个封装内部,以便于增强功能和提高性能。所述双面电极式小芯片2的第一电极21、第二电极22的设置,一方面便于通过引线键合的方式实现第一电极21与基板1的互连,以便于与其他引线键合小芯片3一起利用成熟的wirebond封装工艺来进行引线键合;另一方面便于通过倒装方式实现第二电极22与基板1的互连,以便于与其他倒装小芯片一起利用成熟的flip chip封装工艺来进行倒装,有利于提高生产效率;另外,双面电极式小芯片2的设置,使本案无需追逐先进封装技术来集成小芯片,有利于减少封装成本。
如图1所示,所述其他小芯片为引线键合小芯片3,所述引线键合小芯片3上设有适用于引线键合的第三电极31,所述第三电极31通过引线4与所述基板1上表面连接。具体实施时,所述其他小芯片也可以是倒装小芯片,所述倒装小芯片上设有适用于倒装的电极,其电极通过其下方的焊球5与所述基板1上表面连接。
如上所述,本案封装结构可以包括以下三种组合结构:一颗或多颗双面电极式小芯片与一颗或多颗引线键合小芯片3的组合;一颗或多颗双面电极式小芯片与一颗或多颗倒装小芯片的组合;一颗或多颗双面电极式小芯片与一颗或多颗引线键合小芯片3以及一颗或多颗倒装小芯片的组合。
如图1所示,所述基板1上表面设有用于与各电极连接的金属布线层6。如此,便于根据小芯片结构设计对应线路,以便于实现所述基板1与多个小芯片的互连。
由上所述,所述双面电极式小芯片2通过TSV(Through Silicon Via)技术在其背面形成第二电极22。如此,便于双面电极式小芯片2能够形成第二电极22,使小芯片的正面和背面都设有与外界互连的电极,以便于基板1能够使用普通的封装载板,无需设置中介层也能够与引线键合小芯片3和或倒装小芯片封装为一体,有利于后续封装工艺过程中能够沿用成熟wire bond与Flip Chip封装工艺,有利于提高生产效率,可降低封装成本。
如图1或图2所示,所述双面电极式小芯片2与所述基板1间的空隙中设有用于填充其中空隙的填充胶层7。如此,便于对双面电极式小芯片2底部的空隙进行填满,以便于起到加固芯片的作用,有利于增强芯片的稳定性。
如图2所示,所述基板1上表面设有用于将所有部件封装成一体的塑封层8。如此,便于将所有部件封装为一体,以便于对其内部部件起到绝缘保护以及防潮等作用。具体实施时,塑封层8通常为环氧树脂材料。
如上所述,本案保护的是一种基于双面电极式小芯片的多芯片封装结构,一切与本案相同或相近似的技术方案都应示为落入本案的保护范围内。
Claims (7)
1.一种基于双面电极式小芯片的多芯片封装结构,包括有基板(1),其特征在于所述基板(1)上表面堆叠连接有具有双面电极的双面电极式小芯片(2)和其他小芯片,所述其他小芯片为引线键合小芯片(3)或者为倒装小芯片,所述双面电极式小芯片(2)一表面设有适用于引线键合的第一电极(21)、另一表面设有适用于倒装的第二电极(22)。
2.根据权利要求1所述的一种基于双面电极式小芯片的多芯片封装结构,其特征在于所述双面电极式小芯片(2)的第一电极(21)通过引线(4)与所述基板(1)上表面连接,所述第二电极(22)上设有焊球(5),所述第二电极(22)通过焊球(5)与所述基板(1)上表面连接。
3.根据权利要求1所述的一种基于双面电极式小芯片的多芯片封装结构,其特征在于所述引线键合小芯片(3)上设有适用于引线键合的第三电极(31),所述第三电极(31)通过引线(4)与所述基板(1)上表面连接。
4.根据权利要求1或3所述的一种基于双面电极式小芯片的多芯片封装结构,其特征在于所述基板(1)上表面设有用于与各电极连接的金属布线层(6)。
5.根据权利要求1所述的一种基于双面电极式小芯片的多芯片封装结构,其特征在于所述双面电极式小芯片(2)通过TSV技术在其背面形成第二电极(22)。
6.根据权利要求1所述的一种基于双面电极式小芯片的多芯片封装结构,其特征在于所述双面电极式小芯片(2)与所述基板(1)间的空隙中设有用于填充其中空隙的填充胶层(7)。
7.根据权利要求1所述的一种基于双面电极式小芯片的多芯片封装结构,其特征在于所述基板(1)上表面设有用于将所有部件封装成一体的塑封层(8)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223104604.XU CN219163390U (zh) | 2022-11-22 | 2022-11-22 | 一种基于双面电极式小芯片的多芯片封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202223104604.XU CN219163390U (zh) | 2022-11-22 | 2022-11-22 | 一种基于双面电极式小芯片的多芯片封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN219163390U true CN219163390U (zh) | 2023-06-09 |
Family
ID=86645011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202223104604.XU Active CN219163390U (zh) | 2022-11-22 | 2022-11-22 | 一种基于双面电极式小芯片的多芯片封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN219163390U (zh) |
-
2022
- 2022-11-22 CN CN202223104604.XU patent/CN219163390U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11276645B2 (en) | Encapsulation of a substrate electrically connected to a plurality of pin arrays | |
US8704349B2 (en) | Integrated circuit package system with exposed interconnects | |
TWI355061B (en) | Stacked-type chip package structure and fabricatio | |
TW201133762A (en) | Integrated circuit and three-dimensional stacked multi-chip module | |
CN107749411A (zh) | 双面SiP的三维封装结构 | |
JP2005539403A5 (zh) | ||
CN206259351U (zh) | 电子设备 | |
KR101123804B1 (ko) | 반도체 칩 및 이를 갖는 적층 반도체 패키지 | |
US7615487B2 (en) | Power delivery package having through wafer vias | |
CN110246812A (zh) | 一种半导体封装结构及其制作方法 | |
CN219163390U (zh) | 一种基于双面电极式小芯片的多芯片封装结构 | |
CN202394961U (zh) | 具有散热柱的半导体晶圆及封装构造 | |
US20080054431A1 (en) | Embedded package in package | |
CN113410215B (zh) | 半导体封装结构及其制备方法 | |
CN109244058A (zh) | 半导体封装结构及其制备方法 | |
CN201000885Y (zh) | 一种无引线集成电路芯片封装 | |
CN208674106U (zh) | 半导体封装结构 | |
KR101096440B1 (ko) | 듀얼 다이 패키지 | |
CN112397475A (zh) | 具有微细间距硅穿孔封装的扇出型封装晶片结构及单元 | |
KR20080067891A (ko) | 멀티 칩 패키지 | |
US20240014140A1 (en) | Fan-out Wafer Level Package having Small Interposers | |
CN219393394U (zh) | 基于双裸芯堆叠的dram模组封装结构 | |
US20240186253A1 (en) | Packaging structure and packaging method | |
US20150115437A1 (en) | Universal encapsulation substrate, encapsulation structure and encapsulation method | |
CN219677250U (zh) | 一种集成式芯片封装结构和电子产品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |