CN219042435U - 显示面板及显示装置 - Google Patents

Abstract

本实用新型涉及显示技术领域，尤其涉及显示面板及显示装置，用于提高显示面板的抗静电能力。显示面板具有显示区及周边区，显示区包括主显示区和副显示区，主显示区围绕副显示区的至少一部分；显示面板包括：衬底；设置在衬底上的多个像素电路；及，设置在多个像素电路上、且分别与多个像素电路电连接的多个发光器件，多个发光器件包括位于主显示区的多个第一发光器件和位于副显示区的多个第二发光器件；多个像素电路位于主显示区；显示面板包括在衬底上的、用于构成多个像素电路的源漏导电层，源漏导电层包括至少一条第一防静电线，第一防静电线用于接收恒压信号。显示面板及显示装置用于图像显示。

Description

显示面板及显示装置

技术领域

本实用新型涉及显示技术领域，尤其涉及一种显示面板及显示装置。

背景技术

随着显示技术的发展，具有摄像头的全面屏(Full Display with Camera，简称FDC)以其具有较大的屏占比的优点，已逐步应用于显示产品中。全面屏显示装置通常将摄像头等光学元件放置于显示面板的屏下区域，极大地提高了屏占比。

实用新型内容

本实用新型实施例的目的在于用于提高显示面板的静电消散能力，提高显示面板、显示装置的显示均一性。

为达到上述目的，本实用新型实施例提供了如下技术方案：

本实用新型实施例提供了一种显示面板，所述显示面板具有显示区及周边区，所述显示区包括主显示区和副显示区，所述主显示区围绕所述副显示区的至少一部分；所述显示面板包括：衬底；设置在所述衬底上的多个像素电路；及，设置在所述多个像素电路上、且分别与所述多个像素电路电连接的多个发光器件，所述多个发光器件包括位于所述主显示区的多个第一发光器件和位于所述副显示区的多个第二发光器件；所述多个像素电路位于所述主显示区；其中，所述显示面板包括在所述衬底上的、用于构成所述多个像素电路的源漏导电层，所述源漏导电层包括至少一条第一防静电线，所述第一防静电线用于接收恒压信号。

本实用新型的一些实施例所提供的显示面板，通过在最靠近衬底的源漏导电层中设置至少一条接收恒压信号的第一防静电线，可以使得在制备形成上述源漏导电层之前的所产生的静电存储在该至少一条第一防静电线或经该至少一条第一防静电线消散(或导出)，从而有利于显示面板中静电的消散，提高显示面板的抗静电能力，进而可以避免静电在上述源漏导电层传输至半导体层，从而可以避免像素电路中的晶体管出现静电烧伤现象，避免显示面板出现亮点、暗线、弱暗线、生长性黑点等现象，提高显示面板的显示均一性。

在一些实施例中，所述多个像素电路沿第一方向排列为多列，沿第二方向排列为多行，所述第一方向和所述第二方向相交；所述至少一条第一防静电线沿所述第二方向延伸。

在一些实施例中，所述显示面板还包括位于所述周边区的绑定引脚，所述绑定引脚用于与集成电路绑定，接收所述集成电路所提供的恒压信号；其中，所述第一防静电线与所述绑定引脚连接。

在一些实施例中，所述第一防静电线的数量为多条；多条所述第一防静电线中的至少一条第一防静电线位于所述显示区的一侧。

在一些实施例中，最靠近所述衬底的源漏导电层为第一源漏导电层；所述第一源漏导电层还包括沿所述第一方向延伸的多条第二防静电线；所述多条第二防静电线位于所述主显示区，且每条所述第二放静电线与位于所述显示区一侧的所述第一防静电线电连接。

在一些实施例中，多条所述第一防静电线中的至少一条第一防静电线位于所述主显示区，并与所述多条第二防静电线电连接。

在一些实施例中，一条所述第二防静电线与至少一行所述像素电路相对应，且所述第二防静电线与其所对应的像素电路中的一行像素电路相交叠。

在一些实施例中，所述第一防静电线和所述第二防静电线呈一体结构。

在一些实施例中，所述显示面板还包括位于所述衬底和所述多层源漏导电层之间的第一栅导电层；所述第一栅导电层包括：沿所述第一方向延伸的多条初始信号线，及用于构成所述像素电路中存储电容器的第一极板；所述第一极板用于接收第一电源电压信号；所述第一防静电线与所述初始信号线或所述第一极板电连接。

在一些实施例中，所述第一防静电线的数量为多条；在所述第一防静电线和所述第一极板电连接的情况下，多条所述第一防静电线中的至少一条所述第一防静电线位于所述显示区的一侧、且和与其电连接的第一极板错开设置；和/或，多条所述第一防静电线中的至少一条所述第一防静电线位于所述主显示区、且和与其电连接的第一极板相交叠。

在一些实施例中，所述多层源漏导电层中，与最靠近所述衬底的源漏导电层相邻的一层源漏导电层为第二源漏导电层；所述第二源漏导电层包括沿所述第二方向延伸的第一电源电压信号线；在所述第一防静电线和所述第一极板电连接的情况下，多条所述第一防静电线中的至少一条所述第一防静电线位于所述显示区、且和相邻的第一电源电压信号线电连接。

在一些实施例中，一条所述第一防静电线与至少一列所述像素电路相对应，且所述第一防静电线与其所对应的像素电路中的一行像素电路相交叠。

在一些实施例中，所述多个像素电路还包括多个虚拟像素电路，所述多个虚拟像素电路沿所述第一方向排列为多列，沿所述第二方向排列为多行；位于所述主显示区的至少部分第一防静电线中，每条第一防静电线与一列虚拟像素电路相交叠。

在一些实施例中，所述多个像素电路包括：分别与所述多个第一发光器件电连接、且位于所述主显示区的多个第一像素电路，及，分别与所述多个第二发光器件电连接、且位于所述主显示区的多个第二像素电路；所述多个第一像素电路沿所述第一方向排列为多列，所述多个第二像素电路沿所述第一方向排列为多列，沿所述第二方向排列为多行；任意相邻两列第二像素电路之间设置有至少一列第一像素电路；多列第二像素电路所占据的区域为转接区；位于所述主显示区的第一防静电线，均位于除所述转接区以外的区域内。

在一些实施例中，所述显示面板包括：沿所述第一方向依次排列的多个发光器件列；发光器件列包括沿所述第二方向依次设置的、位于所述主显示区的多个第一发光器件和位于所述副显示区的多个第二发光器件；所述显示面板还包括：沿所述第二方向延伸的多条数据线；与所述发光器件列中多个第一发光器件电连接的多个第一像素电路，及与所述发光器件列中多个第二发光器件电连接的多个第二像素电路，与同一条数据线电连接，其中，所述数据线中与所述多个第二像素电路电连接的部分，位于所述转接区。

在一些实施例中，与所述发光器件列中多个第二发光器件电连接的多个第二像素电路，沿所述第二方向依次排列，且位于所述副显示区沿所述第一方向的一侧；所述数据线包括：沿所述第二方向延伸、且分别位于所述副显示区沿所述第二方向的相对两侧的第一子数据线和第二子数据线，沿所述第二方向延伸、且位于所述副显示区沿所述第一方向的一侧的第三子数据线，沿所述第一方向延伸、且连接所述第一子数据线和所述第三子数据线的第一转接线，及沿所述第一方向延伸、且连接所述第二子数据线和所述第三子数据线的第二转接线；所述第一子数据线和所述第二子数据线与所述多个第一像素电路电连接，所述第三子数据线与所述多个第二像素电路电连接。

在一些实施例中，所述第一子数据线、所述第二子数据线、所述第三子数据线均位于第二源漏导电层；所述第一转接线及所述第二转接线位于所述第一源漏导电层。

在一些实施例中，所述多个像素电路还位于所述周边区。

本实用新型实施例还提供了一种显示装置，所述显示装置包括：如上述实施例中任一项所述的显示面板，以及，位于所述显示面板的非出光侧、且位于所述显示面板的副显示区的光学元件。

本实用新型的一些实施例所提供的显示装置所能实现的有益效果，与上述一些实施例中提供的显示面板所能实现的有益效果相同，此处不再赘述。

附图说明

为了更清楚地说明本实用新型中的技术方案，下面将对本实用新型一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本实用新型实施例所涉及的产品的实际尺寸等的限制。

图1为根据本实用新型一些实施例中一种显示装置的结构图；

图2为根据本实用新型一些实施例中一种显示面板的结构图；

图3为根据本实用新型一些实施例中一种像素电路和发光器件的等效图；

图4为根据本实用新型一些实施例中一种显示面板中一些膜层的俯视图；

图5a为一种实现方式中一种显示面板中一些膜层的俯视图；

图5b为一种实现方式中一种显示面板中另一些膜层的俯视图；

图5c为一种实现方式中一种显示面板中又一些膜层的俯视图；

图5d为一种实现方式中一种显示面板中又一些膜层的俯视图；

图5e为一种实现方式中一种显示面板中又一些膜层的俯视图；

图6a为另一种实现方式中一种显示面板中一些膜层的俯视图；

图6b为另一种实现方式中一种显示面板中另一些膜层的俯视图；

图6c为另一种实现方式中一种显示面板中又一些膜层的俯视图；

图6d为另一种实现方式中一种显示面板中又一些膜层的俯视图；

图6e为另一种实现方式中一种显示面板中静电积累的等效图；

图6f为另一种实现方式中一种显示面板中静电传导的路径图；

图7为根据本实用新型一些实施例中另一种显示装置的结构图；

图8为根据本实用新型一些实施例中又一种显示装置的结构图；

图9a为根据本实用新型一些实施例中另一种显示面板的结构图；

图9b为根据本实用新型一些实施例中又一种显示面板的结构图；

图9c为根据本实用新型一些实施例中又一种显示面板的局部简化结构图；

图10为根据本实用新型一些实施例中一种显示面板中另一些膜层的俯视图；

图11为根据本实用新型一些实施例中一种显示面板中又一些膜层的俯视图；

图12为根据本实用新型一些实施例中一种显示面板中又一些膜层的俯视图；

图13a为根据本实用新型一些实施例中一种显示面板中又一些膜层的俯视图；

图13b为根据本实用新型一些实施例中一种显示面板中又一些膜层的俯视图；

图13c为根据本实用新型一些实施例中一种显示面板中静电消散的等效图；

图14为根据本实用新型一些实施例中一种显示面板中又一些膜层的俯视图；

图15为根据本实用新型一些实施例中一种显示面板中又一些膜层的俯视图。

具体实施方式

下面将结合附图，对本实用新型一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本实用新型保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例”、“一些实施例”、“示例性实施例”、“示例”或“一些示例”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本实用新型的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

在描述一些实施例时，可能使用了“电连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“电连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。

“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。

本文中“被配置为”的使用意味着开放和包容性的语言，其不排除被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

本文中术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

在本实用新型的实施例提供的电路结构(例如像素电路)中，电路结构所采用的晶体管可以为薄膜晶体管(Thin Film Transistor，简称TFT)、场效应晶体管(Metal OxideSemiconductor，简称MOS)或其他特性相同的开关器件，本实用新型的实施例中均以薄膜晶体管为例进行说明。

在本实用新型的实施例提供的电路结构中，所采用的各晶体管的第一极为源极和漏极中一者，各晶体管的第二极为源极和漏极中另一者。由于晶体管的源极、漏极在结构上可以是对称的，所以其源极、漏极在结构上可以是没有区别的，也就是说，本实用新型的实施例中的晶体管的第一极和第二极在结构上可以是没有区别的。示例性地，在晶体管为P型晶体管的情况下，晶体管的第一极为源极，第二极为漏极；示例性地，在晶体管为N型晶体管的情况下，晶体管的第一极为漏极，第二极为源极。

本实用新型的实施例提供的电路结构中，第一节点、第二节点等节点并非表示实际存在的部件，而是表示电路图中相关电连接的汇合点，也就是说，这些节点是由电路图中相关电连接的汇合点等效而成的节点。

在本实用新型中的实施例中，P型晶体管可以在低电平信号的控制下导通，N型晶体管可以在高电平信号的控制下导通。

下面，以本实用新型的实施例中提供的电路结构所包括的晶体管均为P型晶体管为例，进行示意性说明。

如图1所示，本实用新型的一些实施例提供了一种显示装置1000，该显示装置1000包括：显示面板100。

在一些示例中，上述显示装置1000例如可以是OLED(Organic Light EmittingDiode，有机发光二极管)显示装置。

示例性的，显示装置1000还包括框架、集成电路(Integrated Circuit，简称IC)以及其他电子配件等。

示例性的，上述显示装置1000可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何显示装置中。更明确地说，预期所述实施例的显示装置可实施应用在多种电子中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。

在一些示例中，如图2所示，上述显示面板100包括：衬底10、设置在衬底10一侧的多个像素电路20、设置在该多个像素电路20远离衬底10一侧的多个发光器件30。

示例性的，上述衬底10可以为柔性衬底，也可以为刚性衬底。

例如，在衬底10为柔性衬底的情况下，衬底10的材料可以为二甲基硅氧烷、PI(Polyimide，聚酰亚胺)、PET(Polyethylene terephthalate，聚对苯二甲酸乙二醇酯)等具有高弹性的材料。

又如，在衬底10为刚性衬底的情况下，衬底10的材料可以为玻璃等。

在一些示例中，上述多个像素电路20分别与上述多个发光器件30电连接。

例如，上述多个像素电路20和多个发光器件30可以一一对应电连接。又如，一个像素电路20可以与多个发光器件30电连接，或者，多个像素电路20可以与一个发光器件30电连接。

下面，本实用新型以一个像素电路20与一个发光器件30电连接为例，对显示面板100的结构进行示意性说明。

示例性的，显示面板100中，各发光器件30可以在相应的像素电路20的驱动作用下发出光，多个发光器件30发出的光相互配合，从而使得显示面板100实现显示功能。

例如，发光器件30可以包括依次层叠设置的阳极、发光功能层、阴极等。其中，发光功能层可以包括发光层。可选地，发光功能层还可以包括空穴注入层、空穴传输层、电子传输层和电子注入层中的至少一者。

通过给发光器件30的阴极施加公共电压，并利用相应的像素电路20给发光器件30的阳极施加驱动电压，便可以在阳极和阴极之间形成电场，该电场可以驱动不同的载流子(也即空穴和电子)在发光层中复合，从而使得发光器件30发光。

在一些示例中，像素电路20的结构包括多种，可以根据实际需要选择设置。例如，像素电路20的结构可以包括“6T1C”、“7T1C”、“6T2C”或“7T2C”等结构。此处，“T”表示为晶体管，位于“T”前面的数字表示为晶体管的数量，“C”表示为存储电容器，位于“C”前面的数字表示为存储电容器的数量。

示例性的，本实用新型中以像素电路20的结构为“7T1C”结构为例进行说明。其中，图3示意出了像素电路20的等效电路图。

可以理解的是，在像素电路20工作的过程中，需要信号线为其提供相应的电信号。

示例性的，显示面板100还包括：多条第一扫描信号线Gate1、多条第二扫描信号线Gate2、多条数据线Data、多条复位信号线Reset、多条第一电源电压信号线VDD、多条第一初始信号线Vinit1、多条第二初始信号线Vinit2、以及多条使能信号线EM。其中，第一扫描信号线Gate1用于传输第一扫描信号，第二扫描信号线Gate2用于传输第二扫描信号，数据线Data用于传输数据信号，复位信号线Reset用于传输复位信号，第一电源电压信号线VDD用于传输电源电压信号，第一初始信号线Vinit1用于传输第一初始信号，第二初始信号线Vinit2用于传输第二初始信号，使能信号线EM用于传输使能信号。

例如，上述多条第一扫描信号线Gate1、多条第二扫描信号线Gate2、多条复位信号线Reset、多条第一初始信号线Vinit1、多条第二初始信号线Vinit2、多条使能信号线EM可以均沿第一方向X延伸，上述多条第一电源电压信号线VDD、多条数据线Data可以沿第二方向Y延伸。例如，第一方向X与第二方向Y相互垂直。

示例性的，显示面板100还包括：多条第二电源电压信号线VSS，第二电源电压信号线VSS用于传输第二电源电压信号，该第二电源电压信号例如为公共电压信号。

示例性的，如图3所示，像素电路20包括：第一复位晶体管T1、第二复位晶体管T2、开关晶体管T3、驱动晶体管T4、补偿晶体管T5、第一发光控制晶体管T6、第二发光控制晶体管T7和存储电容器Cst。

示例性的，如图3所示，第一复位晶体管T1的栅极与复位信号线Reset电连接，第一复位晶体管T1的第一极与第一初始信号线Vinit1电连接，第一复位晶体管T1的第二极与第四节点N4电连接，也即与补偿晶体管T5的第二极电连接。其中，第一复位晶体管T1被配置为，在复位信号线Reset所传输的复位信号的控制下导通，将在第一初始信号线Vinit1处接收的第一初始信号传输至第四节点N4，对第四节点N4进行复位。

示例性的，如图3所示，第二复位晶体管T2的栅极与第一扫描信号线Gate1电连接，第二复位晶体管T2的第一极与第二初始信号线Vinit2电连接，第二复位晶体管T2的第二极与第一节点N1电连接，也即与发光器件30电连接。其中，第二复位晶体管T2被配置为，在第一扫描信号线Gate1所传输的第一扫描信号的控制下导通，将在第二初始信号线Vinit2处接收的第二初始信号传输至第一节点N1，对第一节点N1进行复位。

示例性的，如图3所示，开关晶体管T3的栅极与第二扫描信号线Gate2电连接，开关晶体管T3的第一极与数据线Data电连接，开关晶体管T3的第二极与第二节点N2电连接，也即与驱动晶体管T4的第一极电连接。其中，开关晶体管T3被配置为，在第二扫描信号线Gate2所传输的第二扫描信号的控制下导通，将在数据线Data处接收的数据信号传输至第二节点N2。

示例性的，如图3所示，驱动晶体管T4的栅极与第四节点N4电连接，驱动晶体管T4的第一极与第二节点N2电连接，驱动晶体管T4的第二极与第三节点N3电连接。其中，驱动晶体管T4被配置为，在第四节点N4的电压的控制下导通，将来自第二节点N2的信号(例如为数据信号)传输至第三节点N3。

示例性的，如图3所示，补偿晶体管T5的栅极与第二扫描信号线Gate2电连接，补偿晶体管T5的第一极与第三节点N3电连接，也即与驱动晶体管T4的第二极电连接，补偿晶体管T5的第二极与第四节点N4电连接，也即与驱动晶体管T4的栅极电连接。其中，补偿晶体管T5被配置为，在第二扫描信号线Gate2所传输的第二扫描信号的控制下导通，将来自第三节点N3的电信号(例如为数据信号)传输至第四节点N4。

示例性的，如图3所示，第一发光控制晶体管T6的栅极与使能信号线EM电连接，第一发光控制晶体管T6的第一极与第一电源电压信号线VDD电连接，第一发光控制晶体管T6的第二极与第二节点N2电连接。其中，第一发光控制晶体管T6被配置为，在使能信号线EM所传输的使能信号的控制下导通，将在第一电源电压信号线VDD处接收的电压信号传输至第二节点N2。

示例性的，如图3所示，第二发光控制晶体管T7的栅极与使能信号线EM电连接，第二发光控制晶体管T7的第一极与第三节点N3电连接，第二发光控制晶体管T7的第二极与第一节点N1电连接。其中，第二发光控制晶体管T7被配置为，在使能信号线EM所传输的使能信号的控制下导通，将来自第三节点N3的电信号(例如电压信号)传输至第一节点N1。

示例性的，如图3所示，存储电容器Cst的第二极(或称第二极板)与第四节点N4电连接，存储电容器Cst的第一极(或称第一极板)与第一电源电压信号线VDD电连接。

示例性的，像素电路20的工作过程包括依次进行的复位阶段、数据写入及补偿阶段、发光阶段。

例如，在复位阶段，在复位信号的控制下，第一复位晶体管T1导通，将第一初始信号传输至第四节点N4，对第四节点N4进行复位。由于第四节点N4与存储电容器Cst的第一极、驱动晶体管T4的栅极及补偿晶体管T5的第二极电连接，因此，在对第四节点N4复位时，便可以同步对存储电容器Cst的第一极、驱动晶体管T4的栅极及补偿晶体管T5的第二极进行复位。其中，驱动晶体管T4可以在第一初始信号的控制下导通。

例如，在数据写入及补偿阶段，第二复位晶体管T2在第一扫描信号的控制下导通，开关晶体管T3在第二扫描信号的控制下导通，补偿晶体管T5在第二扫描信号的控制下导通。第二复位晶体管T2将第二始信号传输至第一节点N1，对第一节点N1进行复位。由于第一节点N1与发光器件30的阳极电连接，因此，在对第一节点N1进行复位时，便可以同步对发光器件30的阳极进行复位。开关晶体管T3将数据信号传输至第二节点N2，驱动晶体管T4将来自第二节点N2的数据信号传输至第三节点N3。补偿晶体管T5将来自第三节点N3的数据信号传输至第四节点N4，对驱动晶体管T4进行充电，直至完成对驱动晶体管T4的阈值电压的补偿。

例如，在发光阶段，第一发光控制晶体管T6和第二发光控制晶体管T7在使能信号的控制下同时导通。第一发光控制晶体管T6将电压信号传输至第二节点N2。驱动晶体管T4将来自第二节点N2的电压信号传输至第三节点N3。第二发光控制晶体管T7将来自第三节点N3的电压信号传输至第一节点N1。

发光器件30在来自第一节点N1的电压信号和来自公共电压线VSS的公共电压的作用下，发光。

在一些示例中，显示面板100包括：依次层叠设置在上述衬底10一侧的半导体层Poly、第二栅导电层GT2、第一栅导电层GT1、层间介质层ILD、源漏导电层以及第一平坦层PLN。

示例性的，上述源漏导电层可以为多层，例如为两层源漏导电层或三层源漏导电层。

例如，在多层源漏导电层包括两层源漏导电层的情况下，该两层源漏导电层可以包括：第一源漏导电层SD1以及第二源漏导电层SD2。其中，最靠近衬底10的源漏导电层为第一源漏导电层SD1。在第一源漏导电层SD1和第二源漏导电层SD2之间可以设置钝化层PVX。

例如，半导体层Poly和第二栅导电层GT2之间可以设置有第一栅绝缘层GI1，第一栅导电层GT1和第一栅导电层GT1之间可以设置有第二栅绝缘层GI2。

为方便看出其他膜层的图案结构，在本实用新型的图5a～图5d、图6a～图6d、图10～图15中，仅示意出了层间介质层ILD、第一栅绝缘层GI1、第二栅绝缘层GI2及钝化层PVX上的过孔。

示例性的，半导体层Poly的材料可以包括非晶硅、单晶硅、多晶硅或金属氧化物半导体材料。

示例性的，第一栅导电层GT1、第二栅导电层GT2、第一源漏导电层SD1和第二源漏导电层SD2的材料均为可导电材料。第一栅导电层GT1和第二栅导电层GT2的材料例如可以相同，第一源漏导电层SD1和第二源漏导电层SD2的材料例如可以相同。

例如，第一栅导电层GT1、第二栅导电层GT2、第一源漏导电层SD1或第二源漏导电层SD2的材料可以为金属材料，该金属材料例如为Al(铝)、Ag(银)、Cu(铜)、Cr(铬)等。

需要说明的是，半导体层Poly在衬底10上的正投影，与第二栅导电层GT2在衬底上的正投影具有交叠。其中，在半导体层Poly远离衬底的一侧形成第二栅导电层GT2后，可以以第二栅导电层GT2为掩膜，对半导体层Poly进行掺杂处理，使得半导体层Poly中被第二栅导电层GT2覆盖的部分，构成各晶体管的有源图案，使得半导体层Poly中未被第二栅导电层GT2覆盖的部分，构成导体，该导体可以构成各晶体管的第一极或第二极。第二栅导电层GT2与半导体层Poly交叠的部分，构成各晶体管的栅极图案(也即控制极)。

可以理解的是，上述多层源漏导电层(第一源漏导电层SD1及第二源漏导电层SD2)与半导体成Poly、第一栅导电层GT1、第二栅导电层GT2构成多个像素电路20。

示例性的，像素电路20所包括的各晶体管及存储电容器之间的相对位置关系如图4所示。沿第一方向X，第一发光控制晶体管T6和第二发光控制晶体管T7同行设置。沿第二方向Y，第一复位晶体管T1与补偿晶体管T5同列设置。沿第一方向X，驱动晶体管T4位于补偿晶体管T5和开关晶体管T3之间；沿第二方向Y，驱动晶体管T4还位于第一发光控制晶体管T6和第二发光控制晶体管T7之间。沿第一方向X，第二发光控制晶体管T7位于第二晶体管T2和第一发光控制晶体管T6之间；沿第二方向Y，第二复位晶体管T2还位于第二发光控制晶体管T7远离驱动晶体管T4的一侧。其中，存储电容器Cst的位置，与驱动晶体管T4的位置相同，且存储电容器Cst位于驱动晶体管T4远离衬底10的一侧。

在一种实现方式中，如图5a～图5e所示，显示面板中的多条第一扫描信号线Gate1、多条第二扫描信号线Gate2、多条复位信号线Reset以及多条使能信号线EM位于第一栅导电层GT1，多条第一初始信号线Vinit1、多条第二初始信号线Vinit2位于第二栅导电层GT2，多条第一电源电压信号线VDD中每条第一电源电压信号线VDD分为两部分，每条第一电源电压信号线VDD的一部分位于第一源漏导电层SD1，每条第一电源电压信号线VDD的另一部分位于第二源漏导电层SD2，上述多条数据线Data位于第二源漏导电层SD2。在显示面板的生产过程中，每一个工序都可能累积静电，尤其是在对显示面板进行的干刻和清洗工艺中。在第一源漏导电层SD1形成后，第一源漏导电层SD1中的多条第一电源电压信号线VDD与第二栅导电层GT2中的存储电容器Cst的第二极板电连接。多条第一电源电压信号线VDD沿第二方向Y延伸，一行像素电路的存储电容器Cst的第二极板之间相互电连接，且一行像素电路的存储电容器Cst的第二极板组成的整体沿第一方向X延伸，由此，多条第一电源电压信号线VDD与多行存储电容器Cst的第二极板之间形成网状结构，这样在第一源漏导电层SD1形成之前及第一源漏导电层SD1形成之后，显示面板表面所积累的静电可以通过上述网状结构存储或消散(或导出)，进而可以避免上述静电依次通过第一源漏导电层SD1、第一栅导电层GT1及第二栅导电层GT2传导至半导体层Poly，从而可以避免该静电对晶体管中的有源层击伤，进而可以提高显示面板的显示效果。

而在另一种实现方式中，显示装置还包括：光学元件。在光学元件对应的区域也可进行显示，同时为保证光学元件的光线采集，需要将该区域内的像素电路移出去，仅保留该区域内的发光器件，还需要设置横向的转接线为该区域内的发光器件提供驱动信号(图6a中转接区设置有横向转接线，该横向转接线位于第一源漏导电层SD1)。相比于上述一种实现方式，该横向的转接线一般设置在第一源漏导电层SD1，原设置于第一源漏导电层SD1的第一电源电压信号线VDD就需要设置在第二源漏导电层SD2，其他信号线的设置位置不变(如图6c及图6d所示)，由此，原多条第一电源电压信号线VDD与多行存储电容器Cst的第二极板之间形成网状结构便不复存在。此外，显示面板中，可以通过减小耦合电容进而提高充电速度，从而实现较高的刷新频率，因此，在显示装置为高频显示或高频率刷新的情况下，通常将数据线Data设置在第二源漏导电层SD2，且第一电源电压信号线VDD也设置在第二源漏导电层SD2，由此，在第一源漏导电层SD1通常为较小的图案转接线，各转接线近似为孤立岛状，在显示面板的整面产生静电的情况下，显示面板上的静电容易从主显示区A’向边缘传导并在边缘例如周边区B’进行积累(如图6e所示)。在显示面板的生产工艺中，容易产生静电的三道工艺包括：钝化层形成前第一源漏导电层SD1的光刻胶剥离(PVX strip)、钝化层形成前的清洗(PVX Dep CLN)以及钝化层的图案化(PLN1 Mask)，均位于第一源漏导电层SD1之后、第二源漏导电层SD2之前，上述三道工艺的静电烧伤的发生率为27％/20％/21％，且该静电烧伤的位置大多集中在第一复位晶体管T1、第一控制晶体管T6、第二复位晶体管T2以及移位寄存器的输出晶体管的有源层。上述静电容易从显示面板的边缘导入(图6f中箭头方向为静电导入的路径，从第二栅导电层Gate2中的第二初始信号线Vinit2通过第一栅导电层Gate1的过孔传输至第二复位晶体管中位于半导体层Poly的有源图案，以及从二栅导电层Gate2中的第一初始信号线Vinit1通过过孔传输至第一复位晶体管中位于半导体层Poly的有源图案，图6f中方框内为容易受到静电烧伤的位置)，影响范围一般为距离显示面板的边缘20列像素电路以内的范围，进而容易造成显示面板出现亮点、暗线、弱暗线、生长性黑点(Growing Dark Spot，简称GDS)。

基于此，本实用新型的一些实施例提供了一种显示面板100，如图7所示，显示面板100具有显示区A及周边区B。

例如，周边区B可以位于显示区A的周边。周边区B可以用于设置移位寄存器，为显示区A提供所需电信号等。

示例性的，显示区A包括主显示区A1和副显示区A2，主显示区A1围绕副显示区A2的至少一部分。

例如，如图7所示，沿第一方向X，副显示区A2可以位于主显示区A1的中部。或者，沿第一方向X，副显示区A2可以位于主显示区A1的一侧。

示例性的，上述显示面板100位于主显示区A1的部分和位于副显示区A2的部分均可以用来进行画面显示。

在一些示例中，如图8所示，显示装置1000还包括：位于显示面板100的非出光侧、且位于显示面板100的副显示区A2的光学元件200。

示例性的，显示面板100的出光侧为显示面板100显示画面的一侧，显示面板100的非出光侧指的是，与显示面板100出光侧相背的一侧。

在一些示例中，上述光学元件200位于副显示区A2。这样外界光线便可以穿过显示面板100位于副显示区A2的部分，入射至光学元件200，被光学元件200采集，进而使得光学元件200能够正常工作。

示例性的，上述光学元件200可以为摄像头、指纹识别传感器以及红外传感器等。

本实用新型以光学元件200为摄像头为例。

示例性的，在摄像头进行工作的过程中，外界光线可以穿过显示面板100位于副显示区A2的部分。这样摄像头便可以采集该光线，实现拍照的功能。例如，在摄像头工作(例如用户自拍)的情况下，上述副显示区A2可以呈现黑色画面，主显示区A1呈现用户自拍的画面，较为明确的显示出摄像头所在位置。或者，主显示区A1和副显示区A2整体呈现用户自拍的画面，未显示出摄像头所在位置。

示例性的，在摄像头未进行工作的情况下，显示面板100位于主显示区A1的部分能够进行显示，使得显示面板100及显示装置1000整体能够显示图像。

本实用新型通过对显示面板100的位于副显示区A2的部分的透光率进行设置，并将光学元件200设置在副显示区A2，既可以确保光学元件200能够正常工作，又能够提高显示面板100及显示装置1000的显示面积，提高屏占比。

在一些示例中，如图9a所示，多个发光器件30包括位于主显示区A1的多个第一发光器件31和位于副显示区A2的多个第二发光器件32。

示例性的，多个像素电路20位于除副显示区A2以外的区域内。

例如，多个像素电路20可以位于全部位于主显示区A1。

又如，多个像素电路20中的一部分像素电路可以位于主显示区A1，多个像素电路200中的一部分像素电路可以位于周边区B。

在一些实施例中，如图9a所示，多个像素电路20包括：分别与多个第一发光器件31电连接的多个第一像素电路21，及，分别与多个第二发光器件32电连接的多个第二像素电路22，多个第一像素电路21沿第一方向X排列为多列，多个第二像素电路22沿第一方向X排列为多列，沿第二方向Y排列为多行。

示例性的，上述多个第一像素电路位于主显示区A1，上述多个第二像素电路位于主显示区A1或周边区B。

在一些示例中，任意相邻两列第二像素电路22之间设置有至少一列第一像素电路21。

可以理解的是，由于发光器件30与像素电路20为一一对应，像素电路20的数量，与显示面板100的面积以及显示面板100的像素密度相关。以第二像素电路22位于主显示区A1为例，第一像素电路21的数量与第二像素电路22的数量的比例，与主显示区A1与副显示区A2的面积之比相关。例如，在主显示区A1的面积远大于副显示区A2的情况下，第一像素电路21的数量大于第二像素电路22的数量。第一像素电路21与第二像素电路22的排布方式有多种，可以根据实际情况进行选择，本实用新型对此不作限制。

例如，任意相邻两列第二像素电路22之间设置有一列第一像素电路21。

又如，任意相邻两列第二像素电路22之间设置有四列第一像素电路21。

在一些示例中，如图10所示，上述第一源漏导电层SD1包括至少一条第一防静电线SW1，第一防静电线SW1用于接收恒压信号。

例如，第一源漏导电层SD1可以包括一条第一防静电线SW1。

又如，第一源漏导电层SD1可以包括多条第一防静电线SW1。

示例性的，上述恒压信号指的是，该信号的电压值为恒定值，进而可以避免该第一防静电线SW1上的信号对其他信号的干扰。

例如，上述恒压信号可以为第一电源电压信号，也可以为第一初始信号，也可以为第二初始信号，由此，第一防静电线SW1可以与恒压信号线电连接(例如第一电源电压信号线VDD、第二初始信号线Vinit2等)。

本实用新型通过在第一源漏导电层SD1设置至少一条第一防静电线SW1，该第一防静电线SW1用于接收恒压信号，可以使得第一源漏导电层SD1的图案密度增大(此处图案密度指的是，第一源漏导电层SD1中的图案所占的面积比例)，进而在形成第一源漏导电层SD1之前的静电可以存储在该至少一条第一防静电线SW1或经该至少一条第一防静电线SW1消散，从而有利于显示面板的静电消散，提高显示面板及显示装置的抗静电能力，进而可以避免静电在第一源漏导电层传输至半导体层，从而可以避免像素电路中的晶体管出现静电烧伤现象，避免显示面板出现亮点、暗线、弱暗线、生长性黑点等现象，进一步提高显示面板及显示装置的显示均一性。

在一些实施例中，如图9a所示，多个像素电路20沿第一方向X排列为多列，沿第二方向Y排列为多行。

在一些示例中，第一方向X和第二方向Y相交。

例如，第一方向X和第二方向Y的夹角可以为80°、90°、100°或110°等。

为方便描述，本实用新型中以第一方向X和第二方向Y的夹角为90°为例进行说明。

示例性的，至少一条第一防静电线SW1沿第二方向Y延伸。

例如，如图10及图11所示，一条第一防静电线SW1沿第二方向Y延伸。

又如，多条第一防静电线SW1沿第二方向Y延伸。在第一防静电线SW1为多条的情况下，多条第一防静电线SW1可以沿第一方向X均匀排布。由此，可以对显示面板100的整个面板产生的静电进行存储或传导，从而有利于显示面板100上的静电消散，提高显示面板100及显示装置1000的抗静电能力，进而可以提高显示面板100及显示装置1000的显示均一性。

在一些实施例中，如图7所示，显示面板100还包括位于周边区B的绑定引脚40，绑定引脚40用于与集成电路300绑定，接收集成电路300所提供的恒压信号。

示例性的，显示面板100的形状可以为近似矩形。该近似矩形指的是，显示面板100的整体轮廓形状为矩形，且该矩形的四个定角为圆角。上述近似矩形的显示面板100具有第一侧边、第二侧边、第三侧边及第四侧边，其中第二侧边可以与第四侧边相对，第二侧边可以与副显示区A2相对应。上述绑定引脚40可以设置在显示面板100的第四侧边。

示例性的，为了实现显示面板100的全面屏显示或窄边框设计，通常会将显示面板的第四侧边进行弯折(图7示意的是，集成电路300还未弯折至显示面板100的背光侧的情况)，由此，上述集成电路300就会随着显示面板100的第四侧边弯折至显示面板100的背光侧。集成电路300可以为显示面板100的像素电路20提供驱动信号，使得像素电路20在该驱动信号的作用下驱动发光器件30发光，实现显示面板100的显示功能。上述驱动信号可以包括恒压信号等。

示例性的，上述绑定引脚40可以与第一防静电线SW1绑定连接，进而可以将集成电路300提供的恒压信号传输至第一防静电线SW1，从而可以使得第一防静电线SW1可以存储一定量的静电电荷，避免静电传输至半导体层Poly，避免对晶体管造成静电烧伤。此外，还可以使得第一防静电线SW1上的恒压信号不会干扰到第二源漏导电层SD2及第一栅导电层GT1上的信号线(例如数据线Data、第一扫描信号线Gate1等)中的电信号。

在一些实施例中，第一防静电线SW1的数量为多条。

可以理解的是，第一防静电线SW1的设置位置有多种，可以根据需要进行设置，本实用新型对此不作限制。

在一些实施例中，如图13a及图13b所示，多条第一防静电线SW1可以均位于主显示区A1。多条第一防静电线SW1均匀分布在显示面板100上。

采用上述设置方式，在显示面板100的制作工艺中进行UV(Ultra Violet，紫外光)灯照射以及干刻和清洗的过程，在显示面板100的整面产生的静电，会传导至其邻近的第一防静电线SW1，并存储在第一防静电线SW1中(如图13c所示)，进而可以提高显示面板100的防静电能力，提高显示面板100及显示装置1000的显示均一性。

在另一些实施例中，如图10所示，多条第一防静电线SW1中的至少一条第一防静电线SW1位于显示区A的一侧。

例如，多条第一防静电线SW1中的一条位于显示区A沿第一方向X的一侧的周边区B，也可以说，多条第一防静电线SW1中的一条位于显示面板100的第一侧边。

又如，多条第一防静电线SW1中的两条分别位于显示区A沿第一方向X的两侧的周边区B，也可以说，多条第一防静电线SW1中的两条位于显示面板100的第一侧边和第三侧边。

采用上述设置方式，增加了显示面板100中第一源漏导电层SD1的图案密度(形成第一防静电线SW1的图案)，在显示面板100生产工艺中，显示面板100的边缘积累的静电可以通过上述位于显示区A一侧的第一防静电线SW1进行存储或传导消散，进而可以提高显示面板100及显示装置1000的抗静电能力。

在一些示例中，如上文所述，靠近衬底10的源漏导电层为第一源漏导电层SD1。如图14所示，第一源漏导电层SD1还包括沿第一方向X延伸的多条第二防静电线SW2。

示例性的，多条第二防静电线SW2可以沿第二方向Y均匀分布。上述设置进一步增加了第一源漏导电层SD1的图案密度，可以对显示面板100整体的静电进行均匀消散，增大了显示面板100的抗静电能力，从而可以实现显示面板100的均一性显示。

示例性的，多条第二防静电线SW2位于主显示区A1，且每条第二防静电线SW2与位于显示区A一侧的第一防静电线SW1电连接。

例如，如图14所示，在一条第一防静电线SW1位于显示区A的一侧的情况下，多条第二防静电线SW2的一端与该第一防静电线SW1电连接。在第一防静电线SW1与绑定引脚连接的情况下，第二防静电线可以通过第一防静电线SW1接收恒压信号，进而可以使得静电存储至第一防静电线SD1及第二防静电线SW2中，从而可以提高显示面板100的抗静电能力，提高显示面板100及显示装置1000的显示均一性。

又如，在两条第一防静电线SW1分别位于显示区A的两侧的情况下，多条第二防静电线SW2的一端与一条第一防静电线SW1电连接，多条第二防静电线SW2的另一端与另一条第一防静电线SW1电连接。在两条第一防静电线SW1与绑定引脚40连接的情况下，第二防静电线SW2可以通过第一防静电线SW1接收恒压信号，进而可以使得静电存储至第一防静电线SD1及第二防静电线SW2中，从而可以提高显示面板100的抗静电能力，提高显示面板100及显示装置1000的显示均一性。

在又一些实施例中，如图15所示，多条第一防静电线SW1中的至少一条第一防静电线SW1位于主显示区A1，并与多条第二防静电线SW2电连接。

例如，多条第一防静电线SW1中的一条第一防静电线SW1位于主显示区A1，并与多条第二防静电线SW2电连接，此处，多条第一防静电线SW1中的其余第一防静电线SW1可以位于主显示区A1，也可以位于周边区B。

又如，多条第一防静电线SW1中的多条第一防静电线SW1位于主显示区A1，并与多条第二防静电线SW2电连接，此处，多条第一防静电线SW1中的其余第一防静电线SW1可以位于周边区B。

示例性的，多条第一防静电线SW1可以均匀分布在主显示区A1。

采用上述设置方式，可以增加第一源漏导电层SD1中的图案密度，进而可以增加显示面板的抗静电能力，提高显示面板的显示均一性。

示例性的，第二防静电线SW2的大致轮廓可以与第二初始信号线Vinit2的大致轮廓相同。

在一些实施例中，如图14所示，一条第二防静电线SW2与至少一行像素电路相对应，且第二防静电线SW2与其所对应的像素电路中的一行像素电路相交叠。

例如，一条第二防静电线SW2与一行像素电路20相对应，且第二防静电线SW2与其所对应的像素电路20中的一行像素电路20相交叠。

又如，一条第二防静电线SW2与多行像素电路20相对应，且第二防静电线SW2与该多行像素电路20中的一行像素电路20相交叠。

上述相交叠指的是，一条第二防静电线SW2在衬底上的正投影，与一行像素电路20在衬底上的正投影部分重叠。

采用上述设置方式，可以使得显示面板100上的多条第二防静电线SW2排列规整，便于制作，节省显示面板100的空间。

在一些实施例中，如图14及图15所示，第一防静电线SW1和第二防静电线SW2呈一体结构。

示例性的，“一体结构”指的是，相连接的两个图案同层设置，且该两个图案是连续的，未分隔开。也即，本实用新型中，第一防静电线SW1和第二防静电线SW2位于同一膜层(例如均位于第一源漏导电层SD1)，且第一防静电线SW1和第二防静电线SW2相互电连接，两者连续、未分隔开。由此，可以简化显示面板100的制作工艺。

在一些实施例中，显示面板100还包括位于衬底10和多层源漏导电层之间的第一栅导电层GT1。

在一些示例中，如图10及图11所示，第一栅导电层GT1包括：沿第一方向X延伸的多条初始信号线Vinit，及用于构成像素电路中存储电容器Cst的第一极板；第一极板用于接收第一电源电压信号。第一防静电线SW1与初始信号线或第一极板电连接。

示例性的，上述初始信号线可以为上文中的第一初始信号线Vinit1或第二初始信号线Vinit2。

例如，第一防静电线SW1可以与第一初始信号线Vinit1电连接，或者，第一防静电线SW1可以与第二初始信号线Vinit2电连接。

为方便描述，以下以第一防静电线SW1与第一初始信号线Vinit1电连接为例进行说明。

关于第一栅导电层GT1、第一初始信号线Vinit1、第二初始信号线Vinit2以及存储电容器Cst的第一极板的结构，可以参考上文中的描述，此处不再赘述。

示例性的，如图11所示，第一防静电线SW1可以通过层间介质层ILD上的过孔实现与第一初始信号线Vinit1电连接(为方便示意，图10及图11中仅示意出层间介质层ILD过孔所在位置。图11中第一防静电线SW1取消层间介质层ILD上与第一极板对应位置处的过孔设计，第一防静电线SW1不与第一栅导电层GT1上的第一极板连接)。由此，沿第二方向Y延伸的第一防静电线SW1与沿第一方向X延伸的第一初始信号线Vinit1可以形成网状结构，进而显示面板100中的静电可以在该网状结构上得到存储或消散，进而可以提高显示面板100的抗静电能力，提高显示面板100及显示装置1000的显示均一性。

示例性的，如图10所示，第一防静电线SW1可以通过转接图案及层间介质层ILD上的过孔实现与第一极板电连接。由于第一极板接收第一电源电压信号，第一防静电线SW1可以通过第一极板接收第一电源电压信号。此外，也可以设置第一防静电线SW1直接与第二源漏导电层SD2的第一电源电压信号线VDD电连接(可以通过第一源漏导电层SD1和第二源漏导电层SD2之间的钝化层PVX上设置的过孔，实现第一防静电线SW1与第一电源电压信号线VDD的电连接)，第一防静电线SW1相当于复用为第一电源电压信号线，也就是说，一列像素电路20中包含两条相同的第一电源电压信号线。一行像素电路中相邻两个存储电容器Cst的第一极板相互电连接，也就是说一行第一极板相互连接沿第一方向X延伸，该一行第一极板中的一个第一极板与一条第一防静电线电连接，使得该一行第一极板与沿第二方向Y延伸的第一防静电线SW1形成网状结构，进而显示面板100中的静电可以在该网状结构上得到存储或消散，进而可以提高显示面板100的抗静电能力，提高显示面板100及显示装置1000的显示均一性。

在另一些示例中，第一栅导电层GT1还包括：沿第一方向X延伸的多条第二初始信号线Vinit2。第一防静电线SW1与第二初始信号线Vinit2电连接。

示例性的，第一防静电线SW1可以通过转接图案及层间介质层ILD上的过孔实现与第二初始信号线Vinit2电连接。由此，沿第二方向Y延伸的第一防静电线SW1与沿第一方向X延伸的第二初始信号线Vinit2可以形成网状结构，进而显示面板100中的静电可以在该网状结构上得到存储或消散，进而可以提高显示面板100的抗静电能力，提高显示面板100及显示装置1000的显示均一性。

在一些实施例中，如图11和图12所示，在第一防静电线SW1的数量为多条，第一防静电线SW1和第一极板电连接的情况下，多条第一防静电线SW1中的至少一条第一防静电线SW1位于显示区A的一侧、且和与其电连接的第一极板错开设置；和/或，多条第一防静电线SW1中的至少一条第一防静电线SW1位于主显示区A1、且和与其电连接的第一极板相交叠。

在一些示例中，如图12所示，在第一防静电线SW1和第一极板电连接的情况下，多条第一防静电线SW1中的至少一条第一防静电线SW1位于显示区A的一侧、且和与其电连接的第一极板错开设置。

例如，在第一防静电线SW1和第一极板电连接的情况下，一条第一防静电线SW1位于显示区A的一侧，且该一条第一防静电线SW1在衬底上的正投影，与上述第一极板在衬底上的正投影无交叠。此处，该一条第一防静电线SW1可以位于显示面板第一侧边内或第三侧边内的周边区B。

又如，在第一防静电线SW1和第一极板电连接的情况下，两条第一防静电线SW1分别位于显示区A的两侧，且每条第一防静电线SW1在衬底上的正投影，与相应的第一极板在衬底上的正投影无交叠。此处，该两条第一防静电线SW1可以分别位于显示面板第一侧边内的周边区B和第三侧边内的周边区B。

在另一些示例中，如图11及图12所示，在第一防静电线SW1的数量为多条，在第一防静电线SW1和第一极板电连接的情况下，多条第一防静电线SW1中的至少一条第一防静电线SW1位于主显示区A1、且和与其电连接的第一极板相交叠。

例如，在第一防静电线SW1和第一极板电连接的情况下，一条第一防静电线SW1位于主显示区A1，且该一条第一防静电线SW1在衬底上的正投影，与相应的第一极板在衬底上的正投影相交叠。

又如，在第一防静电线SW1和第一极板电连接的情况下，多条第一防静电线SW1位于主显示区A1，且每条第一防静电线SW1在衬底上的正投影，与相应的第一极板在衬底上的正投影相交叠。

采用上述设置方式，可以减小第一防静电线SW1与上述第一极板之间的间距，减少或者避免第一防静电线SW1与上述第一极板之间电连接的转接图案设计，从而可以节约第一源漏导电层SD1上的空间，有利于优化第一源漏导电层SD1的空间布局设计。

在又一些示例中，如图12所示，在第一防静电线SW1和第一极板电连接的情况下，至少一条第一防静电线SW1位于显示区A的一侧、且和与其电连接的第一极板错开设置。并且，至少一条第一防静电线SW1位于主显示区A1、且和与其电连接的第一极板相交叠。

例如，在第一防静电线SW1和第一极板电连接的情况下，两条第一防静电线SW1分别位于显示区A的两侧，且每条第一防静电线SW1在衬底10上的正投影，与相应的第一极板在衬底10上的正投影无交叠。并且，多条第一防静电线SW1位于主显示区A1，且该一条第一防静电线SW1在衬底10上的正投影，与相应的第一极板在衬底10上的正投影相交叠。

采用上述设置方式，可以增加第一源漏导电层SD1上的网状结构的密度，进而可以提高显示面板100的抗静电能力，提高显示面板100及显示装置1000的显示均一性。

在一些实施例中，第二源漏导电层SD2包括沿第二方向Y延伸的第一电源电压信号线VDD。

在一些示例中，在第一防静电线SW1和第一极板电连接的情况下，多条第一防静电线SW1中的至少一条第一防静电线SW1位于显示区A、且和相邻的第一电源电压信号线VDD电连接。

例如，上述第一防静电线SW1可以通过第一平坦层PLN上的过孔实现与第一电源电压信号线VDD的电连接。

示例性的，上述“相邻的第一电源电压信号线VDD”指的是，与第一防静电线SW1在第一方向X上的距离最近的一条第一电源电压信号线VDD。也可以说，该第一极板所属的像素电路，与该第一电源电压信号线VDD为其提供信号的像素电路，为同一列像素电路。

例如，在第一防静电线SW1和第一极板电连接的情况下，一条第一防静电线SW1位于显示区A、且和相邻的第一电源电压信号线VDD电连接。

又如，在第一防静电线SW1和第一极板电连接的情况下，多条第一防静电线SW1位于显示区A、且分别和其相邻的第一电源电压信号线VDD电连接。

在上述设置方式中，第一防静电线SW1相当于复用为第一电源电压信号线，也就是说，一列像素电路20中包含两条相同的第一电源电压信号线。这样一来，由位于显示面板100的第四侧边的集成电路300提供的第一电源电压信号，可以经第一防静电线SW1及第一电源电压信号线VDD从显示面板100的第四侧边向显示面板100的第二侧边传输，从而可以降低第一电源电压信号的电压值在传输过程中的损耗，提高显示面板100的显示效果，避免显示面板100的上下区域(或者显示面板100的第四侧边内和第二侧边内的区域内)出现显示不均的问题。

在一些实施例中，如图11及图12所示，在至少一条第一防静电线SW1位于显示区A的情况下，该一条第一防静电线SW1与至少一列像素电路20相对应，且第一防静电线SW1与其所对应的像素电路20中的一列像素电路20相交叠。

例如，一条第一防静电线SW1与一列像素电路20相对应，且第一防静电线SW1与其所对应的像素电路20中的一列像素电路20相交叠。

又如，一条第一防静电线SW1与多列像素电路20相对应，且第一防静电线SW1与其所对应的像素电路20中的一列像素电路20相交叠。

上述相交叠指的是，一条第一防静电线SW1在衬底10上的正投影，位于一列像素电路20在衬底10上的正投影部分交叠。

采用上述设置方式，可以使得显示面板100上的第一防静电线SW1排列均匀且排列规整，便于制作，同时节省空间。

在一些实施例中，多个像素电路20还包括多个虚拟像素电路23，多个虚拟像素电路23沿第一方向X排列为多列，沿第二方向Y排列为多行。

例如，虚拟像素电路可以不与信号线(例如上文中提到的第一扫描信号线Gate1、第二扫描信号线Gate2、数据信号线Data、使能信号线EM等)连接，虚拟像素电路不与发光器件连接。

示例性的，多个虚拟像素电路23呈阵列状排布。

示例性的，如图10所示，多个虚拟像素电路23可以位于主显示区A1。

例如，虚拟像素电路23可以与相应的第二像素电路22设置在同一列，由此，可以简化显示面板100的制作。

又如，多个虚拟像素电路23也可以单独成为一列，也就是说，一列像素电路20中的所有像素电路20均为虚拟像素电路23。

在一些示例中，如图10所示，在第一防静电线SW1的数量为多条的情况下，位于主显示区A1的至少部分第一防静电线SW1中，每条第一防静电线SW1与一列虚拟像素电路23相交叠。

示例性的，如图13b所示，上述每条第一防静电线SW1与一列虚拟像素电路23相交叠的情况下，每条第一防静电线SW1的长度可以等于或小于，该一列虚拟像素电路23在第二方向Y上的尺寸。

上述一列虚拟像素电路23指的是，该列像素电路20中的所有像素电路均为虚拟像素电路23，或者，上述一列虚拟像素电路23指的是，在该列像素电路20中包括第二像素电路22的情况下，该列像素电路中多个虚拟像素电路23组成的一列较短的虚拟像素电路23。

例如，在显示面板100包括四列虚拟像素电路23的情况下，可以设置三条第一防静电线SW1与上述三列虚拟像素电路23对应设置。

又如，在显示面板100包括四列虚拟像素电路23的情况下，可以设置三条第一防静电线SW1与上述四列虚拟像素电路23对应设置，也就是说，每条第一防静电线SW1均与一列虚拟像素电路23对应设置。

采用上述设置方式，可以避免第一防静电线SW1与其他信号线(例如上文提到的数据线Data等)发生干扰，避免影响第一像素电路21及第二像素电路22传输信号的准确性，进而可以提高第一像素电路21及第二像素电路22传输信号的准确性，提高显示面板100的显示效果。

当然，如图13b所示，位于主显示区A1的多条第一防静电线SW1中的一条第一防静电线SW1，也可以与至少一列第一像素电路21相交叠。

例如，位于主显示区A1的多条第一防静电线SW1中的一条第一防静电线SW1，与一列第一像素电路21相交叠。

又如，位于主显示区A1的多条第一防静电线SW1中的一条第一防静电线SW1，与一列第一像素电路21相交叠。

采用上述设置方式，可以增大第一源漏导电层SD1的图案密度，增大第一源漏导电层SD1静电存储的能力，从而增大显示面板100的抗静电能力，提高显示面板100及显示装置1000的显示均一性。

在一些示例中，像素电路20中的上述多列第二像素电路22所占据的区域为转接区ZJ。

例如，如图7所示，上述转接区ZJ可以位于副显示区A2的周围，由此，可以缩短第二像素电路22与相应的第二发光器件32之间的间距，进而可以降低第二像素电路22传输至第二发光器件32的信号电压值的损耗，进而可以使得第二发光器件32接收的信号更为精准，进而可以提高副显示区A2的显示效果。

在一些示例中，如图13a及图13b所示，位于主显示区A1的第一防静电线SW1，均位于除转接区ZJ以外的区域内。图13b为示意清楚，仅表示出了像素电路20所在区域，未画出其相应的膜层图案(即半导体层Poly、第二栅导电层GT2等)。

例如，上述第一防静电线SW1位于不含第二像素电路22的区域内。由于第二像素电路22与相应的第二发光器件32在沿第一方向X上具有一定的距离，第二像素电路22与相应的第二发光器件32之间需要有沿第一方向X的转接线(如下文中提到的第一转接线、第二转接线)，为了防止上述转接线与第一防静电线SW1之间发生交叉或短接，将上述位于主显示区A1的第一防静电线SW1设置在除转接区以外的区域内。在第一防静电线SW1连接第一电源电压信号线VDD的情况下，在转接区ZJ，像素电路20中包含一条第一电源电压信号线VDD，在主显示区A1中除转接区ZJ外的区域内，像素电路20中的第一电源电压信号线有两条，分别为位于第二源漏导电层SD2的第一电源电压线VDD，以及位于第一源漏导电层SD1的第一防静电线SW1，由此，可以使得第一防静电线SW1与第一极板形成整面(除转接区ZJ和副显示区A2外)的网状结构，从而增加了第一源漏导电层SD1的图案密度，增加了第一源漏导电层SD1静电存储的能力，从而增大显示面板100的抗静电能力。

在一些实施例中，如图9a所示，显示面板100包括：沿第一方向X依次排列的多个发光器件列33。发光器件列33包括沿第二方向Y依次设置的、位于主显示区A1的多个第一发光器件31和位于副显示区A2的多个第二发光器件32。

例如，同一列发光器件30中，可以仅包括第一发光器件31，也可以仅包括第二发光器件32，也可以同时包括第一发光器件31和第二发光器件32。

示例性的，本实用新型中将同时包括第一发光器件31和第二发光器件32的同一列发光器件30，称为发光器件列33。

在一些示例中，显示面板100还包括：沿第二方向Y延伸的多条数据线Data。

示例性的，多条数据线Data中的每条数据线Data的整体延伸方向可以沿第二方向Y，每条数据线Data的整体形状可以为或大致为直线形状，也可以为或大致为曲线形状，本实用新型对此不做限制。

在一些示例中，与发光器件列33中多个第一发光器件31电连接的多个第一像素电路21，及与发光器件列33中多个第二发光器件32电连接的多个第二像素电路22，与同一条数据线Data电连接，

通过上述设置方式，可以使得与发光器件列33中多个第一发光器件31电连接的多个第一像素电路21，及与发光器件列33中多个第二发光器件32电连接的多个第二像素电路22，同时接收来自同一条数据线Data的数据信号。这样在对显示面板100中的多个像素电路20进行驱动以使得显示面板100进行显示的过程中，可以采用列驱动的方式分别为与同一列发光器件30电连接的像素电路20提供数据信号，有利于简化显示面板100的驱动方式，保证显示面板100的显示均一性。

示例性的，数据线Data中与多个第二像素电路22电连接的部分，位于转接区ZJ。

可以理解的是，数据线Data的透光率较小，对光线的阻挡作用较强。

本实用新型采用上述设置方式，可以避免在副显示区A2设置数据线Data，进而可以避免数据线Data中与第二像素电路22电连接的部分对外界光线的阻挡。这样有利于使得位于副显示区A2的光学元件200可以采集较多的光线，确保光学元件200能够正常的工作。

在一些实施例中，如图9a及图9b所示，与发光器件列33中多个第二发光器件32电连接的多个第二像素电路22，沿所述第二方向Y依次排列，且位于副显示区A2沿第一方向X的一侧。

示例性的，与发光器件列33中多个第二发光器件32电连接的多个第二像素电路22可以独立地排列为一列。也即，显示面板100所包括的多个像素电路20中，一列像素电路20仅包括多个第一像素电路21或仅包括多个第二像素电路22。

在一些示例中，与发光器件列33电连接的数据线Data包括：沿第二方向Y延伸、且分别位于副显示区A2沿第二方向Y的相对两侧的第一子数据线DL1和第二子数据线DL2，沿第二方向Y延伸、且位于副显示区A2沿第一方向X的一侧的第三子数据线DL3，沿第一方向X延伸、且连接第一子数据线和第三子数据线的第一转接线ZL1，及沿第一方向X延伸、且连接第二子数据线和第三子数据线的第二转接线ZL2。第一子数据线DL1和第二子数据线DL2与多个第一像素电路21电连接，第三子数据线DL3与多个第二像素电路22电连接。

示例性的，第三子数据线DL3及与其电连接的多个第二像素电路22位于副显示区A2的同一侧。

采用上述设置方式，既可以使得与发光器件列33电连接的数据线Data排列规整，也可以保证各发光器件列33中的第一发光器件31和第二发光器件32可以接收同一条数据线Data提供的数据信号，从而可以确保位于副显示区A2的显示画面与位于主显示区A1的显示画面无差异，保证显示面板100的显示均一性。

在一些实施例中，第一子数据线DL1、第二子数据线DL2、第三子数据线DL3均位于第二源漏导电层SD2。第一转接线ZL1及第二转接线ZL2位于第一源漏导电层SD1。

示例性的，在第二源漏导电层SD2和第一源漏导电层SD1的材料相同的情况下，可以使得第一子数据线DL1、第二子数据线DL2、第三子数据线DL3的材料，与第一转接线ZL1及第二转接线ZL2的材料相同，这样可以大大减小与发光器件列33电连接的数据线Data的电阻，减小该数据线Data对其所传输的数据信号的损耗。

例如，上述第一子数据线DL1、第二子数据线DL2、第一转接线ZL1及第二转接线ZL2的材料可以为ITO(Indium Tin Oxide，氧化铟锡)。ITO材料为透明材料，进而可以避免对入射至副显示区A2的光线发生遮挡，进而可以提高光学元件200的采光量。

通过将第一子数据线DL1、第二子数据线DL2、第三子数据线DL3，与第一转接线ZL1及第二转接线ZL2设置在不同层，有利于增大布线空间，降低数据线Data的走线难度。

可以理解的是，图9a及图9b示意出了一种显示面板100转接区ZJ的数据线Data中第一子数据线DL1、第二子数据线DL2、第三子数据线DL3的排布方式，当然，还有可以有其他排布方式，可以根据实际情况进行选择，本实用新型对此不作限制。

例如，图9c简单地示意出了另一种显示面板100转接区ZJ的数据线Data中第一子数据线DL1、第二子数据线DL2、第三子数据线DL3的排布方式。该方式中，每条数据线Data的第三子数据线DL3与该条数据线Data的第一子数据线DL1(或第二子数据线DL2)在第一方向X上的间距相同。这样一来，转接区ZJ的每条数据线Data的长度大致相同，数据信号经过大致相同长度的传输路径到达副显示区A2中的第二发光器件32，从而使得数据信号的损耗大致相同，进而可以使得多个第二发光器件32的显示效果均匀，提高显示面板100的显示质量。

需要说明的是，在本实用新型中，像素电路20的布局方式有多种，本实用新型对此不做限制。

在一些示例中，如图9a所示，主显示区A1的一部分压缩设置。

示例性的，主显示区A1包括常规区域和压缩区域。上述转接区ZJ位于该压缩区域。第二像素电路22位于压缩区域，上述多个第一像素电路21中的一部分第一像素电路位于常规区域，另一部分第一像素电路21位于压缩区域，且在压缩区域，沿第一方向X，相邻两个第二像素电路22之间设置有至少一个第一像素电路21。其中，位于压缩区域的第一像素电路21或第二像素电路22所在的列区域的宽度，小于位于常规区域的第一像素电路21所在的列区域的宽度(图9a中未示意出该列区域宽度的差异)。

示例性的，第一像素电路21所在的列区域的宽度，指的是，第一像素电路21所在的像素电路列，所占据的区域在第一方向X上的尺寸。第二像素电路22所在的列区域的宽度，指的是，第二像素电路22所在的像素电路列，所占据的区域在第一方向X上的尺寸。

位于压缩区域的第一像素电路21或第二像素电路22所在的列区域的宽度，小于位于常规区域的第二像素电路22所在的列区域的宽度，也就意味着，位于压缩区域的第一像素电路21或第二像素电路22所在的列区域的宽度被压缩，而位于常规区域的第二像素电路22所在的列区域的宽度未被压缩。

通过将位于压缩区域的第一像素电路21或第二像素电路22所在的列区域的宽度压缩，可以在压缩区域中挪出空间，用于放置第二像素电路22。

在另一些示例中，如图13b所示，主显示区A1整体压缩设置。也即，在第一方向X上，第一像素电路21或第二像素电路22所在的列区域的宽度，均进行了压缩。

可以理解的是，在主显示区A1整体压缩设置的情况下，多个像素电路20还包括虚拟像素电路23，且虚拟像素电路23与转接区ZL的第二像素电路22位于同一列。

这样有利于进一步增大第二像素电路22的可放置空间，便于在主显示区A1放置更多的第二像素电路，从而可以设计较大面积的副显示区A2。

可以理解的，本实用新型的显示面板100中设置有第二源漏导电层SD2，第二源漏导电层SD均设置有数据线Data及第一电源电压信号线VDD，具体可参照图13b。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (19)

1.一种显示面板，其特征在于，所述显示面板具有显示区及周边区，所述显示区包括主显示区和副显示区，所述主显示区围绕所述副显示区的至少一部分；所述显示面板包括：

衬底；

设置在所述衬底上的多个像素电路；及，

设置在所述多个像素电路上、且分别与所述多个像素电路电连接的多个发光器件，所述多个发光器件包括位于所述主显示区的多个第一发光器件和位于所述副显示区的多个第二发光器件；所述多个像素电路位于所述主显示区；

其中，所述显示面板包括在所述衬底上的、用于构成所述多个像素电路的源漏导电层，所述源漏导电层包括至少一条第一防静电线，所述第一防静电线用于接收恒压信号。

2.根据权利要求1所述的显示面板，其特征在于，所述多个像素电路沿第一方向排列为多列，沿第二方向排列为多行，所述第一方向和所述第二方向相交；

所述至少一条第一防静电线沿所述第二方向延伸。

3.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括位于所述周边区的绑定引脚，所述绑定引脚用于与集成电路绑定，接收所述集成电路所提供的恒压信号；

其中，所述第一防静电线与所述绑定引脚连接。

4.根据权利要求3所述的显示面板，其特征在于，所述第一防静电线的数量为多条，多条所述第一防静电线中的至少一条第一防静电线位于所述显示区的一侧。

5.根据权利要求4所述的显示面板，其特征在于，最靠近所述衬底的源漏导电层为第一源漏导电层；

所述第一源漏导电层还包括沿所述第一方向延伸的多条第二防静电线；

所述多条第二防静电线位于所述主显示区，且每条所述第二防静电线与位于所述显示区一侧的所述第一防静电线电连接。

6.根据权利要求5所述的显示面板，其特征在于，多条所述第一防静电线中的至少一条第一防静电线位于所述主显示区，并与所述多条第二防静电线电连接。

7.根据权利要求6所述的显示面板，其特征在于，一条所述第二防静电线与至少一行所述像素电路相对应，且所述第二防静电线与其所对应的像素电路中的一行像素电路相交叠。

8.根据权利要求6所述的显示面板，其特征在于，所述第一防静电线和所述第二防静电线呈一体结构。

9.根据权利要求2所述的显示面板，其特征在于，所述显示面板还包括位于所述衬底和所述源漏导电层之间的第一栅导电层；

所述第一栅导电层包括：沿所述第一方向延伸的多条初始信号线，及，用于构成所述像素电路中存储电容器的第一极板；所述第一极板用于接收第一电源电压信号；

所述第一防静电线与所述初始信号线或所述第一极板电连接。

10.根据权利要求9所述的显示面板，其特征在于，所述第一防静电线的数量为多条；在所述第一防静电线和所述第一极板电连接的情况下，

多条所述第一防静电线中的至少一条第一防静电线位于所述显示区的一侧、且和与其电连接的第一极板错开设置；和/或，

多条所述第一防静电线中的至少一条第一防静电线位于所述主显示区、且和与其电连接的第一极板相交叠。

11.根据权利要求9所述的显示面板，其特征在于，多层源漏导电层中，与最靠近所述衬底的源漏导电层相邻的一层源漏导电层为第二源漏导电层；

所述第二源漏导电层包括沿所述第二方向延伸的第一电源电压信号线；

在所述第一防静电线和所述第一极板电连接的情况下，

多条所述第一防静电线中的至少一条所述第一防静电线位于所述主显示区、且和相邻的第一电源电压信号线电连接。

12.根据权利要求9所述的显示面板，其特征在于，一条所述第一防静电线与至少一列所述像素电路相对应，且所述第一防静电线与其所对应的像素电路中的一列像素电路相交叠。

13.根据权利要求6～12中任一项所述的显示面板，其特征在于，所述多个像素电路还包括多个虚拟像素电路，所述多个虚拟像素电路沿所述第一方向排列为多列，沿所述第二方向排列为多行；

位于所述主显示区的至少部分第一防静电线中，每条第一防静电线与一列虚拟像素电路相交叠。

14.根据权利要求6～12中任一项所述的显示面板，其特征在于，所述多个像素电路包括：分别与所述多个第一发光器件电连接、且位于所述主显示区的多个第一像素电路，及，分别与所述多个第二发光器件电连接、且位于所述主显示区的多个第二像素电路；所述多个第一像素电路沿所述第一方向排列为多列，所述多个第二像素电路沿所述第一方向排列为多列；

任意相邻两列第二像素电路之间设置有至少一列第一像素电路；

多列第二像素电路所占据的区域为转接区；

位于所述主显示区的第一防静电线，均位于除所述转接区以外的区域内。

15.根据权利要求14所述的显示面板，其特征在于，

所述显示面板包括：沿所述第一方向依次排列的多个发光器件列；发光器件列包括沿所述第二方向依次设置的、位于所述主显示区的多个第一发光器件和位于所述副显示区的多个第二发光器件；

所述显示面板还包括：沿所述第二方向延伸的多条数据线；

与所述发光器件列中多个第一发光器件电连接的多个第一像素电路，及与所述发光器件列中多个第二发光器件电连接的多个第二像素电路，与同一条数据线电连接，其中，所述数据线中与所述多个第二像素电路电连接的部分，位于所述转接区。

16.根据权利要求15所述的显示面板，其特征在于，与所述发光器件列中多个第二发光器件电连接的多个第二像素电路，沿所述第二方向依次排列，且位于所述副显示区沿所述第一方向的一侧；

所述数据线包括：沿所述第二方向延伸、且分别位于所述副显示区沿所述第二方向的相对两侧的第一子数据线和第二子数据线，沿所述第二方向延伸、且位于所述副显示区沿所述第一方向的一侧的第三子数据线，沿所述第一方向延伸、且连接所述第一子数据线和所述第三子数据线的第一转接线，及沿所述第一方向延伸、且连接所述第二子数据线和所述第三子数据线的第二转接线；

所述第一子数据线和所述第二子数据线与所述多个第一像素电路电连接，所述第三子数据线与所述多个第二像素电路电连接。

17.根据权利要求16所述的显示面板，其特征在于，所述第一子数据线、所述第二子数据线、所述第三子数据线均位于第二源漏导电层；所述第一转接线及所述第二转接线位于所述第一源漏导电层。

18.根据权利要求1所述的显示面板，其特征在于，所述多个像素电路还位于所述周边区。

19.一种显示装置，其特征在于，所述显示装置包括：如权利要求1～18中任一项所述的显示面板；

以及，位于所述显示面板的非出光侧、且位于所述显示面板的副显示区的光学元件。

Images