CN218887191U - 半导体封装装置 - Google Patents

Abstract

本申请提供了一种半导体封装装置，该半导体封装装置的一个实施方式包括：第一芯片、第二芯片和桥接芯片，所述桥接芯片的主动面朝向所述第一芯片和所述第二芯片的非主动面设置，且所述桥接芯片通过导孔与所述第一芯片和所述第二芯片的主动面电性连接；封装模封层，包覆所述桥接芯片的主动面；基板，具有第一表面和相对的第二表面，所述第一表面电连接所述第一芯片和所述第二芯片的主动面；电连接件，设置于所述基板的所述第二表面，且电连接所述基板的所述第一表面。由于第一芯片和第二芯片与封装模封层的交界面的延伸方向与桥接芯片主动面的线路层之间不交叉，也就不存在线路断路的风险。另外，由于没有导电柱，也不会有倒柱的风险。

Description

半导体封装装置

技术领域

本申请涉及半导体技术领域，具体涉及一种半导体封装装置。

背景技术

现有技术中在扇出型基板上芯片(FoCoS，Fan out-Chip on Substrate)结构中，会将两颗芯片(Chip)尽可能接近，并且会在两颗芯片之间设置桥接芯片(Bridge Chip)，同时两颗芯片的主动面均朝向桥接芯片。但是，目前已知的FoCoS结构中，当应力对封装装置的破坏从封装装置的表面延伸至装置内时，应力容易沿着芯片与封装材料(MoldingCompound)或者底胶(Underfill)接触的界面发生破裂/断裂(Crack)，甚至上述断裂可能延伸至结构中的线路(例如，重布线层线路)，导致上述线路断路。另外，已知的FoCoS结构中，芯片与基板之间是通过导电柱(Pillar)连接，而当导电柱的高度大于桥接芯片的高度时，还会有倒柱的风险。

具体请参考图1A和图1B，图1A是现有技术中利用第五芯片13作为桥梁连接第三芯片11和第四芯片12的一个实施例1a的纵向截面示意图，图1B是图1A中矩形虚线框部分的放大示意图。从图1A和图1B可看出，在FoCoS结构1a中，第五芯片13作为桥梁连接第三芯片11和第四芯片12。第三芯片11和第四芯片12的主动面均朝向第五芯片13。包覆第四芯片12外的第四芯片模封层121与模封层14接触的界面处发生破裂，产生了裂缝16。而且，上述裂缝16还延伸至结构1a中的第五芯片线路层131，导致第五芯片线路层131线路断路。

实用新型内容

本申请第一方面提出了一种半导体封装装置，其特征在于，包括：

第一芯片、第二芯片和桥接芯片，所述桥接芯片的主动面朝向所述第一芯片和所述第二芯片的非主动面设置，且所述桥接芯片通过导孔与所述第一芯片和所述第二芯片的主动面电性连接；

封装模封层，包覆所述桥接芯片的主动面；

基板，具有第一表面和相对的第二表面，所述第一表面电连接所述第一芯片和所述第二芯片的主动面；

电连接件，设置于所述基板的所述第二表面，且电连接所述基板的所述第一表面。

在一些可选的实施方式中，其特征在于，所述桥接芯片主动面朝向所述第一芯片的晶片背面。

在一些可选的实施方式中，其特征在于，所述桥接芯片通过硅通孔电性连接所述第一芯片的主动面。

在一些可选的实施方式中，其特征在于，所述桥接芯片、所述第一芯片和所述第二芯片的晶片背面均朝向同一方向。

在一些可选的实施方式中，其特征在于，所述桥接芯片主动面设置的线路层与所述第二芯片的主动面的水平投影不重叠。

在一些可选的实施方式中，其特征在于，所述桥接芯片通过模封通孔电性连接所述第二芯片的主动面。

在一些可选的实施方式中，其特征在于，所述第二芯片包括第二晶片和包覆所述第二晶片的第二晶片模封层，所述封装模封层与所述第二晶片模封层接触的表面为弧面。

在一些可选的实施方式中，其特征在于，所述桥接芯片的主动面设置的线路层与所述第一芯片的主动面的水平投影不重叠。

在一些可选的实施方式中，其特征在于，所述桥接芯片、所述第一芯片和所述第二芯片的线路层表面均朝向同一方向。

在一些可选的实施方式中，其特征在于，所述桥接芯片的线路层表面在从所述桥接芯片非主动面向所述基板方向上介于所述第一芯片的晶片背面和所述第二芯片的晶片背面之间。

在一些可选的实施方式中，其特征在于，所述桥接芯片的线路层与所述第二芯片的线路层的水平投影重叠，且与所述第二芯片的主动面的水平投影不重叠。

如前文所述，为了减少现有扇出型基板上芯片(FoCoS，Fan out-Chip onSubstrate)结构中出现断裂、线路断路、倒柱等缺陷的风险，本实用新型提出了一种半导体封装装置，通过桥接芯片连接第一芯片和第二芯片，但桥接芯片的主动面不再朝向第一芯片和第二芯片的主动面，而是朝向第一芯片和第二芯片的非主动面设置，且桥接芯片通过导孔与第一芯片和第二芯片的主动面电性连接。这里，由于第一芯片和第二芯片与封装模封层的交界面的延伸方向与桥接芯片主动面的线路层之间不会交叉，因而也就不会存在线路断路的风险。另外，由于没有导电柱，也不会有倒柱的风险，进而提高产品良率。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1A是现有技术中利用第五芯片作为桥梁连接第三芯片和第四芯片的一个实施例1a的纵向截面示意图；

图1B是图1A中矩形虚线框部分的放大示意图；

图2A是根据本申请的半导体封装装置的一个实施例2a的纵向截面结构示意图；

图2B是图2A中椭圆形虚线框部分的放大示意图；

图2C是与图2A对应的尺寸标记示意图；

图2D、2E、2F、2G、2H和2I分别根据本申请的半导体封装装置的不同实施例2d、2e、2f、2g、2h和2i的纵向截面结构示意图；

图3A-图3E是根据本申请的第一芯片21在各个制造阶段的纵向截面结构示意图；

图4A-图4H是根据本申请的第二芯片22在各个制造阶段的纵向截面结构示意图；

图5A-图5F是根据本申请的半导体封装装置2a在各个制造阶段的纵向截面结构示意图。

附图标记/符号说明：

11-第三芯片，12-第四芯片，121-第四芯片模封层，13-第五芯片，131-第五芯片线路层，14-模封层，15-底部填充胶，16-裂缝，21-第一芯片，21a-第一芯片主动面，21b-第一芯片非主动面，21c-第一芯片的晶片背面，211-第一芯片的线路层，212-第一芯片的硅通孔，213-具有连接件的第一晶圆，214-第一晶片，215-第一晶片模封层，22-第二芯片，22a-第二芯片主动面，22b-第二芯片非主动面，22c-第二芯片的晶片背面，221-第二芯片的线路层，222-第二芯片的模封通孔，223-第二晶片，224-第二晶片模封层，225-封装模封层与第二晶片模封层接触的表面，23-桥接芯片，23a-桥接芯片的主动面，23c-桥接芯片的晶片背面，231-桥接芯片的线路层，24-封装模封层，25-基板，251-基板中重布线层，25a-基板第一表面，25b-基板第二表面，26-电连接件，CT-第一芯片中的晶片厚度，CDT-第一芯片中的介电层厚度，RT-第二芯片中的第二晶片模封层最薄处厚度，PCT-封装模封层厚度，CCT-第二晶片模封层最厚处厚度，ST-基板厚度，27-切割工具，28-载板，29-凸块，30-底部填充材料。

具体实施方式

下面结合附图和实施例说明本申请的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关技术方案，而非对本申请的限定。另外，为了便于描述，附图中仅示出了与有关技术方案相关的部分。

应容易理解，本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。

此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。

本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸，或者可以具有小于下层或上层结构的范围的程度。此外，层可以是均质或不均质连续结构的区域，其厚度小于连续结构的厚度。例如，层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层，可以在其中包括一个或多个层，和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如，半导体层可以包括一个或多个掺杂或未掺杂的半导体层，并且可以具有相同或不同的材料。

本文中使用的术语“基板(substrate)”是指在其上添加后续材料层的材料。基板本身可以被图案化。添加到基板顶部的材料可以被图案化或可以保持未图案化。此外，基板可以包括各种各样的半导体材料，诸如硅、碳化硅、氮化镓、锗、砷化镓、磷化铟等。可替选地，基板可以由非导电材料制成，诸如玻璃、塑料或蓝宝石晶片等。进一步可替选地，基板可以具有在其中形成的半导体装置或电路。

需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本申请可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本申请所能产生的功效及所能达成的目的下，均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本申请可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本申请可实施的范畴。

还需要说明的是，本申请的实施例对应的纵向截面可以为对应前视图方向截面，纵向截面可以为对应右视图方向截面，水平截面可以为对应上视图方向截面。

另外，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

请参考图2A、图2B和图2C。图2A是根据本申请的半导体封装装置的一个实施例2a的纵向截面结构示意图，图2B是图2A中椭圆形虚线框部分的放大示意图，图2C是与图2A对应的尺寸标记示意图。

如图2A所示，半导体封装装置2a包括：第一芯片21、第二芯片22、桥接芯片23，封装模封层24、基板25和电连接件26。其中：

桥接芯片23的主动面23a朝向第一芯片21的非主动面21b和第二芯片22的非主动面22b设置，且桥接芯片23的主动面23a通过导孔与第一芯片21的主动面21a和第二芯片22的主动面22a电性连接。这里，第一芯片21和第二芯片22可以是各种功能芯片，例如：专用集成电路芯片、高带宽存储器芯片、电源管理芯片、逻辑功能芯片、存储芯片、通信芯片、微处理器芯片、图形芯片等。需要说明的是，桥接芯片23的主动面23a可以包括提供第一芯片21和第二芯片22电信号传输的传输路径，例如桥接芯片23的主动面23a可以是在不具有电性功能的硅片表面利用介电材料与线路图案形成的重布线层。

封装模封层24包覆桥接芯片23的主动面23a。封装模封层24可以采用各种模封材(Molding Compound)。示例性的，模封材可包括但不限于环氧树脂(Epoxy resin)、填充物(Filler)、催化剂(Catalyst)、颜料(Pigment)、脱模剂(Release Agent)、阻燃剂(FlameRetardant)、耦合剂(CouplingAgent)、硬化剂(Hardener)、低应力吸收剂(Low StressAbsorber)、粘合促进剂(AdhesionPromoter)、离子捕获剂(Ion Trapping Agent)等。

基板25具有第一表面25a和相对的第二表面25b，第一表面25a电连接第一芯片主动面21a和第二芯片22主动面22a。

电连接件26设置于基板25的第二表面25b，且电连接件26电连接基板25的第一表面25a。电连接件26例如可以包括衬垫(Pad)和焊料(Solder)。其中，衬垫接触基板25的第一表面25a，而焊料接触衬垫。焊料可以为焊球，焊球的直径可以在30微米到200微米之间，焊球的节距可以在50微米到400微米之间。

在一些可选的实施方式中，如图2A所示，桥接芯片23主动面23a朝向第一芯片21的晶片背面21c。

在一些可选的实施方式中，如图2A所示，桥接芯片23通过贯穿第一芯片21主动面和晶片背面21c的硅通孔(TSV，Through Silicon Via)212电性连接第一芯片21的主动面21a。

在一些可选的实施方式中，如图2A所示，桥接芯片23的晶片背面23c、第一芯片21的晶片背面21c和第二芯片22的晶片背面22c均朝向同一方向。

在一些可选的实施方式中，如图2A所示，桥接芯片23主动面23a设置的线路层231与第二芯片22的主动面22a的水平投影不重叠。即，桥接芯片23主动面23a设置的线路层231并非与第二芯片22的主动面22a直接“面对面”电连接，而是通过其他媒介进行电连接。

基于上述可选实施方式，可选地，如图2A所示，桥接芯片23可通过模封通孔(TMV，Through Molding Via)222电性连接第二芯片22的主动面22a。

基于上述可选实施方式，又可选地，如图2A所示，第二芯片22可以包括第二晶片223以及包覆第二晶片223的第二晶片模封层224，而模封通孔222则贯穿第二芯片22的第二晶片模封层224。

基于上述可选实施方式，还可选地，如图2A所示，封装模封层24与第二芯片22中的第二晶片模封层224接触的表面可以为弧面。如此，相对于如图1A和图1B所示现有技术中第四芯片12外的第四芯片模封层121与模封层14接触的界面为平面而言，弧面界面可减少应力集中，进而减少开裂(Crack)。

在一些可选的实施方式中，如图2A所示，桥接芯片23的主动面23a设置的线路层231与第一芯片21的主动面21a的水平投影不重叠。即，桥接芯片23主动面23a设置的线路层231并非与第一芯片21的主动面21a直接“面对面”电连接，而是通过其他媒介进行电连接。例如，通过如图2A所示的硅通孔212电性连接桥接芯片23的主动面23a设置的线路层231与第一芯片21的主动面21a。

在一些可选的实施方式中，如图2A所示，桥接芯片23主动面23a、第一芯片21主动面21a设置的线路层211和第二芯片22主动面22a设置的线路层221表面均朝向同一方向。具体而言，如图2A所示，为朝向基板25的第一表面25a。

在一些可选的实施方式中，如图2A所示，桥接芯片23的线路层231表面在从桥接芯片23的晶片背面23c向基板25方向上介于第一芯片21的晶片背面21c和第二芯片22的晶片背面22c之间。即，第一芯片21的晶片背面21c和第二芯片22的晶片背面22c与基板25的第一表面25a之间距离可以不同。

在一些可选的实施方式中，如图2A所示，桥接芯片23主动面23a设置的线路层231与第二芯片22主动面22a设置的线路层221的水平投影存在重叠部分，而桥接芯片23主动面23a设置的线路层231与第二芯片22的主动面22a的水平投影不重叠。

下面参考图2C，图2C是与图2A对应的尺寸标记示意图。如图2C所示，其中：

CT为第一芯片21中的晶片的厚度，CDT为第一芯片21中单层介电层厚度，CCT为第二芯片22中的第二晶片模封层224的最厚处厚度，RT为第二芯片22中的第二晶片模封层224最薄处厚度，PCT为封装模封层224的厚度，ST为基板25的厚度。

在一些可选的实施方式中，20微米≤CT≤200微米，2微米≤CDT≤50微米，200微米≤CCT≤90000微米，5微米≤RT≤20微米，200微米≤PCT≤20微米。

在一些可选的实施方式中，桥接芯片23主动面23a设置的线路层231中线路宽度(Width)和线路间间距(Space)可以在2微米以下(例如，1.5微米)到10微米之间。线路层231中可包括种子层，而上述种子层的厚度可以在0.1微米到1微米之间。

第一芯片21和第二芯片22的主动面可设置有微凸块(micro bump)，上述微凸块用来电连接基板25的第一表面25a，上述微凸块的直径可以在10微米到30微米之间，上述微凸块的节距可以为15微米到60微米之间。

在一些可选的实施方式中，第一芯片的硅通孔212的直径可以在3微米到10微米之间。第二芯片22的模封通孔222的直径可以在5微米到20微米之间。

下面参考图2D和图2E，图2D和图2E中分别示出的半导体封装装置2d和2e类似于图2A中所示的半导体封装装置2a，不同之处在于：半导体封装装置2a中的封装模封层24包覆第一芯片21、第二芯片22和桥接芯片23的各个方向，而半导体封装装置2d和2e中封装模封层24未完全包覆第一芯片21、第二芯片22和桥接芯片23的各个方向，例如如图2D和2E所示，并未包覆第一芯片21、第二芯片22和桥接芯片23的部分非主动面。这里，封装模封层24既可以是如图2D所示全部由模封材料组成，也可以如图2E所示，封装模封层24中部分也可以是由底部填充材料(Underfill)30组成，底部填充材料30例如可以是毛细底部填充料(CUF，capillary underfill)、成型底部填充料(MUF，molded underfill)、非导电胶(NCP，Non-conductive Paste)等。

下面参考图2F，图2F中示出的半导体封装装置2f类似于图2A中所示的半导体封装装置2a，不同之处在于：半导体封装装置2f中第一芯片21的非主动面21b靠近第二芯片22的部分为弧面。

下面参考图2G，图2G中示出的半导体封装装置2g类似于图2A中所示的半导体封装装置2a，不同之处在于：半导体封装装置2g中第一芯片21包括第一晶片和包覆第一晶片214的第一晶片模封层215，封装模封层24与第一晶片模封层215接触的表面为弧面。

下面参考图2H，图2H中示出的半导体封装装置2h类似于图2A中所示的半导体封装装置2a，不同之处在于：半导体封装装置2h中基板25为包括重布线层251的线路结构。

下面参考图2I，图2I中示出的半导体封装装置2i类似于图2A中所示的半导体封装装置2a，不同之处在于：桥接芯片23和第二芯片22的非主动面部分从封装模封层24暴露。

下面参考图3A-图3E，图3A-图3E是根据本申请的第一芯片21在各个制造阶段的纵向截面结构示意图。为了更好地理解本申请的各方面，已简化各图。

参考图3A，提供具有连接件和硅通孔212的第一晶圆213。

连接件和硅通孔212设置于第一晶圆213的一个表面。

参考图3B，研磨第一晶圆213的另一个表面，以暴露硅通孔212。

参考图3C，在第一晶圆213的另一个表面形成线路层211。

具体而言，在第一晶圆213的另一个表面形成线路层211，可以包括以下过程：层压介电层后制作种子层，层压光刻胶后光刻以暴露硅通孔212，在暴露的硅通孔212上电镀导电材料，而后去除光刻胶，再蚀刻掉表面种子层。

参考图3D，切割第一晶圆213得到单个第一芯片21。

参考图3E，拾取单个第一芯片21。

下面参考图4A-图4H，图4A-图4H是根据本申请的第二芯片22在各个制造阶段的纵向截面结构示意图。为了更好地理解本申请的各方面，已简化各图。

参考图4A，将至少一个第二晶片223键合到载板28。

这里，载板28上设置有衬垫。

参考图4B，对各个第二晶片223进行模封以得到第二晶片模封层224。

参考图4C，用切割工具27在相邻两第二晶片223之间切割以去除部分第二晶片模封层224。

这里，切割工具27例如可以是宽刀片。宽刀片27的前端侧面为弧面，切割后相邻两第二晶片223之间的第二晶片模封层224形成弧面。

参考图4D，在第二晶片模封层224被减薄的部位钻孔，以暴露载板28上的衬垫。

参考图4E，在第二晶片模封层224被减薄的部位形成的孔洞处形成第二芯片的模封通孔222。

具体而言，在第二晶片模封层224被减薄的部位形成的孔洞处形成第二芯片的模封通孔222，可以包括以下过程：在第二晶片模封层224上表面制作种子层，层压光刻胶后光刻以暴露第二晶片模封层224被减薄的部位形成的孔洞和载板28上的衬垫，在上述孔洞处电镀导电材料，而后去除光刻胶，再蚀刻掉表面种子层，即可得到模封通孔222。

参考图4F，移除载板28。

参考图4G，用窄刀片27在相邻两第二晶片223之间切割，以得到独立的单颗第二芯片22，第二芯片22包括第二晶片223和包覆第二晶片223的第二晶片模封层224。

参考图4H，拾取单个第二芯片22。

下面参考图5A-图5F，图5A-图5F是根据本申请的半导体封装装置2a在各个制造阶段的纵向截面结构示意图。为了更好地理解本申请的各方面，已简化各图。

参考图5A，提供基板25，基板25具有相对的第一表面25a和第二表面25b。

第一表面25a设置有凸块29，第二表面25b设置有电连接件26。

参考图5B，将图3E拾取的单个第一芯片21键合到基板25的第一表面25a。

这里，键合后，第一芯片21的主动面21a朝向基板25的第一表面25a。

参考图5C，将图4H拾取的单个第二芯片22键合到基板25的第一表面25a。

键合时，第二芯片22的主动面22a朝向基板25的第一表面25a。

参考图5D，将桥接芯片23的主动面23a键合至第一芯片21和第二芯片22的非主动面22b。

键合后，桥接芯片23的主动面23a通过第一芯片21的硅通孔212电连接第一芯片21的主动面21a，桥接芯片23的主动面23a通过第二芯片22的模封通孔222电连接第二芯片22的主动面22a。

参考图5E，模封以形成包覆第一芯片21、第二芯片22和桥接芯片23的封装模封层24，而后切割，切割后得到如图5F所示的半导体封装装置5f，半导体封装装置5f与图2A所示的半导体封装装置2a基本相同。

如本文中所使用，术语“实质上”、“实质的”、“大约”及“约”用于指示和解释较小变化。举例而言，当结合数值使用时，上述术语可指小于或等于相应数值±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的变化范围。作为另一实施例，膜或层的厚度「实质上均一」可指膜或层的平均厚度小于或等于±10％的标准差，比如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％的标准差。术语「实质上共面」可指沿同一平面处于50μm内(诸如沿同一平面处于40μm内、30μm内、20μm内、10μm内或1μm内)的两个表面。若例如两个组件重叠或在200μm内、150μm内、100μm内、50μm内、40μm内、30μm内、20μm内、10μm内或1μm内重叠，则两个组件可认为为“实质上对准”。若两个表面或组件之间的角度为例如90°±10°(诸如±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°)，则两个表面或组件可视为“实质上垂直」。当结合事件或情形使用时，术语“实质上”、“实质的”、“大约”及“约”可指事件或情形精确发生的情况以及事件或情形极近似发生的情况。

尽管已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本申请。

Claims (10)

1.一种半导体封装装置，其特征在于，包括：

第一芯片、第二芯片和桥接芯片，所述桥接芯片的主动面朝向所述第一芯片和所述第二芯片的非主动面设置，且所述桥接芯片通过导孔与所述第一芯片和所述第二芯片的主动面电性连接；

封装模封层，包覆所述桥接芯片的主动面；

基板，具有第一表面和相对的第二表面，所述第一表面电连接所述第一芯片和所述第二芯片的主动面；

电连接件，设置于所述基板的所述第二表面，且电连接所述基板的所述第一表面。

2.根据权利要求1所述的半导体封装装置，其特征在于，所述桥接芯片主动面朝向所述第一芯片的晶片背面。

3.根据权利要求2所述的半导体封装装置，其特征在于，所述桥接芯片通过硅通孔电性连接所述第一芯片的主动面。

4.根据权利要求1所述的半导体封装装置，其特征在于，所述桥接芯片、所述第一芯片和所述第二芯片的晶片背面均朝向同一方向。

5.根据权利要求4所述的半导体封装装置，其特征在于，所述桥接芯片主动面设置的线路层与所述第二芯片的主动面的水平投影不重叠。

6.根据权利要求5所述的半导体封装装置，其特征在于，所述桥接芯片通过模封通孔电性连接所述第二芯片的主动面。

7.根据权利要求4所述的半导体封装装置，其特征在于，所述桥接芯片的主动面设置的线路层与所述第一芯片的主动面的水平投影不重叠。

8.根据权利要求1所述的半导体封装装置，其特征在于，所述桥接芯片、所述第一芯片和所述第二芯片的线路层表面均朝向同一方向。

9.根据权利要求1所述的半导体封装装置，其特征在于，所述桥接芯片的线路层表面在从所述桥接芯片非主动面向所述基板方向上介于所述第一芯片的晶片背面和所述第二芯片的晶片背面之间。

10.根据权利要求8所述的半导体封装装置，其特征在于，所述桥接芯片的线路层与所述第二芯片的线路层的水平投影重叠，且与所述第二芯片的主动面的水平投影不重叠。

Images