CN218829900U - 一种用于提高锁相环鉴相泄漏杂散抑制的电路 - Google Patents

Abstract

本实用新型公开了一种用于提高锁相环鉴相泄漏杂散抑制的电路，属于锁相环频率合成技术领域。包括：鉴相器，其输入端用于接收参考信号；环形滤波器，其输入端与所述鉴相器的输出端电连接；压控振荡器，其输入端与所述环形滤波器的输出端电连接；压控振荡器的输出端输出稳定的射频信号，同时还与所述鉴相器的输入端电连接；其中，所述环形滤波器外接有至少一组相互串联的LC低通滤波单元。本实用新型在保证使用场合对锁相环调频时间的要求下，可明显提高环形滤波器对鉴相泄漏杂散抑制的抑制效果，且整个LC低通滤波器的结构简单，使用方便，经济型高。

Description

一种用于提高锁相环鉴相泄漏杂散抑制的电路

技术领域

本实用新型属于锁相环频率合成技术领域，特别涉及用于一种用于提高锁相环鉴相泄漏杂散抑制的电路。

背景技术

锁相环频率合成技术广泛应用于通信、雷达、导航、测量、自动控制及空间技术领域，为雷达发射***和电子接收***提供本振信号。锁相环频率合成电路是一个闭环相位误差控制***，典型的锁相环电路由鉴相器、环形滤波器(包括有源环形滤波器或无源环形滤波器)和压控振荡器组成。

其中，锁相环滤波环路对输入参考信号、鉴相器和分频器的噪声起低通作用，对压控振荡器的噪声起高通作用，因此滤波环路带宽的值较小时可以有效地抑制输入参考信号、鉴相器和分频器的噪声，滤波环路带宽的值较大时则对压控振荡器的噪声有效抑制；锁相环的环路带宽一般为鉴相频率的1/5～1/20，环路带宽会影响射频输出信号的鉴相泄漏杂散和射频输出的锁定时间。锁相环电路中环形滤波器对鉴相泄漏杂散的抑制与锁相环环路带宽有关，锁相环环路带宽越宽，其对鉴相泄漏杂散的抑制能力越弱，反之越强。在设计环路滤波器时，环路带宽应根据对不同噪声的抑制需要综合分析选取最佳值。

锁相环环路带宽一般由锁相环的鉴相频率决定，环路太窄会影响锁相环的跳频时间，因此在锁相环设计过程中不能为提高鉴相泄漏杂散抑制而无限制的减小锁相环环路带宽。传统的环形滤波器对鉴相泄漏杂散有较好的抑制，可以做到60dBc以上；当对鉴相泄漏抑制较高(大于70dBc)，同时对跳频时间有要求的场合，不能较大的收窄锁相环环路带宽，因而传统的环形滤波器不能有效的解决对锁相环鉴相泄漏杂散抑制要求较高场合的应用问题。

实用新型内容

本实用新型为解决上述背景技术中存在的技术问题，提供一种用于提高锁相环鉴相泄漏杂散抑制的电路。

本实用新型采用以下技术方案：一种用于提高锁相环鉴相泄漏杂散抑制的电路，包括：

鉴相器，其输入端用于接收参考信号；

环形滤波器，其输入端与所述鉴相器的输出端电连接；

压控振荡器，其输入端与所述环形滤波器的输出端电连接；压控振荡器的输出端输出稳定的射频信号，同时还与所述鉴相器的输入端电连接；

其中，所述环形滤波器外接有至少一组相互串联的LC低通滤波单元。

通过上述技术方案，在所述环形滤波器上串接有至少一组LC低通滤波单元，从而在保证对锁相环跳频时间一定要求的情况下，尽可能的增加锁相环鉴相泄漏杂散抑制的抑制效果。

在进一步的实施例中，所述环形滤波器为有源环形滤波器。

在进一步的实施例中，所述环形滤波器为无源环形滤波器。

在进一步的实施例中，所述LC低通滤波单元均设置有一个传输零点；当LC低通滤波单元的数量为一个时，所述传输零点与有源环形滤波器连接；

当LC低通滤波单元的数量为至少两个时，定义与鉴相器相近的LC低通滤波单元为第一LC低通滤波单元，则对应的传输零点与有源环形滤波器连接，其他的LC低通滤波单元则通过传输零点作为输入端完成串联。

通过上述技术方案，使得在特定频率上输出信号得到较强的抑制。

在进一步的实施例中，所述环形滤波器包括：电容C1、电容C2、电容C3、电容C4、电阻R1、电阻R2、电阻R3以及滤波器A1；

其连接关系为，所述电阻R1的一端与所述鉴相器的输出端连接，另一端与所述滤波器A1的正极输入相接；所述滤波器A1的负极输入连接参考电压，滤波器A1的输出端与电阻R3的一端连接，电阻R3的另一端与压控振荡器的输入端连接；还包括电阻R2其一端与所述滤波器A1的正极输入相接，另一端连接电容C2，所述电容C2的另一端与所述滤波器A1的输出端相接，电容C3的两端并联在所述电阻R2的两端；电容C1的一端与所述鉴相器输出端连接，另一端接地；电容C4的一端与压控振荡器的输入端连接，另一端接地。

通过上述技术方案，设计了环形滤波器的基本构造，其作用在于处理基本的鉴相泄漏杂散抑制。

在进一步的实施例中，所述LC低通滤波单元包括：电容C5、电容C6、电容C7及电感L1；

其连接关系为，电容C5与电感L1并联，所述并联的一端与所述环形滤波器中电阻R3的另一端连接，所述并联的另一端与所述压控振荡器的输入端连接；所述电容C6一端与所述并联的输入端连接，另一端接地；所述电容C6一端与所述并联的输出端连接，另一端接地；其中，所述电容C5与电感L1并联的一端为影响第一个传输零点的位置。

通过上述技术方案，设计了LC低通滤波单元对整个环形滤波器的抑制效果进一步增强。

在进一步的实施例中，所述LC低通滤波单元可进行自身多组的串接，其电容与电感形成并联电路的输入端与上一级LC低通滤波单元的输出端相接。

通过上述技术方案，根据实际使用的情况，为满足环形滤波器对某一频率附近传输零点的抑制要求，通过串接多组LC低通滤波单元以增强该抑制效果。

在进一步的实施例中，所述电容C4和C6由一个电容进行等效替换，且上一级LC低通滤波单元的输出端的接地电容与下一级LC低通滤波单元的输入端的接地电容可由一个电容进行等效替换。

通过上述技术方案，根据实际使用效果，对于一些电容进行合并处理，简化整个电路的构造，降低整个电路的设备成本。

本实用新型的有益效果：本实用新型公开了一种提高锁相环鉴相泄漏杂散抑制的环形滤波器，包括有源环形滤波器或无源环形滤波器，所述有源环形滤波器或无源环形滤波器上设置有至少一组LC低通滤波单元，所述LC低通滤波单元包括至少一个传输零点的LC低通滤波器，LC低通滤波器的第一个传输零点在鉴相频率附近；根据使用场合对鉴相泄漏杂散抑制的要求，可串接多个LC低通滤波单元；这种串入LC低通滤波单元的锁相环有源环形滤波器相较于传统的锁相环有源环形滤波器来说，在保证使用场合对锁相环调频时间的要求下，可明显提高环形滤波器对鉴相泄漏杂散抑制的抑制效果，且整个LC低通滤波器的结构简单，使用方便，经济型高。

附图说明

图1是锁相环电路基本组成原理框图。

图2是传统锁相环有源环形滤波器。

图3是串入一级LC低通滤波单元的锁相环有源环形滤波器。

图4是串入两级LC低通滤波单元的锁相环有源环形滤波器。

具体实施方式

实施例1

下面将结合本实用新型实例中附图，对本实用新型实施例中的技术方案进行清楚、完整地描述。如附图1所示，典型的锁相环电路由鉴相器、环形滤波器(包括有源环形滤波器或无源环形滤波器)和压控振荡器组成，鉴相器通过对参考输入信号和反馈射频信号的相位进行比较，给出鉴相误差电压或电流；经环形滤波器进行滤波处理后，产生一个相对稳定的电压值来控制压控振荡器的输出频率，最终使得反馈射频信号频率与输入参考信号频率同步而进入环路锁定状态，环路锁定后压控振荡器输出稳定的射频频率。环路滤波器是锁相环的重要组成部分，它串接在鉴相器和压控振荡器之间，起到维持环路稳定性、控制环路带内外噪声、抑制边带杂散干扰等重要作用，是锁相环频率合成器设计的关键。

在本实施例中，以有源环形滤波器为例进行说明；如附图2所示，所述环形滤波器包括：电容C1、电容C2、电容C3、电容C4、电阻R1、电阻R2、电阻R3以及滤波器A1；

其连接关系为，所述电阻R1的一端与所述鉴相器的输出端连接，另一端与所述滤波器A1的正极输入相接；所述滤波器A1的负极输入连接参考电压，滤波器A1的输出端与电阻R3的一端连接，电阻R3的另一端与压控振荡器的输入端连接；还包括电阻R2其一端与所述滤波器A1的正极输入相接，另一端连接电容C2，所述电容C2的另一端与所述滤波器A1的输出端相接，电容C3的两端并联在所述电阻R2的两端；电容C1的一端与所述鉴相器输出端连接，另一端接地；电容C4的一端与压控振荡器的输入端连接，另一端接地。这种传统的有源环形滤波器对鉴相泄漏杂散有较好的抑制，可以做到60dBc以上；当对鉴相泄漏抑制较高(大于70dBc)，同时对跳频时间有要求的场合，不能较大的收窄锁相环环路带宽，因而传统的环形滤波器不能有效的解决对锁相环鉴相泄漏杂散抑制要求较高场合的应用问题。

实施例2

基于实施例1中传统的有源环形滤波器难以解决对锁相环鉴相泄漏杂散抑制要求较高场合的应用问题，本实施中，设置了LC低通滤波单元进行抑制效果的增强；其具体实施方式为，所述LC低通滤波单元至少包括一个传输零点，且第一个传输零点位于鉴相频率附近；如附图3所示，所述LC低通滤波单元包括：电容C5、电容C6、电容C7及电感L1；其连接关系为，电容C5与电感L1并联，所述并联的一端与所述环形滤波器中电阻R3的另一端连接，所述并联的另一端与所述压控振荡器的输入端连接；所述电容C6一端与所述并联的输入端连接，另一端接地；所述电容C6一端与所述并联的输出端连接，另一端接地；其中，所述电容C5与电感L1并联的一端为影响第一个传输零点的位置。为保证本实用新型中的LC低通滤波单元对于有源环形滤波器的抑制效果，可串接多个LC低通滤波单元对该效果进行增强；所述LC低通滤波单元可进行自身多组的串接，其电容与电感形成并联电路的输入端与上一级LC低通滤波单元的输出端相接，在本实施例中，以两级LC低通滤波单元的锁相环有源环形滤波器为例，如附图4中的连接关系所示，LC低通滤波单元的构造均相同，其共同要求是：由电容C5、电容C6、电容C7及电感L1组成的LC低通滤波器传输零点位于锁相环鉴相频率附近；同时要求LC低通滤波器引入对原有源环路的相位裕量影响尽量小。由电容C8、电容C9、电容C10及电感L2组成的LC低通滤波器传输零点位于锁相环鉴相频率附近；同时要求LC低通滤波器引入对原有源环路的相位裕量影响尽量小。

实施例3

结合实施例1和实施例2对本实用新型在实际使用时的抑制效果进行对比检测，以锁相环输出2～2.8GHz为例对电路进行验证，锁相环参考输入频率为100MHz，设置锁相环内部鉴相频率为10MHz，射频输出实测2GHz与2.8GHz。环形滤波器选用的运放为TI公司的THS4031ID，不同滤波环路状态下电阻、电容及电感的取值见表1所示。

相对应的10MHz鉴相泄漏杂散抑制见表2所示

表1锁相环环形滤波器电阻、电容及电感的取值

<![CDATA[<u>路状态</u>及测试频点]]>	<![CDATA[<u>鉴相泄漏</u>杂散抑制@2GHz]]>	<![CDATA[<u>鉴相泄漏</u>杂散抑制@2.8GHz]]>
			传统有源环路电路	61.8dBc	61.7dBc
串接1级LC滤波电路	72.1dBc	71.5dBc
			串接2级LC滤波电路	94.7dBc	85.8dBc

表2相同输出频率下不同环形滤波器对鉴相泄漏杂散抑制的对比

以上结合附图详细描述了本实用新型的优选实施方式，但是，本实用新型并不限于上述实施方式中的具体细节，在本实用新型的技术构思范围内，可以对本实用新型的技术方案进行多种等同变换，这些等同变换均属于本实用新型的保护范围。

Claims (8)

1.一种用于提高锁相环鉴相泄漏杂散抑制的电路，其特征在于，包括：

鉴相器，其输入端用于接收参考信号；

环形滤波器，其输入端与所述鉴相器的输出端电连接；

压控振荡器，其输入端与所述环形滤波器的输出端电连接；压控振荡器的输出端输出稳定的射频信号，同时还与所述鉴相器的输入端电连接；

其中，所述环形滤波器外接有至少一组相互串联的LC低通滤波单元。

2.根据权利要求1所述的一种用于提高锁相环鉴相泄漏杂散抑制的电路，其特征在于，所述环形滤波器为有源环形滤波器。

3.根据权利要求1所述的一种用于提高锁相环鉴相泄漏杂散抑制的电路，其特征在于，所述环形滤波器为无源环形滤波器。

4.根据权利要求2所述的一种用于提高锁相环鉴相泄漏杂散抑制的电路，其特征在于，所述LC低通滤波单元均设置有一个传输零点；当LC低通滤波单元的数量为一个时，所述传输零点与有源环形滤波器连接；

当LC低通滤波单元的数量为至少两个时，定义与鉴相器相近的LC低通滤波单元为第一LC低通滤波单元，则对应的传输零点与有源环形滤波器连接，其他的LC低通滤波单元则通过传输零点作为输入端完成串联。

5.根据权利要求2所述的一种用于提高锁相环鉴相泄漏杂散抑制的电路，其特征在于，所述环形滤波器包括：电容C1、电容C2、电容C3、电容C4、电阻R1、电阻R2、电阻R3以及滤波器A1；

其连接关系为，所述电阻R1的一端与所述鉴相器的输出端连接，另一端与所述滤波器A1的正极输入相接；所述滤波器A1的负极输入连接参考电压，滤波器A1的输出端与电阻R3的一端连接，电阻R3的另一端与压控振荡器的输入端连接；还包括电阻R2其一端与所述滤波器A1的正极输入相接，另一端连接电容C2，所述电容C2的另一端与所述滤波器A1的输出端相接，电容C3的两端并联在所述电阻R2的两端；电容C1的一端与所述鉴相器输出端连接，另一端接地；电容C4的一端与压控振荡器的输入端连接，另一端接地。

6.根据权利要求5所述的一种用于提高锁相环鉴相泄漏杂散抑制的电路，其特征在于，所述LC低通滤波单元包括：电容C5、电容C6、电容C7及电感L1；

其连接关系为，电容C5与电感L1并联，所述并联的一端与所述环形滤波器中电阻R3的另一端连接，所述并联的另一端与所述压控振荡器的输入端连接；所述电容C6一端与所述并联的输入端连接，另一端接地；所述电容C6一端与所述并联的输出端连接，另一端接地；其中，所述电容C5与电感L1并联的一端为影响第一个传输零点的位置。

7.根据权利要求6所述的一种用于提高锁相环鉴相泄漏杂散抑制的电路，其特征在于，所述LC低通滤波单元可进行自身多组的串接，其电容与电感形成并联电路的输入端与上一级LC低通滤波单元的输出端相接。

8.根据权利要求6所述的一种用于提高锁相环鉴相泄漏杂散抑制的电路，其特征在于，所述电容C4和C6由一个电容进行等效替换，且上一级LC低通滤波单元的输出端的接地电容与下一级LC低通滤波单元的输入端的接地电容可由一个电容进行等效替换。

Images