CN218274592U - 一种具有防护功能的半导体结构 - Google Patents
一种具有防护功能的半导体结构 Download PDFInfo
- Publication number
- CN218274592U CN218274592U CN202222014477.8U CN202222014477U CN218274592U CN 218274592 U CN218274592 U CN 218274592U CN 202222014477 U CN202222014477 U CN 202222014477U CN 218274592 U CN218274592 U CN 218274592U
- Authority
- CN
- China
- Prior art keywords
- copper foil
- packaging
- conductive copper
- semiconductor
- bottom shell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型公开了一种具有防护功能的半导体结构，涉及半导体技术领域。包括封装底壳、封装顶壳、绝缘层、导电铜箔、散热片、PPA塑胶件、铜引线框架、固晶胶层及芯片，封装顶壳安装于封装底壳上，且封装顶壳和封装底壳的***均设有耳边，绝缘层贴附于封装底壳的内底部，导电铜箔位于绝缘层上，且导电铜箔的两端延伸出封装底壳外。该具有防护功能的半导体结构，内置了导电铜箔，使得该半导体具有屏蔽电磁、防静电、防辐射等特征，并借助铜箔的热导率，贴附的散热片以复合的热交换模式来散热，快速将点热源转换成面热源，可以降低该半导体的工作温度，同时封装壳***的耳边也能够起到一定的防护作用，保护半导体并延长使用寿命。
Description
技术领域
本实用新型涉及半导体技术领域，具体为一种具有防护功能的半导体结构。
背景技术
半导体是一种电导率在绝缘体至导体之间的物质，其电导率容易受控制，可作为信息处理的元件材料，从科技或是经济发展的角度来看，半导体非常重要，很多电子产品，如计算机、移动电话、数字录音机的核心单元都是利用半导体的电导率变化来处理信息，常见的半导体材料有硅、锗、砷化镓等，而硅更是各种半导体材料中，在商业应用上最具有影响力的一种。
现有的半导体封装结构较为单一，对于半导体的静电防护效果较差，且不便于对半导体进行电磁屏蔽，容易造成半导体受到静电击穿或损坏，同时在封装后，其散热性能偏差。
实用新型内容
本实用新型提供了一种具有防护功能的半导体结构，以解决背景技术中的问题。
为实现上述目的，本实用新型提供如下技术方案：一种具有防护功能的半导体结构，包括封装底壳、封装顶壳、绝缘层、导电铜箔、散热片、PPA塑胶件、铜引线框架、固晶胶层及芯片，所述封装顶壳安装于封装底壳上，且封装顶壳和封装底壳的***均设有耳边，所述绝缘层贴附于封装底壳的内底部，所述导电铜箔位于绝缘层上，且导电铜箔的两端延伸出封装底壳外，所述散热片贴附于导电铜箔的两端，所述PPA塑胶件位于导电铜箔上，所述铜引线框架位于PPA塑胶件上，所述芯片通过固晶胶层粘合于铜引线框架上。
进一步的，所述封装顶壳和封装底壳通过耳边压合在一起，所述耳边上开设有镂空腔。
进一步的，所述导电铜箔的两端延伸至镂空腔中，所述散热片和导电铜箔之间设置有导热胶层。
进一步的，所述铜引线框架的两端设有引脚，且引脚延伸出封装底壳外。
进一步的，所述芯片上连接有键合线，且通过键合线连接于引脚上。
进一步的，所述导电铜箔的两端位于引脚上方，所述绝缘层为聚酰亚胺薄膜。
与现有技术相比，本实用新型提供了一种具有防护功能的半导体结构，具备以下有益效果：
该具有防护功能的半导体结构，内置了导电铜箔，使得该半导体具有屏蔽电磁、防静电、防辐射等特征，并借助铜箔的热导率，贴附的散热片以复合的热交换模式来散热，快速将点热源转换成面热源，可以降低该半导体的工作温度，同时封装壳***的耳边也能够起到一定的防护作用，保护半导体并延长使用寿命。
附图说明
图1为本实用新型的结构示意图；
图2为本实用新型的俯视图；
图3为本实用新型的仰视图。
图中：1、封装底壳；2、封装顶壳；3、绝缘层；4、导电铜箔；5、散热片；6、PPA塑胶件；7、铜引线框架；8、固晶胶层；9、芯片；10、耳边；11、镂空腔；12、导热胶层；13、引脚；14、键合线。
具体实施方式
下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
请参阅图1-图3，本实用新型公开了一种具有防护功能的半导体结构，包括封装底壳1、封装顶壳2、绝缘层3、导电铜箔4、散热片5、PPA塑胶件6、铜引线框架7、固晶胶层8及芯片9，所述封装顶壳2安装于封装底壳1上，且封装顶壳2和封装底壳1的***均设有耳边10，所述绝缘层3贴附于封装底壳1的内底部，所述导电铜箔4位于绝缘层3上，且导电铜箔4的两端延伸出封装底壳1外，所述散热片5贴附于导电铜箔4的两端，所述PPA塑胶件6位于导电铜箔4上，所述铜引线框架7位于PPA塑胶件6上，所述芯片9通过固晶胶层8粘合于铜引线框架7上，内置了导电铜箔4，使得该半导体具有屏蔽电磁、防静电、防辐射等特征，并借助铜箔的热导率，贴附的散热片5以复合的热交换模式来散热，快速将点热源转换成面热源，可以降低该半导体的工作温度，同时封装壳***的耳边10也能够起到一定的防护作用，保护半导体并延长使用寿命。
具体的，所述封装顶壳2和封装底壳1通过耳边10压合在一起，所述耳边10上开设有镂空腔11。
本实施方案中，耳边10起到一定的保护作用，至少降低摔坏的可能性，镂空腔11为减重设计，同时也便于散热片5的安装。
具体的，所述导电铜箔4的两端延伸至镂空腔11中，所述散热片5和导电铜箔4之间设置有导热胶层12。
本实施方案中，导热胶层12用于使散热片5牢牢固定在导电铜箔4的两端上，同时也起到传热作用。
具体的，所述铜引线框架7的两端设有引脚13，且引脚13延伸出封装底壳1外。
本实施方案中，铜引线框架7作为芯片9的载体，是一种借助于键合材料实现芯片9内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用。
具体的，所述芯片9上连接有键合线14，且通过键合线14连接于引脚13上。
本实施方案中，键合线14是半导体封装用的核心材料，是连接引脚13和芯片9、传达电信号的零件。
具体的，所述导电铜箔4的两端位于引脚13上方，所述绝缘层3为聚酰亚胺薄膜。
本实施方案中，聚酰亚胺薄膜具有突出的耐高温、耐辐射、耐化学腐蚀和电绝缘性能，用于绝缘保护。
在使用时，内置了导电铜箔4，使得该半导体具有屏蔽电磁、防静电、防辐射等特征，并借助铜箔的热导率，贴附的散热片5以复合的热交换模式来散热，快速将点热源转换成面热源，可以降低该半导体的工作温度，同时封装壳***的耳边10也能够起到一定的防护作用，保护半导体并延长使用寿命。
综上所述，该具有防护功能的半导体结构，内置了导电铜箔4，使得该半导体具有屏蔽电磁、防静电、防辐射等特征，并借助铜箔的热导率，贴附的散热片5以复合的热交换模式来散热，快速将点热源转换成面热源，可以降低该半导体的工作温度，同时封装壳***的耳边10也能够起到一定的防护作用，保护半导体并延长使用寿命。
尽管已经示出和描述了本实用新型的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本实用新型的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本实用新型的范围由所附权利要求及其等同物限定。
Claims (6)
1.一种具有防护功能的半导体结构，包括封装底壳(1)、封装顶壳(2)、绝缘层(3)、导电铜箔(4)、散热片(5)、PPA塑胶件(6)、铜引线框架(7)、固晶胶层(8)及芯片(9)，其特征在于：所述封装顶壳(2)安装于封装底壳(1)上，且封装顶壳(2)和封装底壳(1)的***均设有耳边(10)，所述绝缘层(3)贴附于封装底壳(1)的内底部，所述导电铜箔(4)位于绝缘层(3)上，且导电铜箔(4)的两端延伸出封装底壳(1)外，所述散热片(5)贴附于导电铜箔(4)的两端，所述PPA塑胶件(6)位于导电铜箔(4)上，所述铜引线框架(7)位于PPA塑胶件(6)上，所述芯片(9)通过固晶胶层(8)粘合于铜引线框架(7)上。
2.根据权利要求1所述的一种具有防护功能的半导体结构，其特征在于：所述封装顶壳(2)和封装底壳(1)通过耳边(10)压合在一起，所述耳边(10)上开设有镂空腔(11)。
3.根据权利要求2所述的一种具有防护功能的半导体结构，其特征在于：所述导电铜箔(4)的两端延伸至镂空腔(11)中，所述散热片(5)和导电铜箔(4)之间设置有导热胶层(12)。
4.根据权利要求1所述的一种具有防护功能的半导体结构，其特征在于：所述铜引线框架(7)的两端设有引脚(13)，且引脚(13)延伸出封装底壳(1)外。
5.根据权利要求4所述的一种具有防护功能的半导体结构，其特征在于：所述芯片(9)上连接有键合线(14)，且通过键合线(14)连接于引脚(13)上。
6.根据权利要求4所述的一种具有防护功能的半导体结构，其特征在于：所述导电铜箔(4)的两端位于引脚(13)上方，所述绝缘层(3)为聚酰亚胺薄膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222014477.8U CN218274592U (zh) | 2022-08-01 | 2022-08-01 | 一种具有防护功能的半导体结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202222014477.8U CN218274592U (zh) | 2022-08-01 | 2022-08-01 | 一种具有防护功能的半导体结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN218274592U true CN218274592U (zh) | 2023-01-10 |
Family
ID=84763972
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202222014477.8U Active CN218274592U (zh) | 2022-08-01 | 2022-08-01 | 一种具有防护功能的半导体结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN218274592U (zh) |
-
2022
- 2022-08-01 CN CN202222014477.8U patent/CN218274592U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9818625B2 (en) | Stacked semiconductor die assemblies with thermal spacers and associated systems and methods | |
| US5155579A (en) | Molded heat sink for integrated circuit package | |
| US5254500A (en) | Method for making an integrally molded semiconductor device heat sink | |
| US20050224957A1 (en) | Semiconductor package with heat dissipating structure and method of manufacturing the same | |
| US20150076670A1 (en) | Chip package structure and manufacturing method thereof | |
| KR100973722B1 (ko) | 방열기를 가지는 전자 모듈 어셈블리 | |
| KR20140130920A (ko) | 패키지 온 패키지 장치 및 이의 제조 방법 | |
| JP2014003095A (ja) | 半導体装置 | |
| KR20120045777A (ko) | 파워 패키지 모듈 및 그의 제조방법 | |
| EP4207269A1 (en) | Semiconductor encapsulation structure and manufacturing method therefor, and semiconductor device | |
| US20030011053A1 (en) | Semiconductor device | |
| JP2003163314A (ja) | 半導体装置 | |
| CN102339811A (zh) | 具有cob封装功率器件的电路板 | |
| CN218274592U (zh) | 一种具有防护功能的半导体结构 | |
| US7763959B2 (en) | Heat slug for package structure | |
| JP2023505866A (ja) | 電子素子、電子素子付き回路基板、および電子デバイス | |
| US6437984B1 (en) | Thermally enhanced chip scale package | |
| JPS61144855A (ja) | 半導体回路のためのパツケージ | |
| US6949824B1 (en) | Internal package heat dissipator | |
| TWI521654B (zh) | 半導體裝置及製造半導體裝置的方法 | |
| CN103050454A (zh) | 堆迭封装构造 | |
| US20190252285A1 (en) | Semiconductor device packages using a thermally enhanced conductive molding compound | |
| CN110676232A (zh) | 一种半导体器件封装结构及其制作方法、一种电子设备 | |
| JPH03266456A (ja) | 半導体チップ用放熱部材及び半導体パッケージ | |
| CN220914222U (zh) | 一种to247绝缘电子元件封装结构及其*** |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |