CN217824914U - 一种用于通信的多通道随机脉冲信号可控延迟电路 - Google Patents
一种用于通信的多通道随机脉冲信号可控延迟电路 Download PDFInfo
- Publication number
- CN217824914U CN217824914U CN202221525686.2U CN202221525686U CN217824914U CN 217824914 U CN217824914 U CN 217824914U CN 202221525686 U CN202221525686 U CN 202221525686U CN 217824914 U CN217824914 U CN 217824914U
- Authority
- CN
- China
- Prior art keywords
- delay
- pulse signal
- path
- unit
- random pulse
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
本实用新型涉及一种用于通信的多通道随机脉冲信号可控延迟电路，包括至少一组延迟单元、多路复用器模块，所述的延迟单元用于控制延迟时间，所述的多路复用器模块用于接收延迟的脉冲信号和输出脉冲信号，所述的随机脉冲信号与至少一路延迟单元连接，所述的一路延迟单元与多路复用器模块的输入端S1连接，所述的多路复用器模块设有脉冲信号输出的D端。
Description
技术领域
本实用新型涉及一种通信用的电路，尤其是一种用于通信的多通道随机脉冲信号可控延迟电路。
背景技术
在现有通信等领域的高速电路设计中，对随机脉冲信号实现任意的延迟控制一直是比较困难的。信号延迟传统的做法是通过延迟线来实现，后来改用延迟芯片来实现，但是这两种方法都有不少缺点。一是精度和延迟时间都是固定的，如果要做到任意可调节的延迟精度和延迟时间，必须采用多个延迟电路并联，再外接多路器来实现，并且延迟精度受到延迟芯片或延迟线的步长限制；二是上述电路体积大，很难做到很多路的信号同时实现可控延迟；三是高速信号受到连接线长度、电路板线路特性、芯片的不一致性等的影响，即便两块完全一样的电路也表现出不同的延迟特性，在大规模应用的时候很难调试和匹配。
发明内容
本实用新型所要解决的问题是克服现有技术存在的不足，提供一种用于通信的多通道随机脉冲信号可控延迟电路。
本实用新型所述的一种用于通信的多通道随机脉冲信号可控延迟电路，包括至少一组延迟单元、多路复用器模块，所述的延迟单元用于控制延迟时间，所述的多路复用器模块用于接收延迟的脉冲信号和输出脉冲信号，所述的随机脉冲信号与至少一路延迟单元连接，所述的一路延迟单元与多路复用器模块的输入端S1连接，所述的多路复用器模块设有脉冲信号输出的D端。
优选的，所述的一组延迟单元有四路，分别为第一路延迟单元、第二路延迟单元、第三路延迟单元和第四路延迟单元。
优选的，所述的第一路延迟单元上设有一个逻辑单元，所述的第二路延迟单元上设有串连的二个逻辑单元，所述的第三路延迟单元上设有串连的三个逻辑单元，所述的第四路延迟单元上设有串连的四个逻辑单元；所述的四路延迟单元分别与多路复用器模块模块的输入端S1、S2、S3、S4连接，所述的随机脉冲信号并连连接于四路延迟单元上。
优选的，所述的逻辑单元为可编程逻辑器件的逻辑单元，或是延迟线电路。
优选的，所述的多路复用器模块上设有选择延迟时间的控制端C1和C2，所述的控制端C1和C2分别与对应的多路复用器控制模块连接，所述的多路复用器控制模块用于选择延迟时间。
优选的，所述的延迟单元有二组到十组。
本实用新型的有益效果：本实用新型一是利用可编程逻辑器件的逻辑单元或迟延线电路来实现多级的脉冲信号延迟，以对随机脉冲信号进行高精度的可控延迟；二是本实用新型利用可编程逻辑器件的每一个逻辑单元对信号的延迟，使得电路规模可以任意扩展，只要可编程逻辑器件的容量允许，可以任意增加输入信号的通道数，每一路输入信号的延迟级数也可以任意增加；三是全部电路逻辑都在一个芯片内部实现，速度快，电路体积小，可靠性高，电路可根据需要进行重构。
附图说明
图1为本实用新型脉冲信号的延迟电路原理图。
具体实施方式
下面结合实施例及附图对本实用新型技术方案作进一步阐述。
本实用新型所述的一种用于通信的多通道随机脉冲信号可控延迟电路，包括至少一组延迟单元、多路复用器模块6，所述的延迟单元用于控制延迟时间，所述的多路复用器模块6用于接收延迟的脉冲信号和输出脉冲信号7，所述的随机脉冲信号1与至少一路延迟单元连接，所述的一路延迟单元与多路复用器模块6的输入端S1连接，所述的多路复用器模块6设有脉冲信号输出的D端7。
所述的一组延迟单元有四路，分别为第一路延迟单元、第二路延迟单元、第三路延迟单元和第四路延迟单元。
所述的第一路延迟单元上设有一个逻辑单元2，所述的第二路延迟单元上设有串连的二个逻辑单元3，所述的第三路延迟单元上设有串连的三个逻辑单元4，所述的第四路延迟单元上设有串连的四个逻辑单元5；所述的四路延迟单元分别与多路复用器模块模块6的输入端S1、S2、S3、S4连接，所述的随机脉冲信号1并连连接于四路延迟单元上。
所述的逻辑单元2、逻辑单元3、逻辑单元4、逻辑单元5为可编程逻辑器件的逻辑单元，或是延迟线电路。
所述的多路复用器模块6上设有选择延迟时间的控制端C1和C2，所述的控制端C1和C2分别与对应的多路复用器控制模块8连接，所述的多路复用器控制模块8用于选择延迟时间。所述的延迟单元有二组到十组。
本实用新型所述的多路复用器模块6是市场上常用的多路复用器，所述的多路复用器控制模块8为常用的控制电平的芯片.所述的多路复用器控制模块8也可直接用MCU替代或上位机替代。
本实用新型的具体实现过程是：本实用新型利用逻辑单元的延迟特性实现输入脉冲信号1的时间延迟，再通过多路复用器控制模6块实现精确的可控延迟。本实用新型将一级到多级的延迟单元连接起来形成多路的延迟信号，输入的脉冲信号1通过这些延迟单元将产生不同的延迟，再将被延迟的信号连接到多路复用器模块6上，最后通过多路复用器控制模块8或上位机的控制来选择输出某一路延迟后的信号。
Claims (6)
1.一种用于通信的多通道随机脉冲信号可控延迟电路，包括至少一组延迟单元、多路复用器模块，所述的延迟单元用于控制延迟时间，所述的多路复用器模块用于接收延迟的脉冲信号和输出脉冲信号，其特征在于：所述的随机脉冲信号与至少一路延迟单元连接，所述的一路延迟单元与多路复用器模块的输入端S1连接，所述的多路复用器模块设有脉冲信号输出的D端。
2.如权利要求1所述的一种用于通信的多通道随机脉冲信号可控延迟电路，其特征在于：所述的一组延迟单元有四路，分别为第一路延迟单元、第二路延迟单元、第三路延迟单元和第四路延迟单元。
3.如权利要求2所述的一种用于通信的多通道随机脉冲信号可控延迟电路，其特征在于：所述的第一路延迟单元上设有一个逻辑单元，所述的第二路延迟单元上设有串连的二个逻辑单元，所述的第三路延迟单元上设有串连的三个逻辑单元，所述的第四路延迟单元上设有串连的四个逻辑单元；所述的四路延迟单元分别与多路复用器模块的输入端S1、S2、S3、S4连接，所述的随机脉冲信号并连连接于四路延迟单元上。
4.如权利要求3所述的一种用于通信的多通道随机脉冲信号可控延迟电路，其特征在于：所述的逻辑单元为可编程逻辑器件的逻辑单元，或是延迟线电路。
5.如权利要求1所述的一种用于通信的多通道随机脉冲信号可控延迟电路，其特征在于：所述的多路复用器模块上设有选择延迟时间的控制端C1和C2，所述的控制端C1和C2分别与对应的多路复用器控制模块连接，所述的多路复用器控制模块用于选择延迟时间。
6.如权利要求1所述的一种用于通信的多通道随机脉冲信号可控延迟电路，其特征在于：所述的延迟单元有二组到十组。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221525686.2U CN217824914U (zh) | 2022-06-17 | 2022-06-17 | 一种用于通信的多通道随机脉冲信号可控延迟电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202221525686.2U CN217824914U (zh) | 2022-06-17 | 2022-06-17 | 一种用于通信的多通道随机脉冲信号可控延迟电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN217824914U true CN217824914U (zh) | 2022-11-15 |
Family
ID=83991512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202221525686.2U Active CN217824914U (zh) | 2022-06-17 | 2022-06-17 | 一种用于通信的多通道随机脉冲信号可控延迟电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN217824914U (zh) |
-
2022
- 2022-06-17 CN CN202221525686.2U patent/CN217824914U/zh active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106992770A (zh) | 时钟电路及其传输时钟信号的方法 | |
| CN105468547A (zh) | 一种基于axi总线的便捷可配置帧数据存取控制*** | |
| CN101419482B (zh) | 电路及其设计方法、电子装置 | |
| CN108008284A (zh) | 一种芯片测试*** | |
| CN202111685U (zh) | 可扩展的开关矩阵板 | |
| CN217824914U (zh) | 一种用于通信的多通道随机脉冲信号可控延迟电路 | |
| CN111444128A (zh) | 一种支持多设备端数据读写总线及其数据读取、写入方法 | |
| CN111049523A (zh) | 一种并串转换单元、并串转换器及时间交织adc集成电路 | |
| KR970051297A (ko) | 메모리 회로의 평행 출력 버퍼 | |
| CN1797001A (zh) | 用于产生高频信号的设备和方法 | |
| DE10058227B4 (de) | Halbleiterspeicherbauelement, Durchlass-/Zwischenspeichereinheit hierfür und zugehöriges Datenübertragungsverfahren | |
| CN1317842C (zh) | 用于同步数字传输***的超大规模交叉连接装置 | |
| CN216449959U (zh) | 一种数据处理***，板卡和电子设备 | |
| CN114691558A (zh) | 低延迟重定时器及延迟控制方法 | |
| CN1499632A (zh) | 多功能管脚电路 | |
| CN114217857B (zh) | 一种数据处理电路、***及数据处理方法 | |
| CN112769647A (zh) | 一种实现级联交换矩阵无阻塞通道切换的***和方法 | |
| CN215420322U (zh) | 一种高速多通道ad采集及高性能网口通讯板卡 | |
| US7907433B2 (en) | Semiconductor memory device and method of performing data reduction test | |
| CN1983917B (zh) | 一种可编程逻辑器件实现数据交换的方法及其结构 | |
| CN217156718U (zh) | 一种带状态检测功能的串行输入电路 | |
| CN211236893U (zh) | 基于fpga和tm1638扩展io端口的伺服驱动*** | |
| CN114927156B (zh) | 一种包含冗余存储单元的移位寄存方法及移位寄存结构 | |
| CN100525108C (zh) | 可设定值计数器及其测试方法 | |
| CN218299677U (zh) | 一种可任意扩展的接口简易的智能拨码开关 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |