CN217739896U - 一种智能计算模块电路、计算板卡及计算机 - Google Patents

Abstract

本申请公开了一种智能计算模块电路、计算板卡及计算机，基于本申请实施例的实施方案，本申请提供的计算板卡上配置有能够适配多种逻辑控制、提高计算板卡复用性的智能计算模块电路，该智能计算模块电路通过通信总线与高速连接器连接，再通过高速连接器与融合板卡和承载板分别进行通信，实现计算层、承载层和融合层之间的信息交互，智能计算模块电路为计算板卡的主要通信数据处理电路，配置了BMC/CPLD/PCH等管理芯片，为计算板卡增加不同的逻辑控制功能，使得本申请的计算板卡能够适配多种逻辑控制，提高计算板卡的复用性。此外，还提供了对外调试接口，用于所述计算板卡的主板调试，便于计算板卡的集成调试，使得计算板卡更开放、更灵活地为各种计算模型提供调试条件，增强适配性。

Description

一种智能计算模块电路、计算板卡及计算机

技术领域

本申请涉及计算机技术领域，具体而言，涉及一种智能计算模块电路、计算板卡及计算机。

背景技术

目前业内的很多设备需要板卡进行运营，如计算板卡，基本上每种计算板卡都特有的配置，而且各有不同。针对不同的设备，设备集成商将不得不针对不同的计算机开发不同的计算板卡，这也就导致计算板卡的可重用性极低，不能重复利用。

基于上述原因，每种计算机板卡的数量都很难形成超大的规模，但是针对不同的应用场景，还得更换匹配的计算机，以便争取实现整个设备级的性能极致化。这就意味着，中小设备集成商不得不持续开发不同计算机规格、不同系列的各种板卡。更困难的是，可能中小设备集成商在某个领域或者某些领域没有什么技术积累，那就不得不花重金打造自己的团队，或者就将特定功能集的板卡外包给比较专注于某种或者某些计算机技术的第三方解决。但是针对外包第三方板卡来说，可能存在软硬件配合优化的层面的不协调。由于涉及到技术和商务的原因，或者是自有技术保护，多数第三方板卡不太愿意完全开放板卡内部的核心软硬件接口给集成方，更不用说完全开放给另外的第三方了。这样的情况容易导致来自不同家的第三方功能板卡出现局部功能重叠，或者出现数据交互流程的反复，事实上容易导致损害计算机的性能。

因此，如何提高计算板卡的可重用性、使其能够适应多种计算环境，以达到更智能、更开放、更灵活地为未来各种计算模型提供更优化的解决方案，是目前计算板卡需要考虑的技术方向。

实用新型内容

本申请的主要目的在于提供一种智能计算模块电路、计算板卡及计算机，以解决目前的问题。

为了实现上述目的，本申请提供了如下技术：

本申请第一方面提供一种智能计算模块电路，包括：

内存；

处理器；

通信总线；

高速连接器；

管理芯片；

所述内存电连接所述处理器；

所述处理器通过所述通信总线电连接所述高速连接器，所述高速连接器电连接融合板卡；

所述管理芯片电连接在所述处理器和承载板之间。

作为本申请的一种可选实施方案，可选地，所述内存为DDRA内存槽。

作为本申请的一种可选实施方案，可选地，所述处理器包括并行设置的处理器-1和处理器-2，所述处理器-1和处理器-2分别电连接一个所述内存。

作为本申请的一种可选实施方案，可选地，所述通信总线包括至少一PCI Expressx 16高速总线、至少一DMI总线、至少一PCI Express x 1高速总线和至少一LPC总线，其中：

所述处理器的输出端通过所述PCI Express x 16高速总线电连接所述高速连接器、另一输出端通过所述DMI总线电连接所述管理芯片。

作为本申请的一种可选实施方案，可选地，所述高速连接器包括并行设置的高速连接器-1和高速连接器-2，所述高速连接器-1和所述高速连接器-2分别电连接所述融合板卡。

作为本申请的一种可选实施方案，可选地，所述处理器包括并行设置的处理器-1和处理器-2，所述高速连接器包括并行设置的高速连接器-1和高速连接器-2；其中：

所述处理器-1通过一PCI Express x 16高速总线电连接所述高速连接器-1，所述处理器-2通过一PCI Express x 16高速总线电连接所述高速连接器-2。

作为本申请的一种可选实施方案，可选地，所述管理芯片包括：

PCH芯片，其输入端通过所述DMI总线与所述处理器-1的输出端电连接、输出端通过PCH芯片的VGA-SATA-USB-PCIE引脚与所述承载板电连接。

作为本申请的一种可选实施方案，可选地，所述通信总线还包括：

BMC芯片，其输入端通过PCI Express x 1高速总线和LPC总线与所述PCH芯片的侧边输出端电连接、输出端通过BMC芯片的LAN-IPMI-UART引脚与所述承载板电连接。

本申请第二方面提供一种计算板卡，包括PCB板，所述PCB板上配置有第一方面所述的智能计算模块电路。

本申请第三方面提供一种计算机，包括第二方面所述的计算板卡。

与现有技术相比较，本申请能够带来如下技术效果：

基于本申请实施例的实施方案，本申请提供的计算板卡上配置有能够适配多种逻辑控制、提高计算板卡复用性的智能计算模块电路，该智能计算模块电路通过通信总线与高速连接器连接，再通过高速连接器与融合板卡和承载板分别进行通信，实现计算层、承载层和融合层之间的信息交互，智能计算模块电路为计算板卡的主要通信数据处理电路，配置了BMC/CPLD/PCH等管理芯片，为计算板卡增加不同的逻辑控制功能，使得本申请的计算板卡能够适配多种逻辑控制，提高计算板卡的复用性。此外，还提供了对外调试接口，用于所述计算板卡的主板调试，便于计算板卡的集成调试，使得计算板卡更开放、更灵活地为各种计算模型提供调试条件，增强适配性。

附图说明

构成本申请的一部分的附图用来提供对本申请的进一步理解，使得本申请的其它特征、目的和优点变得更明显。本申请的示意性实施例附图及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是本实用新型计算机硬件的应用组成示意图；

图2是本实用新型智能计算模块电路的示意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、***、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

在本申请中，术语“上”、“下”、“左”、“右”、“前”、“后”、“顶”、“底”、“内”、“外”、“中”、“竖直”、“水平”、“横向”、“纵向”等指示的方位或位置关系为基于附图所示的方位或位置关系。这些术语主要是为了更好地描述本申请及其实施例，并非用于限定所指示的装置、元件或组成部分必须具有特定方位，或以特定方位进行构造和操作。

并且，上述部分术语除了可以用于表示方位或位置关系以外，还可能用于表示其他含义，例如术语“上”在某些情况下也可能用于表示某种依附关系或连接关系。对于本领域普通技术人员而言，可以根据具体情况理解这些术语在本申请中的具体含义。

另外，术语“多个”的含义应为两个以及两个以上。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

实施例1

本申请重新定义计算机硬件，通过把计算机硬件重新划分计算层、融合层、承载层，实现密度、成本和灵活性方面的完美配合。

如图1所示，计算机硬件通过计算层、融合层、承载层，实现数据的交互和处理。每层计算层、融合层、承载层具体应用时，是通过对应的计算板卡、融合板卡、承载板实现的。通过该集成的板卡应用***，实现信息交互、高速网络融合，能够融合适应多种应用网络，达到更智能、更开放、更灵活地为未来各种计算模型提供更优化的网络方案，提高融合网卡的集成度。

本发明提出的计算板卡，在其PCB板上集成有CPU处理器、内存、高速连接器、电源模块以及BMC/CPLD/PCH管理芯片等，使其能够通过高速连接器和承载板以及融合板卡实现数据交互对接，与此同时，还能够通过BMC/CPLD/PCH等管理芯片，为计算板卡增加不同的逻辑控制功能，使得本申请的计算板卡能够适配多种逻辑控制，提高计算板卡的复用性。此外，还提供了对外调试接口，用于所述计算板卡的主板调试，便于计算板卡的集成调试，使得计算板卡更开放、更灵活地为各种计算模型提供调试条件，增强适配性。

如图2所示，本申请第一方面提供一种智能计算模块电路，包括：

内存；采用DDR4内存槽，可以作为处理器的驱动储存和数据储存；

处理器；优选采用CPU处理器，对通过高速连接器从承载板和融化板卡采集的信息进行处理并返回，以及将计算信息储存；

通信总线；作为数据线，可以用来传输数据或者作为电路的供电线路；

高速连接器；作为计算板卡的通信接口，是板卡上必要的通信接口。高速连接器，可以根据与不同的板卡通信的方式，设定其接口，以及对应连接板卡的接口数量。高速连接器的接口，需要满足高度集成的原则，实现与不同网络板卡的对接通信，其接口定义可以由用户进行设定；

管理芯片；作为智能计算模块电路的控制中心，对CPU处理器处理后的信息进行逻辑转发；

所述内存电连接所述处理器；

所述处理器通过所述通信总线电连接所述高速连接器，所述高速连接器电连接融合板卡；

所述管理芯片电连接在所述处理器和承载板之间。

本实施例将描述在通电情况下的应用。

如图2所示，本实施例，智能计算模块电路具体实施时，将通过电路接电，电源电路优先通过CPU处理器进行逻辑处理。高速连接器作为处理器的数据接口，用于从融合卡(融合层)/承载板(承载层)处接收数据，通过高速总线传输至处理器，经过处理器处理后保存在内存在内存槽配置的内存条中，并返回至融合卡(融合层)/承载板(承载层)。其中，从承载板处的数据，可以通过其他独立的管理芯片如PCH芯片进行逻辑运算，当从承载板传输过来的数据后，首先通过处理器处理，再通过管理芯片如PCH芯片进行运算，运算后返回至承载板。

高速连接器作为数据接口，其接口(引脚)定义，可以根据与其插接配置的处理器芯片型号或者功能板卡类型进行定义，如承载层与计算层的接口定义见下表1：

表1---承载层与计算层的接口定义

上述定义接口，仅仅是本实施例提供的优选定义接口，具体可以由用户根据配置的板卡类型或者处理芯片型号进行配置。

作为本申请的一种可选实施方案，可选地，所述内存为DDRA内存槽。为了便于提高储存容量，为每一个CPU处理器配置有至少一个所述DDRA内存槽。

作为本申请的一种可选实施方案，可选地，所述处理器包括并行设置的处理器-1和处理器-2，所述处理器-1和处理器-2分别电连接一个所述内存。

优选地，如图2所示，每个CPU处理器配置有六个DDRA内存槽，其中ABCDEF---DDRA内存槽，对应配置于CPU处理器-1，GHJKLM---DDRA内存槽，对应配置于CPU处理器-2。

本实施例，承载层的板卡专注与供电，输入输出的端口；计算层的板卡专注于计算和资源配置；因此在智能计算模块电路与承载板的接口上定义了1组千兆网络，8组可配的PCIE/SATA，一组PCIE，一组SATA，2组USB3.0,一组VGA，IPMI总线以及电源和控制信号线。而融合层的板卡专注于数据传输(外部的数据如何传输给CPU计算)和特种数据处理(图形处理，AI训练，算法运算等)，因此在智能计算模块电路与融合卡的接口上定义了32对高速数据总线，典型应用为2组PCI Express x 16高速总线，一组IPMI管理总线，以及电源和控制信号线，满足大部分的应用需求。具体的：

作为本申请的一种可选实施方案，可选地，所述通信总线包括至少一PCI Expressx 16高速总线、至少一DMI总线、至少一PCI Express x 1高速总线和至少一LPC总线，其中：

所述处理器的输出端通过所述PCI Express x 16高速总线电连接所述高速连接器、另一输出端通过所述DMI总线电连接所述管理芯片。

作为本申请的一种可选实施方案，可选地，所述高速连接器包括并行设置的高速连接器-1和高速连接器-2，所述高速连接器-1和所述高速连接器-2分别电连接所述融合板卡。

作为本申请的一种可选实施方案，可选地，所述处理器包括并行设置的处理器-1和处理器-2，所述高速连接器包括并行设置的高速连接器-1和高速连接器-2；其中：

所述处理器-1通过一PCI Express x 16高速总线电连接所述高速连接器-1，所述处理器-2通过一PCI Express x 16高速总线电连接所述高速连接器-2。

高速连接器-1和所述高速连接器-2，并行设置在电路中，分别作为处理器-1和处理器-2的通信接口。

计算板卡上处理CPU处理器芯片，本申请还在计算板卡上设有其他可以单独运行的管理芯片。如PCH桥片、BMC板级管理控制器以及CPLD时序控制芯片，可以应对不同的逻辑管理需要以及对应的数据处理计算。

如图2所示，作为本申请的一种可选实施方案，可选地，所述管理芯片包括：

PCH芯片，其输入端通过所述DMI总线与所述处理器-1的输出端电连接、输出端通过PCH芯片的VGA-SATA-USB-PCIE引脚与所述承载板电连接。

PCH芯片，主要是PCH桥片，主要用于I/O控制；PCH芯片的输入端通过一DMI总线处理器-1的输出端电连接，PCH芯片的输出端通过PCH芯片的VGA-SATA-USB-PCIE引脚(插接时主要用到的引脚)与所述承载板电连接。

作为本申请的一种可选实施方案，可选地，所述通信总线还包括：

BMC芯片，其输入端通过PCI Express x 1高速总线和LPC总线与所述PCH芯片的侧边输出端电连接、输出端通过BMC芯片的LAN-IPMI-UART引脚与所述承载板电连接。

BMC芯片，主要是BMC板级管理控制器，用于智能计算模块电路的基层电路控制，主要是独立的辅助控制电路。BMC芯片串接在PCH桥片和承载板之间，BMC芯片，其输入端通过PCI Express x 1高速总线和LPC总线与所述PCH芯片的侧边输出端电连接、输出端通过BMC芯片的LAN-IPMI-UART引脚与所述承载板电连接。

BMC板级管理控制器可以应对不同的逻辑管理需要以及对应的数据处理计算。

PCH桥片以及BMC板级管理控制器，可以单独在计算板卡上进行配置和使用，也可以串接进行使用，比如将PCH芯片串接在计算板卡的CPU处理器和承载板之间，实现通过PCH芯片对处理器计算的数据进行二次逻辑运算后，再发送至承载板。BMC芯片可以作为PCH芯片的辅助管理功能，可以通过PCH芯片的引脚串接承载板。

PCH桥片以及BMC板级管理控制器的功能，本实施例不再赘述。PCH桥片以及BMC板级管理控制器等芯片的具体选用型号，本实施例不作限定。

实施例2

本申请第二方面提供一种计算板卡，包括PCB板，所述PCB板上配置有第一方面所述的智能计算模块电路。

本实施例，在计算板卡的PCB板上配置有第一方面所述的智能计算模块电路，使得计算板卡具备上述实施例1所述的应用电路功能。其具体应用参见实施例1的描述。

实施例3

本申请第三方面提供一种计算机，包括第二方面所述的计算板卡。

以上所述仅为本申请的优选实施例而已，并不用于限制本申请，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (10)

1.一种智能计算模块电路，其特征在于，包括：

内存；

处理器；

通信总线；

高速连接器；

管理芯片；

所述内存电连接所述处理器；

所述处理器通过所述通信总线电连接所述高速连接器，所述高速连接器电连接融合板卡；

所述管理芯片电连接在所述处理器和承载板之间。

2.如权利要求1所述的智能计算模块电路，其特征在于，所述内存为DDRA内存槽。

3.如权利要求1所述的智能计算模块电路，其特征在于，所述处理器包括并行设置的处理器-1和处理器-2，所述处理器-1和处理器-2分别电连接一个所述内存。

4.如权利要求3所述的智能计算模块电路，其特征在于，所述通信总线包括至少一PCIExpress x 16高速总线、至少一DMI总线、至少一PCI Express x 1高速总线和至少一LPC总线，其中：

所述处理器的输出端通过所述PCI Express x 16高速总线电连接所述高速连接器、另一输出端通过所述DMI总线电连接所述管理芯片。

5.如权利要求1所述的智能计算模块电路，其特征在于，所述高速连接器包括并行设置的高速连接器-1和高速连接器-2，所述高速连接器-1和所述高速连接器-2分别电连接所述融合板卡。

6.如权利要求5所述的智能计算模块电路，其特征在于，所述处理器包括并行设置的处理器-1和处理器-2，所述高速连接器包括并行设置的高速连接器-1和高速连接器-2；其中：

所述处理器-1通过一PCI Express x 16高速总线电连接所述高速连接器-1，所述处理器-2通过一PCI Express x 16高速总线电连接所述高速连接器-2。

7.如权利要求4所述的智能计算模块电路，其特征在于，所述管理芯片包括：

PCH芯片，其输入端通过所述DMI总线与所述处理器-1的输出端电连接、输出端通过PCH芯片的VGA-SATA-USB-PCIE引脚与所述承载板电连接。

8.如权利要求7所述的智能计算模块电路，其特征在于，所述通信总线还包括：

BMC芯片，其输入端通过PCI Express x 1高速总线和LPC总线与所述PCH芯片的侧边输出端电连接、输出端通过BMC芯片的LAN-IPMI-UART引脚与所述承载板电连接。

9.一种计算板卡，其特征在于，包括PCB板，所述PCB板上配置有权利要求1-8中任一项所述的智能计算模块电路。

10.一种计算机，其特征在于，包括权利要求9所述的计算板卡。

Images