CN217507312U - 半导体封装装置 - Google Patents
半导体封装装置 Download PDFInfo
- Publication number
- CN217507312U CN217507312U CN202221118976.5U CN202221118976U CN217507312U CN 217507312 U CN217507312 U CN 217507312U CN 202221118976 U CN202221118976 U CN 202221118976U CN 217507312 U CN217507312 U CN 217507312U
- Authority
- CN
- China
- Prior art keywords
- pad
- bonding pad
- present application
- carrier
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Wire Bonding (AREA)
Abstract
本申请实施例提供了一种半导体封装装置,包括:载板,包括第一焊盘;电子元件,设置于所述载板上,并包括第二焊盘,所述第一焊盘与所述第二焊盘电连接,其中,所述第一焊盘的宽度大于所述第二焊盘。
Description
技术领域
本申请涉及半导体封装技术领域,具体涉及半导体封装装置。
背景技术
随着电子产品日新月异,以及电子元件数量提升与产品微小化需求,铜柱尺度与节距(pitch)缩小后,如图1A和1B所示,锡球51间易产生桥接导致短路。且在目前量产机台以高产能为优先考量,并无法达到高精度需求,如图1C所示,易产生锡球51位移桥接衍生等等短路问题。
实用新型内容
第一方面,本申请实施例提供一种半导体封装装置,包括:
载板,包括第一焊盘;
电子元件,设置于所述载板上,并包括第二焊盘,所述第一焊盘与所述第二焊盘电连接,其中,所述第一焊盘的宽度大于所述第二焊盘。
在一些可选的实施方式中,所述装置还包括:
连接件,所述第一焊盘通过所述连接件电连接所述第二焊盘。
在一些可选的实施方式中,所述连接件包括焊球。
在一些可选的实施方式中,所述连接件上窄下宽。
在一些可选的实施方式中,所述连接件侧面具有凹陷弧面结构。
在一些可选的实施方式中,所述装置还包括:
支撑结构,设置于所述载板与所述电子元件间。
在一些可选的实施方式中,所述支撑结构用以支撑所述电子元件平行于所述载板。
在一些可选的实施方式中,所述支撑结构包括第一支撑柱和第二支撑柱,所述第一支撑柱和所述第二支撑柱对应所述电子元件主动面相对的两个端部设置于所述载板上。
在一些可选的实施方式中,所述载板还包括与所述第一焊盘相邻设置的第三焊盘,所述载板上设置有阻挡结构,所述阻挡结构设置于所述第一焊盘与所述第三焊盘之间。
在一些可选的实施方式中,所述阻挡结构顶端高于所述第一焊盘和所述第三焊盘的上表面。
在一些可选的实施方式中,所述阻挡结构顶端部上窄下宽。
在一些可选的实施方式中,所述阻挡结构顶端部侧面具有凸起弧面结构。
在本申请提供的半导体封装装置中,通过设计半导体封装装置包括:载板,包括第一焊盘;电子元件,设置于载板上,并包括第二焊盘,第一焊盘与第二焊盘电连接,其中,第一焊盘的宽度大于第二焊盘;通过设置第一焊盘的宽度大于第二焊盘,使第一焊盘与第二焊盘通过锡球电连接时,锡球能够受到表面张力影响呈现凹陷弧面的摊锡外形,借此改善桥接短路问题。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本申请的其它特征、目的和优点将会变得更明显:
图1A是现有技术中问题的一个案例;
图1B是现有技术中问题一个案例的局部放大示意图;
图1C是现有技术中问题的又一个案例;
图2A是根据本申请的半导体封装装置的一个实施例的纵向截面结构示意图;
图2B是根据本申请的半导体封装装置的一个实施例的局部纵向截面结构示意图;
图2C是根据本申请的半导体封装装置的一个实施例的局部上视结构示意图;
图3A至图3O是根据本申请的一个实施例在各个阶段制造的半导体封装装置的纵向截面结构示意图。
符号说明:
11-载板;12-电子元件;13-连接件;14-支撑结构;141-第一支撑柱;142-第二支撑柱;15-阻挡结构;21-第一焊盘;22-第二焊盘;23-第三焊盘;31-阻挡层;32-光刻胶;33-第一通孔;34-第二通孔;35-第三通孔;36-第四通孔;37-第五通孔;51-锡球。
具体实施方式
下面结合附图和实施例对说明本申请的具体实施方式,通过本说明书记载的内容本领域技术人员可以轻易了解本申请所解决的技术问题以及所产生的技术效果。可以理解的是,此处所描述的具体实施例仅仅用于解释相关发明,而非对该发明的限定。另外,为了便于描述,附图中仅示出了与有关发明相关的部分。
应容易理解,本申请中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释,使得“在...上”不仅意味着“直接在某物上”,而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外,为了便于描述,本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外,空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向),并且在本文中使用的空间相对描述语可以被同样地相应地解释。
本文中所使用的术语“层”是指包括具有一定厚度的区域的材料部分。层可以在整个下层或上层结构上延伸,或者可以具有小于下层或上层结构的范围的程度。此外,层可以是均质或不均质连续结构的区域,其厚度小于连续结构的厚度。例如,层可以位于连续结构的顶表面和底表面之间或在其之间的任何一对水平平面之间。层可以水平地、垂直地和/或沿着锥形表面延伸。基板(substrate)可以是一层,可以在其中包括一个或多个层,和/或可以在其上、之上和/或之下具有一个或多个层。一层可以包括多层。例如,半导体层可以包括一个或多个掺杂或未掺杂的半导体层,并且可以具有相同或不同的材料。
需要说明的是,说明书附图中所绘示的结构、比例、大小等,仅用于配合说明书所记载的内容,以供本领域技术人员的了解与阅读,并非用以限定本申请可实施的限定条件,故不具技术上的实质意义,任何结构的修饰、比例关系的改变或大小的调整,在不影响本申请所能产生的功效及所能达成的目的下,均应仍落在本申请所揭示的技术内容得能涵盖的范围内。同时,本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语,也仅为便于叙述的明了,而非用以限定本申请可实施的范围,其相对关系的改变或调整,在无实质变更技术内容下,当也视为本申请可实施的范畴。
还需要说明的是,本申请的实施例对应的纵向截面可以为对应前视图方向截面,横向截面可以为对应右视图方向截面,而水平截面可以为对应上视图方向截面。
另外,在不冲突的情况下,本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
参考图2A,图2A是根据本申请的一个实施例半导体封装装置200的纵向截面结构示意图。如图2A所示,本申请的半导体封装装置200可包括:载板11,包括第一焊盘21;电子元件12,设置于载板11上,并包括第二焊盘22,第一焊盘21与第二焊盘22电连接,其中,第一焊盘21的宽度大于第二焊盘22。
载板11可以是由导电材料和介电材料(Dielectric)组成的基板、线路层或重布线层。这里,介电材料可包括有机物和/或无机物,其中有机物例如可以是:聚酰胺纤维(Polyamide,PA)、聚酰亚胺(Polyimide,PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole,PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg,预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等,而无机物例如可以是硅(Si),玻璃(glass),陶瓷(ceramic),氧化硅,氮化硅,氧化钽等。导电材料可包括种子层和金属层。这里,种子层例如可以是钛(Ti),钨(W),镍(Ni)等,而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
本申请对于电子元件12的类型不做具体限定,电子元件12例如可包括晶粒(die)、ASIC(Application Specific Integrated Circuit,专用集成电路)芯片、电源管理电路(Power Management Integrated Circuit,PMIC)芯片或HBM(High Bandwidth Memory,高带宽存储器)芯片等。
通过设置第一焊盘21的宽度大于第二焊盘22,使第一焊盘21与第二焊盘22通过锡球电连接时,锡球能够受到表面张力影响呈现凹陷弧面的摊锡外形,借此改善桥接短路问题,并且可以让锡球结合有更大的位移接受度,提高了焊接制程的容错率。
在一些可选的实施方式中,如图2A所示,半导体封装装置200还包括:
连接件13,第一焊盘21通过连接件13电连接第二焊盘22。
本申请实施例中,连接件13例如可以是焊球(Solder ball)、焊料凸块(Solderbump)、导电柱(Conductive Pillar)、焊垫(Solder Pad)等。
继续参考图2B,图2B是根据本申请一个实施例半导体封装装置200B的局部纵向截面结构示意图,图2B与图2A中虚线部分的局部结构相对应。在一些可选的实施方式中,如图2B所示,连接件13上窄下宽。
在一些可选的实施方式中,如图2B所示,连接件13侧面具有凹陷弧面结构。
可以理解的是,连接件13由于其焊锡在热制程中形成的焊球受表面张力的影响,在第一焊盘21宽度大于第二焊盘22的情况下,焊球能够形成上窄下宽的结构,并且,锡球能够受到表面张力影响呈现凹陷弧面的摊锡外形,可以让锡球结合有更大的位移接受度,提高了焊接制程的容错率。
在一些可选的实施方式中,如图2A所示,半导体封装装置200还包括:
支撑结构14,设置于载板11与电子元件12间。
这里,支撑结构14能够支撑电子元件12平行于载板11。在一些实施例中,如图2C所示,支撑结构14能够作为标记(Mark),用于在半导体封装制程中用作对位参照。
在一些可选的实施方式中,如图2A所示,支撑结构14包括第一支撑柱141和第二支撑柱142,第一支撑柱141和第二支撑柱142对应电子元件12主动面相对的两个端部设置于载板11上。
下面继续参考图2C,图2C是本申请一个实施例半导体封装装置200C的局部上视结构示意图,图2C是对应图2A和2B中第一焊盘21所在平面的上视结构示意图,在一些可选的实施方式中,如图2A、2B及2C所示,载板11还包括与第一焊盘21相邻设置的第三焊盘23,载板11上设置有阻挡结构15,阻挡结构15设置于第一焊盘21与第三焊盘23之间。
阻挡结构15可以是由低介电材料制成,低介电材料例如可包括氧化硅、氮化硅等硅基材料。
在一些可选的实施方式中,如图2A和2B所示,阻挡结构15顶端等于或高于第一焊盘21和第三焊盘23的上表面。以形成对第一焊盘21和第三焊盘23上焊料的阻挡,避免焊料在焊接时溢流到其他焊盘而发生桥接,例如自第一焊盘21溢流到第三焊盘23,并能减少应力集中。阻挡结构15顶端高于第一焊盘21和第三焊盘23的上表面时可得到较佳的阻挡效果。
在一些可选的实施方式中,如图2A和2B所示,阻挡结构15顶端部上窄下宽。当焊料在焊接过程中接触到阻挡结构15时,此形状有利于焊料流到第一焊盘21和第三焊盘23上,而不会残留在阻挡结构15上。
在一些可选的实施方式中,如图2A和2B所示,阻挡结构15顶端部侧面具有凸起弧面结构。当焊料在焊接过程中接触到阻挡结构15时,此形状有利于焊料流到第一焊盘21和第三焊盘23上,而不会残留在阻挡结构15上。下面参考图3A至图3I,图3A至图3O是根据本公开的一个实施例在各个阶段制造的半导体封装装置300A、300B、300C、300D、300E、300F、300G、300H、300I、300J、300K、300L、300M、300N及300O的纵向截面结构示意图。
参考图3A,提供载板11,在载板11上设置阻挡层31。
参考图3B,在阻挡层31上设置光刻胶32。
参考图3C,移除部分光刻胶32以形成相邻的多个第一通孔33。
这里,例如可通过曝光等形式移除部分光刻胶32。
参考图3D,移除第一通孔33对应的部分阻挡层31,以形成第二通孔34,载板11对应第二通孔34的上表面经第二通孔34露出。
这里,例如可通过蚀刻等形式移除第一通孔33对应的部分阻挡层31。
参考图3E,经第二通孔34在载板11上设置金属材料,以形成相邻的第一焊盘21和第三焊盘23。
这里,设置金属材料可以采用以下技术:物理气相沉积(Physical VaporDeposition,PVD)、电镀(plating)、化学镀(Electroless plating)、印刷(printing)、灌注(potting)等。
参考图3F,移除光刻胶32及光刻胶32上的金属材料(见图3E),以使阻挡层31露出。
这里,可通过研磨等方式移除光刻胶32上的金属材料,通过曝光等形式移除光刻胶32。
参考图3G,在阻挡层31上设置光刻胶32。
参考图3H,移除部分光刻胶32以形成第三通孔35,第一焊盘21与第三焊盘23之间的阻挡层31至少部分经第三通孔35露出。
这里,例如可通过曝光等形式移除部分光刻胶32。
参考图3I,经第三通孔35在阻挡层31露出面上设置低介电材料,以形成阻挡结构15。
参考图3J,移除光刻胶32(见图3I)及光刻胶32上的低介电材料(见图3I)。
这里,可通过研磨等方式移除光刻胶32上的低介电材料,通过曝光等形式移除光刻胶32。
参考图3K,在阻挡层31上设置光刻胶32。
参考图3L,移除部分光刻胶32以形成第四通孔36和第五通孔37,载板11两端的阻挡层31至少部分经第四通孔36和第五通孔37露出。
这里,例如可通过曝光等形式移除部分光刻胶32。
参考图3M,经第四通孔36和第五通孔37在对应载板11两端的阻挡层31上设置金属材料,形成第一支撑柱141和第二支撑柱142,以形成支撑结构14。
这里,设置金属材料可以采用以下技术:物理气相沉积(Physical VaporDeposition,PVD)、电镀(plating)、化学镀(Electroless plating)、印刷(printing)、灌注(potting)等。
参考图3N,移除光刻胶32(见图3M)及光刻胶上的金属材料(见图3M),以使第一焊盘21露出。
这里,可通过研磨等方式移除光刻胶32上的金属材料,通过曝光等形式移除光刻胶32。
参考图3O,首先,提供电子元件12,电子元件12包括第二焊盘22,第一焊盘21的宽度大于第二焊盘22的宽度。
然后,将电子元件12设置于载板11上,通过连接件13电连接第一焊盘21和第二焊盘22。
在电连接制程上例如可以采用倒装芯片焊接(Flip Chip Bonding,FCB)、热压焊接(Thermal Compression Bonding,TCB)或类似技术。
本公开的提供的制造半导体封装装置的方法能够实现与前述半导体封装装置类似的技术效果,这里不再赘述。
尽管已参考本申请的特定实施例描述并说明本申请,但这些描述和说明并不限制本申请。所属领域的技术人员可清楚地理解,可进行各种改变,且可在实施例内替代等效组件而不脱离如由所附权利要求书限定的本申请的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等,本申请中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本申请的其它实施例。应将说明书和图示视为说明性的,而非限制性的。可作出修改,以使特定情况、材料、物质组成、方法或过程适应于本申请的目标、精神以及范围。所有此些修改都落入此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法,但应理解,可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此,除非本文中特别指示,否则操作的次序和分组并不限制本申请。
Claims (10)
1.一种半导体封装装置,其特征在于,包括:
载板,包括第一焊盘;
电子元件,设置于所述载板上,并包括第二焊盘,所述第一焊盘与所述第二焊盘电连接,其中,所述第一焊盘的宽度大于所述第二焊盘。
2.根据权利要求1所述的装置,其特征在于,所述装置还包括:
连接件,所述第一焊盘通过所述连接件电连接所述第二焊盘。
3.根据权利要求2所述的装置,其特征在于,所述连接件包括焊球。
4.根据权利要求2所述的装置,其特征在于,所述连接件上窄下宽。
5.根据权利要求4所述的装置,其特征在于,所述连接件侧面具有凹陷弧面结构。
6.根据权利要求1所述的装置,其特征在于,所述装置还包括:
支撑结构,设置于所述载板与所述电子元件间。
7.根据权利要求1所述的装置,其特征在于,所述载板还包括与所述第一焊盘相邻设置的第三焊盘,所述载板上设置有阻挡结构,所述阻挡结构设置于所述第一焊盘与所述第三焊盘之间。
8.根据权利要求7所述的装置,其特征在于,所述阻挡结构顶端高于所述第一焊盘和所述第三焊盘的上表面。
9.根据权利要求8所述的装置,其特征在于,所述阻挡结构顶端部上窄下宽。
10.根据权利要求9所述的装置,其特征在于,所述阻挡结构顶端部侧面具有凸起弧面结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221118976.5U CN217507312U (zh) | 2022-05-10 | 2022-05-10 | 半导体封装装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202221118976.5U CN217507312U (zh) | 2022-05-10 | 2022-05-10 | 半导体封装装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN217507312U true CN217507312U (zh) | 2022-09-27 |
Family
ID=83352439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202221118976.5U Active CN217507312U (zh) | 2022-05-10 | 2022-05-10 | 半导体封装装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN217507312U (zh) |
-
2022
- 2022-05-10 CN CN202221118976.5U patent/CN217507312U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6415974B2 (en) | Structure of solder bumps with improved coplanarity and method of forming solder bumps with improved coplanarity | |
US9589938B2 (en) | Semiconductor device including an embedded surface mount device and method of forming the same | |
US6740577B2 (en) | Method of forming a small pitch torch bump for mounting high-performance flip-flop devices | |
TWI331797B (en) | Surface structure of a packaging substrate and a fabricating method thereof | |
US9013037B2 (en) | Semiconductor package with improved pillar bump process and structure | |
US7812460B2 (en) | Packaging substrate and method for fabricating the same | |
US8846519B2 (en) | Interconnections for fine pitch semiconductor devices and manufacturing method thereof | |
US8119451B2 (en) | Method of manufacturing semiconductor package and method of manufacturing substrate for the semiconductor package | |
US20060223313A1 (en) | Copper interconnect post for connecting a semiconductor chip to a substrate and method of fabricating the same | |
TWI344186B (en) | Manufacturing method of package substrate | |
US7956472B2 (en) | Packaging substrate having electrical connection structure and method for fabricating the same | |
US6781221B2 (en) | Packaging substrate for electronic elements and electronic device having packaged structure | |
US7340829B2 (en) | Method for fabricating electrical connection structure of circuit board | |
US10420211B2 (en) | Semiconductor package device | |
CN217507312U (zh) | 半导体封装装置 | |
TWI553775B (zh) | 利用焊料遮罩補片局限導電凸塊材料的半導體裝置及方法 | |
US7985622B2 (en) | Method of forming collapse chip connection bumps on a semiconductor substrate | |
US10224300B2 (en) | Pad structure and manufacturing method thereof | |
KR100959856B1 (ko) | 인쇄회로기판 제조방법 | |
CN219917164U (zh) | 半导体封装装置 | |
US11282777B2 (en) | Semiconductor package and method of manufacturing the same | |
US12021034B2 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
KR100790447B1 (ko) | 플립 칩 본딩 패키지의 범프 형성방법 | |
US20240006281A1 (en) | Semiconductor structure, packaging device and method for manufacturing semiconductor structure | |
TWI498982B (zh) | 在以焊料遮罩補綴的回焊期間局限導電凸塊材料的半導體裝置和方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |