CN217334057U - 电子元件模块 - Google Patents

电子元件模块 Download PDF

Info

Publication number
CN217334057U
CN217334057U CN202090000479.8U CN202090000479U CN217334057U CN 217334057 U CN217334057 U CN 217334057U CN 202090000479 U CN202090000479 U CN 202090000479U CN 217334057 U CN217334057 U CN 217334057U
Authority
CN
China
Prior art keywords
electronic component
component module
heat dissipation
substrate
columnar bodies
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202090000479.8U
Other languages
English (en)
Inventor
楠元彦
山口理
番场真一郎
楠山贵文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN217334057U publication Critical patent/CN217334057U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K5/00—Casings, cabinets or drawers for electric apparatus
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/20—Modifications to facilitate cooling, ventilating, or heating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Thermal Sciences (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

电子元件模块(10)具备基板(20)、发热性强的电子元件(31)、散热部件(40)以及密封树脂(50)。电子元件(31)安装于基板(20)。散热部件(40)具备平板部(41)和多个柱状体(42)。密封树脂(50)覆盖基板(20)的第一主表面(21)侧。电子元件(31)被密封树脂(50)覆盖，散热部件(40)除平板部(41)的顶面(411)之外被密封树脂(50)覆盖。多个柱状体(42)配置于平板部(41)的外周部(410)，为从平板部(41)的底面(412)突出的形状。多个柱状体(42)具备与平板部(41)连接的根部(421)和与基板(20)连接的末端部(422)。在俯视电子元件模块(10)时，末端部(422)的位置没有比根部(421)的位置靠外侧。

Description

电子元件模块
技术领域
本实用新型涉及包括发热元件的电子元件模块。
背景技术
在专利文献1-3记载有安装于基板的IC的散热构造。在专利文献1-3 的结构中，IC由密封部件或树脂密封。专利文献1-3的结构具备散热板。通过该散热板对IC进行散热。
在专利文献1中公开了散热板与IC的顶面接触，该散热板的外周的局部向基板侧弯曲，并接合于基板的结构。在专利文献2中公开了散热板经由密封部件而与IC的顶面对置配置的结构。在专利文献3的结构中公开了散热板经由粘合剂而粘合于IC的顶面的结构。在专利文献1-3的结构中，散热板的顶面(与IC侧相反一侧的面)向密封树脂之外暴露。
专利文献1:美国专利5977626号
专利文献2:美国专利2006/0292741号
专利文献3:日本特开2004-327556号公报
然而，在专利文献1-3所示那样的结构中，由于散热板与密封树脂之间的线膨胀系数之差，而有时散热板与密封树脂剥离。由此，可能在散热板与密封树脂之间产生间隙，从而可靠性降低。
实用新型内容
因此，本实用新型的目的在于抑制散热板与密封树脂之间产生间隙，提高可靠性。
该实用新型的电子元件模块具备基板、第一电子元件、散热部件以及第一密封树脂。基板具有相互对置的第一主表面和第二主表面。第一电子元件为发热元件，安装于基板的第一主表面。在俯视基板的第一主表面时散热部件配置成与第一电子元件重叠。第一密封树脂配置于基板的第一主表面侧，覆盖第一主表面和第一电子元件，并具有与散热部件接触的部分。
散热部件具备主体部和辅助部。主体部相对于第一电子元件而配置于与基板相反一侧。辅助部与主体部的外周部连接，并从主体部向基板侧突出。辅助部具有与主体部连接的根部和与根部相反一侧的末端部。辅助部中至少一部分辅助部的末端部与基板连接。辅助部倾斜为，在俯视主体部时，至少一部分辅助部的末端部的位置比根部靠主体部的内侧。
在该结构中，主体部的收缩被辅助部抑制。由此，抑制散热部件与第一密封树脂之间的粘合面的剥离。
根据该实用新型，能够抑制散热板与密封树脂之间产生间隙，从而可靠性提高。
附图说明
图1的(A)是表示第一实施方式的电子元件模块的结构的侧剖视图，图1的(B)是省略了该电子元件模块中的密封树脂和屏蔽部件的侧剖视图，图1的(C)是省略了该电子元件模块中的屏蔽部件的俯视图。
图2的(A)是散热部件的俯视图，图2的(B)是散热部件的第一侧视图，图2的(C)是散热部件的第二侧视图，图2的(D)是散热部件的 A-A剖视图，图2的(E)是将散热部件的局部放大的俯视图。
图3是将散热部件与基板之间的接合位置放大的图。
图4的(A)、图4的(B)、图4的(C)是表示散热部件的派生例的图。
图5是表示第二实施方式的电子元件模块的结构的侧剖视图。
图6的(A)是第二实施方式的散热部件的俯视图，图6的(B)是该散热部件的第一侧视图，图6的(C)是该散热部件的第二侧视图。
图7是表示第三实施方式的散热部件的结构的侧视图。
图8是表示第四实施方式的电子元件模块的结构的侧剖视图。
图9的(A)是第四实施方式的散热部件的俯视图，图9的(B)是该散热部件的第一侧视图，图9的(C)是该散热部件的第二侧视图。
图10的(A)是第五实施方式的散热部件的俯视图，图10的(B)是该散热部件的第一侧视图，图10的(C)是该散热部件的第二侧视图。
图11是表示第六实施方式的电子元件模块的结构的侧剖视图。
图12是表示第六实施方式的电子电路模块的变形例的结构的侧剖视图。
图13是表示第六实施方式的电子电路模块的变形例的结构的侧剖视图。
具体实施方式
(第一实施方式)
参照附图对本实用新型的第一实施方式的电子元件模块进行说明。图 1的(A)是表示第一实施方式的电子元件模块的结构的侧剖视图。图1 的(B)是省略了第一实施方式的电子元件模块中的密封树脂和屏蔽部件的侧剖视图。图1的(C)是省略了第一实施方式的电子元件模块中的屏蔽部件的俯视图。
如图1的(A)、图1的(B)以及图1的(C)所示，电子元件模块10 具备基板20、电子元件31、多个电子元件32、散热部件40、密封树脂 50以及屏蔽部件60。电子元件31对应于本实用新型的“第一电子元件”，电子元件32对应于本实用新型的“第二电子元件”。密封树脂50对应于本实用新型的“第一密封树脂”。此外，电子元件31和电子元件32的个数并不限定于本实施方式所示的情况。
基板20具有第一主表面21、第二主表面22以及侧面。基板20的主体为绝缘体。在绝缘体形成有规定的电极图案。第一主表面21与第二主表面22相互对置。基板20为陶瓷基板，但也可以为树脂基板。另外，基板20也可以为多层基板。基板20具备多个电子元件用电极231、多个电子元件用电极232、多个散热部件用电极240以及多个外部连接用电极 250。多个电子元件用电极231、多个电子元件用电极232以及多个散热部件用电极240形成于第一主表面21。多个外部连接用电极250形成于第二主表面22。多个电子元件用电极231、多个电子元件用电极232、多个散热部件用电极240以及多个外部连接用电极250通过形成于基板20 的电极图案而连接。此时，电极图案形成为实现电子元件模块10的电路结构。多个电子元件用电极231配置于由多个散热部件用电极240围起的区域之内。多个电子元件用电极232配置于由多个散热部件用电极240围起的区域之外。
电子元件31为发热性强的发热元件。电子元件31例如为使用了半导体基板的IC、使用了压电基板的弹性波滤波器等。电子元件31例如为平板状，具有安装面和与安装面相反一侧的顶面。电子元件31的功能部形成于安装面侧。电子元件31使用焊剂等安装于多个电子元件用电极231。
多个电子元件32为比电子元件31发热性差的电子元件。电子元件 32例如为电阻元件、电感元件、电容元件等贴片式安装元件。电子元件 32使用焊剂等安装于多个电子元件用电极232。
散热部件40具备平板部41和多个柱状体42。平板部41对应于本实用新型的“主体部”，柱状体42对应于本实用新型的“辅助部”。散热部件40由热导率高的材质构成，例如由铜(Cu)构成的。平板部41和多个柱状体42一体形成。
在俯视基板20的第一主表面21和第二主表面22时，平板部41与电子元件31重叠，与多个电子元件32不重叠。平板部41具有顶面411和底面412。底面412与电子元件31的顶面接近，并配置为与该顶面大致平行。
多个柱状体42为从平板部41的底面412(平板面)突出的形状。多个柱状体42沿平板部41的外周隔开间隔配置。多个柱状体42使用接合件490安装于多个散热部件用电极240。
通过该结构，电子元件31的顶面和侧面由散热部件40围起。此时，电子元件31的顶面与散热部件40的平板部41以规定的面积对置，并且接近。因此，由电子元件31产生的热量高效地传递至散热部件40的平板部41。此外，对散热部件40的更具体的形状进行后述。
密封树脂50由绝缘性树脂构成。密封树脂50覆盖基板20的第一主表面21侧。更具体而言，密封树脂50覆盖基板20的第一主表面21、电子元件31以及多个电子元件32。
并且，密封树脂50覆盖散热部件40的除顶面之外的部分。更具体而言，密封树脂50覆盖散热部件40的平板部41的侧面和底面以及辅助部 (多个柱状体42)。而且，密封树脂50的顶面与平板部41的顶面处于一个面。
这里，如上述那样，散热部件40具备多个柱状体42隔开间隔配置的结构。由此，密封树脂50容易从散热部件40的外侧进入内侧。因此，变得容易实现利用密封树脂50覆盖电子元件31的形状，并且密封树脂50 也容易进入电子元件31与平板部41之间。由此，电子元件模块10的可靠性提高。并且，从电子元件31向散热部件40的平板部41高效地传递热量。
屏蔽部件60由具有导电性的膜构成。屏蔽部件60例如为金属膜，由遮挡电磁波的材料构成。此外，虽也可以省略屏蔽部件60，但优选具备屏蔽部件60。
屏蔽部件60抵接于密封树脂50的顶面和平板部41的顶面411。另外，屏蔽部件60抵接于密封树脂50的侧面和基板20的侧面。换言之，屏蔽部件60覆盖电子元件模块10中的基板20的第一主表面21侧和基板 20的侧面。
通过这种结构，电子元件模块10能够将电子元件31产生的热量向散热部件40高效地传递，从而能够对电子元件31进行散热。此时，平板部 41的顶面向密封树脂50的外侧暴露。由此，传递至平板部41的热量向密封树脂50的外侧传递而散热。
并且，平板部41的顶面411与屏蔽部件60面接触。由此，屏蔽部件 60也能够利用于散热。因此，传递至平板部41的热量被更有效地散热。
另外，散热部件40的多个柱状体42安装于基板20。由此，热量也经由多个柱状体42传递至基板20而散热。因此，电子元件模块10的散热性能进一步提高。
具有上述那样的高散热性能并且电子元件模块10也通过如下具体所示的散热部件40的构造而具有高可靠性。
(散热部件40的结构)
图2的(A)是第一实施方式的散热部件的俯视图，图2的(B)是该散热部件的第一侧视图。图2的(C)是该散热部件的第二侧视图，图2 的(D)是该散热部件的A-A剖视图。图2(E)是将该散热部件的局部放大的俯视图。图3是将散热部件与基板之间的接合位置放大的图。
如上述的使用了图1的(A)～图1的(C)的说明以及图2的(A)～图2的(E)所示，散热部件40具备平板部41和多个柱状体42。平板部 41与多个柱状体42一体形成。
平板部41具有顶面411、底面412以及侧面413。平板部41在俯视时为矩形。平板部41的面积，即顶面411和底面412的面积大于电子元件31在俯视时的面积。
多个柱状体42为大致圆柱。多个柱状体42与平板部41的底面412 连接。多个柱状体42具有根部421和末端部422。根部421为柱状体42 与平板部41的底面412连接的部分。末端部422为在柱状体42的延伸方向上与根部421相反一侧的端部。
多个柱状体42配置于平板部41的外周部410。外周部410为沿着外周并具有恒定的宽度的框状的部分。外周部410的宽度例如大于柱状体 42的宽度(直径)，为在俯视时在由外周部410围起的区域内收纳电子元件31的尺寸。
多个柱状体42沿平板部41的外周隔开间隔P42配置。例如图2的(A) ～图2的(E)所示，多个柱状体42配置于平板部41的四个角部，并且沿将各角部连接的边隔开间隔P42配置。
并且，如图2的(A)～图2的(E)所示，在散热部件40的俯视(平板部41的俯视)时，多个柱状体42以向内侧倾斜的形状配置。换言之，在多个柱状体42中，相对于根部421的位置，末端部422的位置位于比平板部41的外周靠中心侧。即，在俯视散热部件40的平板部41时，末端部422的位置没有比根部421的位置靠外侧。
通过这种结构，多个柱状体42能够抑制平板部41向与顶面411和底面412平行的方向变形(例如，基于热历程的收缩)。换言之，对于平板部41向与顶面411和底面412平行的方向变形，多个柱状体42具有锚固效果。
因此，即便在密封树脂50与平板部41的侧面413接触的状态下施加有热历程，也抑制平板部41的变形，从而抑制它与密封树脂50之间的接触面处的剥离。由此，电子元件模块10实现高可靠性。但是，在实施方式中，全部柱状体形成为向内侧倾斜，但至少一个柱状体向内侧倾斜即可。
此外，在俯视时，末端部422的位置也可以与根部421的位置重叠。换言之，柱状体42的延伸方向也可以与平板部41的底面412正交。但是，如上述那样，多个柱状体42为向平板部41的内侧倾斜的形状，由此进一步发挥锚固效果而优选。另外，多个柱状体42也可以将向内侧倾斜的结构和与底面412正交的结构混在一起。
并且，多个柱状体42接合于基板20。由此，多个柱状体42对于平板部41的变形形成的锚固效果提高。因此，电子元件模块10的可靠性进一步提高。
另外，多个柱状体42的宽度(直径)W42优选大于平板部41的厚度 D41。由此，多个柱状体42对于平板部41的变形形成的锚固效果提高。因此，电子元件模块10的可靠性进一步提高。另外，多个柱状体42的长度优选大于平板部41的厚度D41。由此，多个柱状体42对于平板部41 的变形形成的锚固效果提高。因此，电子元件模块10的可靠性进一步提高。而且，如上述那样，通过减小平板部41的厚度D41，电子元件模块 10的高度变小。即，该结构能够实现低矮的电子元件模块10。
另外，相邻的柱状体42的间隔P42例如优选为从电子元件31产生的电磁波噪声的波长的一半(1/2)以下。多个柱状体42由金属构成，因此通过该结构能够抑制电子元件31产生的电磁波噪声对其他部件或外部给予影响。另外，间隔P42例如优选为来自对电子元件31给予影响的外部的电磁波噪声的波长的一半(1/2)以下。通过该结构能够抑制来自外部的电磁波噪声对电子元件31的影响。
另外，如图2的(A)～图2的(E)以及图3所示，多个柱状体42 的末端部422具有锥形4220。由此，如图3所示，在散热部件用电极240 与柱状体42的末端部422之间形成有间隙的高度较小的中央区域、和包围该中央部分并随着接近外部而间隙的高度缓缓变大的周边区域。
通过这种结构，接合件490容易流入散热部件用电极240与末端部 422之间。因此，在末端部422与散热部件用电极240之间的接合件490 的内部不易产生空隙。由此，散热部件40与散热部件用电极240之间的接合的可靠性提高，进而电子元件模块10的可靠性提高。
另外，在上述的结构中，作为一种安装部件，散热部件40与其他电子元件31、电子元件32一起安装于基板20。由此，散热部件40相对于电子元件31被高精度地定位而进行安装。
此外，电子元件模块10的具体制造方法例如如下。首先，使用膏状焊剂等向基板20安装电子元件31和电子元件32。接下来，使用膏状焊剂等向基板20安装散热部件40。而且，安装有电子元件31、电子元件 32以及散热部件40的基板20被实施回流处理等。由此，电子元件31、电子元件32以及散热部件40接合(安装)于基板20。
然后，在经由清洗工序等之后，在基板20的第一主表面21侧涂覆密封树脂50，密封树脂50固化。然后，从顶面侧研磨密封树脂50，使散热部件40的平板部41暴露。此时，也可以研磨平板部41的局部。由此，能够将平板部41形成得较薄。然后，形成屏蔽部件60，并使屏蔽部件60 覆盖平板部41、密封树脂50以及基板20的侧面。
(散热部件的派生例)
图4的(A)、图4的(B)以及图4的(C)是表示散热部件的派生例的图。各散热部件的基本结构与上述的散热部件40相同，以下，仅对与散热部件40不同之处进行说明。
图4的(A)所示的散热部件40XA具备平板部41和多个柱状体42A。多个柱状体42A为椭圆柱。即，多个柱状体42A的截面为椭圆形。柱状体42A的长径与从平板部41的外侧朝向中心的方向平行。柱状体42A的短径与长径正交，因此与从平板部41的外侧朝向中心的方向正交。
通过这种结构，能够确保多个柱状体42A即辅助部的截面积较大。由此，抑制平板部41的变形，电子元件模块10的可靠性提高。并且，在该结构中，抑制相邻的柱状体42的间隔变窄。因此，能够抑制密封树脂 50变得不易进入电子元件31的周围。
图4的(B)所示的散热部件40XB具备平板部41、多个柱状体42B1 以及多个柱状体42B2。多个柱状体42B1的形状与上述的多个柱状体42 相同。多个柱状体42B1的配置图案与上述的多个柱状体42的配置图案相同。多个柱状体42B2的形状与上述的多个柱状体42相同。多个柱状体 42B2相对于平板部41而配置得比多个柱状体42B1靠中心侧。此时，多个柱状体42B2也沿平板部41的外周隔开间隔配置。即，多个柱状体42B1 和多个柱状体42B2以两列(多列)配置。并且，多个柱状体42B2被配置为，在从与各边正交的方向进行侧视时，散热部件40XB与多个柱状体 42B1完全不重叠。即，多个柱状体42B1和多个柱状体42B2采用所谓交错配置。
通过这种结构，由多个柱状体42B1和多个柱状体42B2构成的辅助部能够确保截面积较大。由此，抑制平板部41的变形，电子元件模块10 的可靠性提高。并且，在该结构中，抑制相邻的柱状体42B1的间隔和相邻的柱状体42B2的间隔变窄。因此，能够抑制密封树脂50变得不易进入电子元件31的周围。
图4的(C)所示的散热部件40XC具备平板部41、多个柱状体42C1 以及多个柱状体42C2。多个柱状体42C1的形状与上述的多个柱状体42 相同。多个柱状体42C2的形状除了截面积之外与上述的多个柱状体42 相同。多个柱状体42C2的截面积大于多个柱状体42C1的截面积。多个柱状体42C1和多个柱状体42C2例如以规定的配置图案配置，以便形成上述的交错配置。此时，多个柱状体42C1与多个柱状体42C2中的相邻的柱状体的间隔如上述那样被设定为不产生密封树脂50的流入大幅度降低的程度。
通过这种结构，由多个柱状体42B1和多个柱状体42B2构成的辅助部能够确保截面积较大。由此，抑制平板部41的变形，电子元件模块10 的可靠性提高。并且，在该结构中，抑制相邻的柱状体42B1的间隔和相邻的柱状体42B2的间隔变窄。因此，能够抑制密封树脂50变得不易进入电子元件31的周围。
此外，上述的派生结构也能够适当组合。另外，柱状体的截面可以为矩形等多边形形状，也可以多种截面形状的柱状体混在一起。另外，柱状体的配置位置和间隔在附图中以正则对称状态记载，但也可以为按照场所改变配置位置和间隔的非对称状态。
(第二实施方式)
参照附图对本实用新型的第二实施方式的电子元件模块进行说明。图5是表示第二实施方式的电子元件模块的结构的侧剖视图。图6的(A) 是第二实施方式的散热部件的俯视图，图6的(B)是该散热部件的第一侧视图，图6的(C)是该散热部件的第二侧视图。
如图5、图6的(A)、图6的(B)以及图6的(C)所示，第二实施方式的电子元件模块10A与第一实施方式的电子元件模块10在散热部件 40A的结构方面不同。电子元件模块10A的其他结构与电子元件模块10 相同，省略相同位置的说明。
电子元件模块10A具备散热部件40A。散热部件40A具备平板部41 和多个柱状体42。在平板部41的底面412形成有多个凹部401。多个凹部401相对于底面412以格子状形成。
密封树脂50抵接于底面412并且也进入凹部401。由此，密封树脂 50与平板部41间的接合面积增加，密封树脂50与平板部41间的接合强度提高。因此，进一步抑制平板部41的变形，电子元件模块10A的可靠性进一步提高。
(第三实施方式)
参照附图对本实用新型的第三实施方式的电子元件模块进行说明。图 7是表示第三实施方式的散热部件的结构的侧视图。
如图7所示，第三实施方式的电子元件模块与第一实施方式的电子元件模块10在散热部件40B的形状方面不同。第三实施方式的电子元件模块的其他结构与电子元件模块10相同，省略相同位置的说明。
散热部件40B具备平板部41和多个柱状体42B。柱状体42B的根部 421B的截面积大于柱状体42B的其他部分的截面积。通过该结构，柱状体42B与平板部41的接合面积变大。
在平板部41变形的情况下，柱状体42B在与平板部41接合的根部 421B处承受应力最大。然而，通过使用该结构，散热部件40B能够提高相对于该应力的强度。因此，散热部件40B相对于断裂的可靠性提高，电子元件模块的可靠性提高。
并且，在该结构中，密封树脂50主要流入的部分，即，柱状体42B 中的除根部421B以外的部分的截面积不变大。因此，密封树脂50容易进入电子元件31的周围。
(第四实施方式)
参照附图对本实用新型的第四实施方式的电子元件模块进行说明。图 8是表示第四实施方式的电子元件模块的结构的侧剖视图。图9的(A) 是第四实施方式的散热部件的俯视图，图9的(B)是该散热部件的第一侧视图，图9的(C)是该散热部件的第二侧视图。
如图8、图9的(A)、图9的(B)、图9的(C)所示，第四实施方式的电子元件模块10C与第一实施方式的电子元件模块10在散热部件40C 的结构方面不同。电子元件模块10C的其他结构与电子元件模块10相同，省略相同位置的说明。
电子元件模块10C具备散热部件40C。散热部件40C具备平板部41、多个柱状体42以及多个柱状体43。通过多个柱状体42和多个柱状体43 构成本实用新型的“辅助部”。
多个柱状体42配置于平板部41的角部。上述多个柱状体42对应于本实用新型的“第一柱状体”。多个柱状体42使用接合件490接合于散热部件用电极240。
多个柱状体43沿平板部41的侧边配置，并配置于多个柱状体42之间。上述多个柱状体43对应于本实用新型的“第二柱状体”。多个柱状体 43的长度小于多个柱状体42的长度。通过该结构，多个柱状体43仅配置至电子元件31的厚度方向的中途位置。因此，在对电子元件模块10C 沿与各个侧面正交的方向观察时，在电子元件31中的安装面侧的部分未重叠多个柱状体43。由此，密封树脂50更容易进入电子元件31的周围。
(第五实施方式)
参照附图对本实用新型的第五实施方式的电子元件模块进行说明。图 10的(A)是第五实施方式的散热部件的俯视图，图10的(B)是该散热部件的第一侧视图，图10的(C)是该散热部件的第二侧视图。
如图10的(A)、图10的(B)、图10的(C)所示，第五实施方式的电子元件模块与第一实施方式的电子元件模块10在散热部件40D的结构方面不同。第五实施方式的电子元件模块的其他结构与电子元件模块10 相同，省略相同位置的说明。
散热部件40D具备平板部41、多个柱状体42以及框体44。通过多个柱状体42和框体44构成本实用新型的“辅助部”。
多个柱状体42配置于平板部41的角部。多个柱状体42使用接合件 490接合于散热部件用电极240。
框体44以沿平板部41的侧边延伸的形状配置。框体44与多个柱状体42分别连接。框体44的高度(与平板部41的底面412正交的方向的长度)小于多个柱状体42的长度。通过该结构，框体44仅配置至电子元件31的厚度方向的中途位置。因此，在对电子元件模块10C沿与各个侧面正交的方向观察时，在电子元件31中靠安装面侧的部分未重叠框体44。由此，密封树脂50更容易进入电子元件31的周围。
这样，辅助部并不局限于柱状体，也可以构成为包括框体。
(第六实施方式)
参照附图对本实用新型的第六实施方式的电子元件模块进行说明。图 11是表示第六实施方式的电子元件模块的结构的侧剖视图。
如图11所示，第六实施方式的电子元件模块10E与第一实施方式的电子元件模块10在基板20成为双面安装这点不同。对于电子元件模块 10E中的与电子元件模块10相同的位置省略说明。
电子元件模块10E具备基板20、电子元件31、多个电子元件32、散热部件40、密封树脂51、密封树脂52、屏蔽部件60E以及多个柱状导体 70。该实施方式中的多个电子元件32对应于本实用新型的“第三电子元件”，密封树脂51对应于本实用新型的“第一密封树脂”，密封树脂52对应于本实用新型的“第二密封树脂”。
电子元件31安装于基板20的第一主表面21。多个电子元件32安装于基板20的第二主表面22。散热部件40安装于基板20的第一主表面21。散热部件40的平板部41与电子元件31接近。多个柱状导体70配置于基板20的第一主表面21侧，并与基板20的电极图案连接。
密封树脂51覆盖基板20的第一主表面21侧。密封树脂51覆盖电子元件31、散热部件40以及柱状导体70。但是，散热部件40的平板部41 中的与电子元件31侧相反一侧的主表面、多个柱状导体70中的与向基板20连接的连接部相反一侧的端面从密封树脂51向外部暴露。
密封树脂52覆盖基板20的第二主表面22侧。密封树脂52覆盖多个电子元件32。
屏蔽部件60E覆盖基板20的侧面、密封树脂51以及密封树脂52。此时，屏蔽部件60E未覆盖散热部件40的平板部41向外部的暴露面、柱状导体70向外部的暴露面。
这种结构的电子元件模块10E安装于外部电路基板90。外部电路基板90具备电极91和多个电极92。电子元件模块10E中的散热部件40的平板部41使用接合件900接合于电极91。多个柱状导体70使用接合件 900接合于多个电极92。
这样，上述的散热部件的形状也能够应用于双面安装型电子元件模块 10E。而且，在该结构中，由电子元件31产生并传递至散热部件40的热量向外部电路基板90传递。由此，电子元件模块10E的散热性能提高。
作为第六实施方式的变形例，也可以为图12、图13的变形例。图12 和图13是表示第六实施方式的电子电路模块的变形例的结构的侧剖视图。此外，电子元件模块10F的屏蔽部件60F、电子元件模块10G的屏蔽部件60G为与电子元件模块10E的屏蔽部件60E相同的结构。
如图12所示，在电子元件模块10F中，将电子元件31和散热部件 40配置于基板20的第一主表面21侧，多个电子元件32配置于基板20 的第二主表面22。而且，多个柱状导体70配置于基板20的第二主表面 22侧。即，基板20的第二主表面侧成为例如相对于外部电路基板90的安装面侧。另外，如图13所示，在电子元件模块10G中，将电子元件31 和散热部件40分别配置于基板20的两面。
此外，上述的各实施方式的结构能够适当组合，并能够获得与各种组合相对应的作用效果。
附图标记说明：
10、10A、10C、10E…电子元件模块；20…基板；21…第一主表面； 22…第二主表面；31、32…电子元件；40、40A、40B、40C、40D、40XA、 40XB、40XC…散热部件；41…平板部；42、42A，42B、42B1、42B2、 42C1、42C2、43…柱状体；44…框体；50、51、52…密封树脂；60、60E…屏蔽部件；70…柱状导体；90…外部电路基板；91、92…电极；231、232…电子元件用电极；240…散热部件用电极；250…外部连接用电极；401…凹部；410…外周部；411…顶面；412…底面；413…侧面；421、421B…根部；422…末端部；490、900…接合件；4220…锥形。

Claims (17)

1.一种电子元件模块，其中，具备：
基板，其具有相互对置的第一主表面和第二主表面；
作为发热元件的第一电子元件，其安装于所述基板的所述第一主表面；
散热部件，其配置为，在俯视所述基板的所述第一主表面时，散热部件与所述第一电子元件重叠；以及
第一密封树脂，其配置于所述基板的所述第一主表面侧，覆盖所述第一主表面和所述第一电子元件，并具有与所述散热部件接触的部分，
所述散热部件具备：
主体部，其相对于所述第一电子元件而配置于与所述基板相反一侧；和
辅助部，其与所述主体部的外周部连接，从所述主体部向所述基板侧突出，
所述辅助部具有与所述主体部连接的根部和与所述根部相反一侧的末端部，
所述辅助部中至少一部分辅助部的末端部与所述基板连接，
所述辅助部倾斜为，在俯视所述主体部时，所述至少一部分辅助部的末端部的位置比所述根部的位置靠所述主体部的内侧。
2.根据权利要求1所述的电子元件模块，其中，
所述第一电子元件与所述散热部件之间由所述第一密封树脂填满。
3.根据权利要求1或2所述的电子元件模块，其中，
所述电子元件模块具备比所述第一电子元件发热性差的第二电子元件，
所述第二电子元件安装于所述第一主表面，
所述主体部与所述第一电子元件重叠，与所述第二电子元件不重叠。
4.根据权利要求1或2所述的电子元件模块，其中，
所述主体部具有向所述第一密封树脂的外侧暴露的面。
5.根据权利要求1或2所述的电子元件模块，其中，
所述主体部的厚度小于所述辅助部的宽度。
6.根据权利要求1或2所述的电子元件模块，其中，
所述末端部为锥形。
7.根据权利要求1或2所述的电子元件模块，其中，
所述辅助部的所述根部的截面积大于所述辅助部中的包括所述末端部的其他部分的截面积。
8.根据权利要求1或2所述的电子元件模块，其中，
所述辅助部的至少局部由沿所述主体部的外周配置的多个柱状体构成。
9.根据权利要求8所述的电子元件模块，其中，
所述多个柱状体的截面为椭圆形，
所述椭圆形中的在从所述主体部的外侧朝向中心的方向上的长度大于在与该方向正交的方向上的长度。
10.根据权利要求8所述的电子元件模块，其中，
所述多个柱状体在从所述主体部的外侧朝向中心的方向上以多列配置。
11.根据权利要求8所述的电子元件模块，其中，
所述多个柱状体的截面积为多种。
12.根据权利要求8所述的电子元件模块，其中，
所述多个柱状体包括：
多个第一柱状体，其配置于所述主体部的每个角部；和
第二柱状体，其与所述多个柱状体中的所述第一柱状体不同，
所述第二柱状体比所述第一柱状体短。
13.根据权利要求8所述的电子元件模块，其中，
所述多个柱状体中的相邻的柱状体的间隔为与所述第一电子元件相关的电磁波噪声的波长的一半以下。
14.根据权利要求1或2所述的电子元件模块，其中，
所述主体部中的所述第一电子元件侧的面具有凹陷。
15.根据权利要求1或2所述的电子元件模块，其中，具备：
第三电子元件，其安装于所述第二主表面；和
第二密封树脂，其配置于所述基板的所述第二主表面侧，并覆盖所述第三电子元件。
16.根据权利要求15所述的电子元件模块，其中，
所述电子元件模块具备在俯视所述基板的所述第二主表面时与所述第三电子元件重叠地配置的所述散热部件，
并且，所述第二密封树脂覆盖所述第二主表面，并具有与所述散热部件接触的部分。
17.根据权利要求1或2所述的电子元件模块，其中，
所述电子元件模块具备导电性的屏蔽部件，该屏蔽部件被形成为覆盖所述密封树脂的表面、侧面、所述基板的侧面。
CN202090000479.8U 2019-04-15 2020-04-13 电子元件模块 Active CN217334057U (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-076740 2019-04-15
JP2019076740 2019-04-15
PCT/JP2020/016326 WO2020213572A1 (ja) 2019-04-15 2020-04-13 電子部品モジュール

Publications (1)

Publication Number Publication Date
CN217334057U true CN217334057U (zh) 2022-08-30

Family

ID=72837920

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202090000479.8U Active CN217334057U (zh) 2019-04-15 2020-04-13 电子元件模块

Country Status (4)

Country Link
US (1) US20220028750A1 (zh)
JP (1) JP7192970B2 (zh)
CN (1) CN217334057U (zh)
WO (1) WO2020213572A1 (zh)

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5909056A (en) * 1997-06-03 1999-06-01 Lsi Logic Corporation High performance heat spreader for flip chip packages
US5990418A (en) * 1997-07-29 1999-11-23 International Business Machines Corporation Hermetic CBGA/CCGA structure with thermal paste cooling
US6114761A (en) * 1998-01-20 2000-09-05 Lsi Logic Corporation Thermally-enhanced flip chip IC package with extruded heatspreader
US6281573B1 (en) * 1998-03-31 2001-08-28 International Business Machines Corporation Thermal enhancement approach using solder compositions in the liquid state
US5982621A (en) * 1998-11-23 1999-11-09 Caesar Technology Inc. Electronic device cooling arrangement
US6429512B1 (en) * 1999-03-16 2002-08-06 Siliconware Precision Industries Co., Ltd. Ball grid array integrated circuit package with palladium coated heat-dissipation device
US6229702B1 (en) * 1999-06-02 2001-05-08 Advanced Semiconductor Engineering, Inc. Ball grid array semiconductor package having improved heat dissipation efficiency, overall electrical performance and enhanced bonding capability
US6432749B1 (en) * 1999-08-24 2002-08-13 Texas Instruments Incorporated Method of fabricating flip chip IC packages with heat spreaders in strip format
TW452956B (en) * 2000-01-04 2001-09-01 Siliconware Precision Industries Co Ltd Heat dissipation structure of BGA semiconductor package
JP2003249607A (ja) 2002-02-26 2003-09-05 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005203633A (ja) * 2004-01-16 2005-07-28 Matsushita Electric Ind Co Ltd 半導体装置、半導体装置実装体、および半導体装置の製造方法
US8030755B2 (en) * 2005-04-22 2011-10-04 Stats Chippac Ltd. Integrated circuit package system with a heat sink
US7989947B2 (en) * 2007-03-06 2011-08-02 Panasonic Corporation Semiconductor device and method of manufacturing the same
US7964951B2 (en) * 2009-03-16 2011-06-21 Ati Technologies Ulc Multi-die semiconductor package with heat spreader
US8237252B2 (en) * 2009-07-22 2012-08-07 Stats Chippac, Ltd. Semiconductor device and method of embedding thermally conductive layer in interconnect structure for heat dissipation
JP5499696B2 (ja) 2009-12-25 2014-05-21 富士通セミコンダクター株式会社 半導体装置及び実装構造
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
CN107535081B (zh) 2015-05-11 2021-02-02 株式会社村田制作所 高频模块
JP6639931B2 (ja) * 2016-02-02 2020-02-05 Ｔｏｗａ株式会社 電子部品の製造装置及び製造方法並びに電子部品
WO2018101383A1 (ja) 2016-12-02 2018-06-07 株式会社村田製作所 高周波モジュール

Also Published As

Publication number Publication date
WO2020213572A1 (ja) 2020-10-22
JPWO2020213572A1 (zh) 2020-10-22
JP7192970B2 (ja) 2022-12-20
US20220028750A1 (en) 2022-01-27

Similar Documents

Publication Publication Date Title
CN111446217B (zh) 半导体装置
JP7441287B2 (ja) 半導体装置
JPWO2018164158A1 (ja) 高周波モジュール
KR20060040727A (ko) 열방출 전자장치
WO2018181708A1 (ja) モジュール
JP7247574B2 (ja) 半導体装置
WO2018164159A1 (ja) モジュール
JP6790902B2 (ja) 電子装置
CN113206048B (zh) 半导体装置及其制造方法
CN217334057U (zh) 电子元件模块
JP4020795B2 (ja) 半導体装置
CN110476245B (zh) 模块
JP2021005674A (ja) 電子部品モジュール、電子部品ユニット、および、電子部品モジュールの製造方法
WO2020196131A1 (ja) 電子部品モジュール
JP5766347B2 (ja) 半導体モジュール及びその製造方法
KR20170081242A (ko) 전자 제어 장치
JP5708489B2 (ja) 互いに絶縁された金属性の電源側およびグランド側補強部材を有する半導体装置
CN111512432B (zh) 布线基板、电子装置以及电子模块
CN213716878U (zh) 一种封装结构
JP2014057004A (ja) パワー半導体モジュール
CN112154523B (zh) 电阻器
US10784176B1 (en) Semiconductor device and semiconductor device manufacturing method
WO2024070331A1 (ja) 電子部品
JP3372169B2 (ja) 半導体パッケージ
JP5098636B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant