CN216849943U - 一种含有n型和p型沟道氮化镓器件的互补型逻辑电路 - Google Patents

Abstract

本实用新型公开了一种含有N型和P型沟道氮化镓器件的互补型逻辑电路。该互补型逻辑电路包括氮化镓衬底，氮化镓衬底包括N区，N型沟道氮化镓增强型器件位于N区；N型沟道氮化镓增强型器件包括位于N区的氮化镓衬底、第一氮化镓铝缓冲层、第一P型氮化镓层、第一栅极、第一源极和第一漏极；第一氮化镓铝缓冲层包括中间区域和包围中间区域的欧姆接触区；第一P型氮化镓层包括二维电子气抑制区和高阻掺杂沟道区，高阻掺杂沟道区的电阻率大于二维电子气抑制区的电阻率；互连结构用于连接N型沟道氮化镓增强型器件和P型沟道氮化镓增强型器件。本实用新型实施例提供的技术方案实现了一种增强型的含有N型和P型沟道氮化镓器件的互补型逻辑电路。

Description

一种含有N型和P型沟道氮化镓器件的互补型逻辑电路

技术领域

本实用新型实施例涉及半导体技术领域，尤其涉及一种含有N型和P型沟道氮化镓器件的互补型逻辑电路。

背景技术

含有N型和P型沟道氮化镓器件的互补型逻辑电路具有成本低和性能优良的特点，在单片集成互补型逻辑电路中，可以替代硅基器件。

含有N型和P型沟道氮化镓器件的互补型逻辑电路由N型沟道氮化镓器件和P型沟道氮化镓器件构成。目前的N型沟道氮化镓器件和P型沟道氮化镓器件实现增强型都是技术难点。对于N型沟道氮化镓器件，实现增强型的办法有肖特基栅极结构，栅极凹槽结构，P型氮化镓栅极结构等。对于P型沟道氮化镓器件，目前有报道的办法有栅极凹槽结构和栅极等离子体钝化结构等。目前亟需一种增强型的N型沟道氮化镓器件和增强型的P型沟道氮化镓器件构成的含有N型和P型沟道氮化镓器件的互补型逻辑电路。

实用新型内容

有鉴于此，本实用新型实施例提供了一种含有N型和P型沟道氮化镓器件的互补型逻辑电路，以实现一种增强型的含有N型和P型沟道氮化镓器件的互补型逻辑电路。

本实用新型实施例提供了一种含有N型和P型沟道氮化镓器件的互补型逻辑电路，包括P型沟道氮化镓增强型器件、N型沟道氮化镓增强型器件和互连结构，包括：氮化镓衬底，所述氮化镓衬底包括N区，所述N型沟道氮化镓增强型器件位于所述N区；

所述N型沟道氮化镓增强型器件包括位于所述N区的氮化镓衬底、第一氮化镓铝缓冲层、第一P型氮化镓层、第一栅极、第一源极和第一漏极；

所述第一氮化镓铝缓冲层位于所述N区的氮化镓衬底的表面，所述第一氮化镓铝缓冲层包括中间区域和包围所述中间区域的欧姆接触区；

所述第一P型氮化镓层位于所述第一氮化镓铝缓冲层远离所述氮化镓衬底的表面的中间区域，所述第一P型氮化镓层包括二维电子气抑制区和包围所述二维电子气抑制区的高阻掺杂沟道区，所述高阻掺杂沟道区的电阻率大于所述二维电子气抑制区的电阻率；

所述第一栅极位于所述第一P型氮化镓层远离所述第一氮化镓铝缓冲层的表面，且覆盖所述二维电子气抑制区；

所述第一源极和所述第一漏极位于所述第一氮化镓铝缓冲层远离所述氮化镓衬底的表面，且覆盖所述欧姆接触区；

所述互连结构用于连接所述N型沟道氮化镓增强型器件的第一源极和所述P型沟道氮化镓增强型器件的第二漏极。

可选的，所述高阻掺杂沟道区包括氢元素高阻掺杂沟道区，和/或，氧元素高阻掺杂沟道区。

可选的，所述氮化镓衬底还包括P区，所述P型沟道氮化镓增强型器件位于所述P区，所述P型沟道氮化镓增强型器件包括所述P区的氮化镓衬底、第二氮化镓铝缓冲层、第二P型氮化镓层、第二栅极、第二源极和第二漏极；

所述第二氮化镓铝缓冲层位于所述P区的氮化镓衬底的表面；

所述第二P型氮化镓层位于所述第二氮化镓铝缓冲层远离所述氮化镓衬底的表面，所述第二P型氮化镓层设置有掺杂区和非掺杂区，所述掺杂区位于所述第二P型氮化镓层远离所述第二氮化镓铝缓冲层的表面，其中，所述掺杂区的电阻率大于所述第二P型氮化镓层的非掺杂区的电阻率，且所述掺杂区的掺杂深度小于所述第二P型氮化镓层的厚度；

第二栅极，位于所述第二P型氮化镓层远离所述第二氮化镓铝缓冲层的表面，且覆盖所述掺杂区；

所述第二源极和所述第二漏极位于所述第二P型氮化镓层远离所述第二氮化镓铝缓冲层的表面，且位于所述非掺杂区。

可选的，所述第一氮化镓铝缓冲层和所述第二氮化镓铝缓冲层位于同层且绝缘设置；

所述第一P型氮化镓层和所述第二P型氮化镓层位于同层且绝缘设置。

可选的，所述氮化镓衬底还包括互连区，所述互连区位于所述P区和所述N区之间；

所述互连结构包括导电层；

所述导电层位于所述第一源极和所述第二P型氮化镓层之间，且所述导电层的一端延伸至所述第二漏极，所述导电层的另一端延伸至所述第一源极。

可选的，所述互连结构还包括绝缘层，所述绝缘层位于所述第一氮化镓铝缓冲层和所述第二氮化镓铝缓冲层之间，所述氮化镓衬底的表面设置有第一凹槽，所述绝缘层延伸至所述第一凹槽内；所述第一凹槽的深度小于所述氮化镓衬底的厚度。

可选的，还包括钝化层，所述钝化层位于所述第一栅极远离所述氮化镓衬底的表面，且所述钝化层覆盖所述P区、所述N区和所述互连区。

可选的，还包括共栅极、共源极和共漏极；

所述钝化层设置有第一通孔、第二通孔和第三通孔；

所述共栅极通过第一通孔与所述第一栅极和所述第二栅极连接；

所述共源极通过第二通孔与所述第二源极连接；

所述共漏极通过第三通孔与所述第一漏极连接。

可选的，所述P型沟道氮化镓增强型器件还包括介质层，所述介质层位于所述第二P型氮化镓层远离所述氮化镓衬底的一侧，且所述介质层在所述氮化镓衬底的正投影与所述第二源极和所述第二漏极在所述氮化镓衬底的正投影无交叠，所述第二栅极位于介质层远离所述第二P型氮化镓层一侧的表面。

可选的，所述第二P型氮化镓层远离所述第二氮化镓铝缓冲层的表面设置有第二凹槽，所述第二凹槽的深度小于所述第二P型氮化镓层的厚度；所述掺杂区位于所述第二凹槽的底面，其中，所述掺杂区的掺杂深度小于所述第二凹槽的底面和所述第二P型氮化镓层邻近所述第二氮化镓铝缓冲层的表面之间的垂直距离。

本实用新型提供的技术方案，互连结构用于连接N型沟道氮化镓增强型器件的第一源极和P型沟道氮化镓增强型器件的第二漏极，以构成N型沟道氮化镓增强型器件和P型沟道氮化镓增强型器件组成的增强型的含有N型和P型沟道氮化镓器件的互补型逻辑电路。其中，P型沟道氮化镓增强型器件为增强型(E-mode)器件(通常又被称为常关操作器件)，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。对于N型沟道氮化镓增强型器件来说，由于第一P型氮化镓层在未掺杂状态下有大量浓度的空穴，第一P型氮化镓层的高阻掺杂沟道区的电阻率大于二维电子气抑制区的电阻率，即第一P型氮化镓层的高阻掺杂沟道区的空穴的浓度小于二维电子气抑制区的空穴的浓度。相应的，第一P型氮化镓层的高阻掺杂沟道区的电子的浓度大于二维电子气抑制区的电子的浓度。且二维电子气抑制区内由于空穴浓度很大，大大降低了第一栅极下方的电子的浓度。在第一栅极施加正偏压时，连接第一源极的高阻掺杂沟道区和连接第一漏极的高阻掺杂沟道区有大量电子流过，N型沟道氮化镓增强型器件处于打开状态。在第一栅极不施加电压的情况下，N型沟道氮化镓增强型器件处于关断状态，形成了一种增强型的N型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。综上，本实用新型实施例提供了一种增强型的含有N型和P型沟道氮化镓器件的互补型逻辑电路，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。且无需对第一P型氮化镓层进行刻蚀工艺，而是通过离子注入工艺形成第一P型氮化镓层中的高阻掺杂沟道区，提高了第一P型氮化镓层和整个含有N型和P型沟道氮化镓器件的互补型逻辑电路的良率。

附图说明

图1为本实用新型实施例提供的一种含有N型和P型沟道氮化镓器件的互补型逻辑电路的结构示意图；

图2为本实用新型实施例提供的另一种含有N型和P型沟道氮化镓器件的互补型逻辑电路的结构示意图；

图3为本实用新型实施例提供的又一种含有N型和P型沟道氮化镓器件的互补型逻辑电路的结构示意图；

图4为图1示出的含有N型和P型沟道氮化镓器件的互补型逻辑电路的制备方法的流程图；

图5-图10为图4提供的含有N型和P型沟道氮化镓器件的互补型逻辑电路的制备方法各步骤对应的结构示意图。

具体实施方式

下面结合附图和实施例对本实用新型作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本实用新型，而非对本实用新型的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本实用新型相关的部分而非全部结构。

本实用新型实施例提供了一种含有N型和P型沟道氮化镓器件的互补型逻辑电路，该器件可以应用在电力电子器件领域，不需要额外设计负电压偏置来使器件关断，能够明显改善电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。

图1为本实用新型实施例提供的一种含有N型和P型沟道氮化镓器件的互补型逻辑电路的结构示意图。参见图1，该含有N型和P型沟道氮化镓器件的互补型逻辑电路包括：P型沟道氮化镓增强型器件10、N型沟道氮化镓增强型器件20和互连结构30，N型沟道氮化镓增强型器件20包括：氮化镓衬底001，氮化镓衬底001包括N区，N型沟道氮化镓增强型器件20位于N区；N型沟道氮化镓增强型器件20包括位于N区的氮化镓衬底001、第一氮化镓铝缓冲层002、第一P型氮化镓层003、第一栅极G1、第一源极S1和第一漏极D1；第一氮化镓铝缓冲层002位于N区的氮化镓衬底001的表面，第一氮化镓铝缓冲层002包括中间区域2a和包围中间区域2a的欧姆接触区2b；第一P型氮化镓层003位于第一氮化镓铝缓冲层002远离氮化镓衬底001的表面的中间区域2a，第一P型氮化镓层003包括二维电子气抑制区3a和包围二维电子气抑制区3a的高阻掺杂沟道区3b，高阻掺杂沟道区3b的电阻率大于二维电子气抑制区3a的电阻率；第一栅极G1位于第一P型氮化镓层003远离第一氮化镓铝缓冲层002的表面，且覆盖二维电子气抑制区3a；第一源极S1和第一漏极D1位于第一氮化镓铝缓冲层002远离氮化镓衬底001的表面，且覆盖欧姆接触区2b；互连结构30用于连接N型沟道氮化镓增强型器件20的第一源极S1和P型沟道氮化镓增强型器件10的第二漏极D2。

具体的，互连结构30用于连接N型沟道氮化镓增强型器件20的第一源极S1和P型沟道氮化镓增强型器件10的第二漏极D2，以构成N型沟道氮化镓增强型器件20和P型沟道氮化镓增强型器件10组成的含有N型和P型沟道氮化镓器件的互补型逻辑电路。其中，第一源极S1与二维电子气形成欧姆接触，第一漏极D1与二维电子气形成欧姆接触。

本实用新型提供的技术方案，互连结构30用于连接N型沟道氮化镓增强型器件20的第一源极S1和P型沟道氮化镓增强型器件10的第二漏极D2，以构成N型沟道氮化镓增强型器件20和P型沟道氮化镓增强型器件10组成的增强型的含有N型和P型沟道氮化镓器件的互补型逻辑电路。其中，P型沟道氮化镓增强型器件10为增强型器件，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。对于N型沟道氮化镓增强型器件20来说，由于第一P型氮化镓层003在未掺杂状态下有大量浓度的空穴，第一P型氮化镓层003的高阻掺杂沟道区3b的电阻率大于二维电子气抑制区3a的电阻率，即第一P型氮化镓层003的高阻掺杂沟道区3b的空穴的浓度小于二维电子气抑制区3a的空穴的浓度。相应的，第一P型氮化镓层003的高阻掺杂沟道区3b的电子的浓度大于二维电子气抑制区3a的电子的浓度。且二维电子气抑制区3a内由于空穴浓度很大，大大降低了第一栅极G1下方的电子的浓度。在第一栅极G1施加正偏压时，连接第一源极S1的高阻掺杂沟道区3b和连接第一漏极D1的高阻掺杂沟道区3b有大量电子流过，N型沟道氮化镓增强型器件20处于打开状态。在第一栅极G1不施加电压的情况下，N型沟道氮化镓增强型器件20处于关断状态，形成了一种增强型的N型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。综上，本实用新型实施例提供了一种增强型的含有N型和P型沟道氮化镓器件的互补型逻辑电路，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。且无需对第一P型氮化镓层003进行刻蚀工艺，而是通过离子注入工艺形成第一P型氮化镓层003中的高阻掺杂沟道区3b，提高了第一P型氮化镓层003和整个含有N型和P型沟道氮化镓器件的互补型逻辑电路的良率。

可选的，在上述技术方案的基础上，参见图1，高阻掺杂沟道区3b包括氢元素高阻掺杂沟道区，和/或，氧元素高阻掺杂沟道区。

具体的，P型氮化镓层的形成可以是在本征氮化镓材料内掺杂P型掺杂元素得到P型氮化镓层。高阻掺杂沟道区3b属于第一P型氮化镓层003。

氢元素高阻掺杂沟道区中，氢原子和第一P型氮化镓层003中的P型掺杂元素例如镁原子之间可以形成化学键，减少了第一P型氮化镓层003中的P型掺杂元素替代镓原子和氮原子成键的数量，进而减少了第一P型氮化镓层003中的空穴浓度，相应的，氢元素高阻掺杂沟道区的电阻率升高。

氧元素高阻掺杂沟道区中，氧原子和氮化镓发生反应形成了氧元素掺杂的氧元素高阻掺杂沟道区，进而减少了第一P型氮化镓层003中的空穴浓度，相应的，氧元素高阻掺杂沟道区的电阻率升高。

综上，高阻掺杂沟道区3b包括氢元素高阻掺杂沟道区，和/或，氧元素高阻掺杂沟道区，对于N型沟道氮化镓增强型器件20来说，第一P型氮化镓层003的高阻掺杂沟道区3b的电阻率大于二维电子气抑制区3a的电阻率，即第一P型氮化镓层003的高阻掺杂沟道区3b的空穴的浓度小于二维电子气抑制区3a的空穴的浓度。相应的，第一P型氮化镓层003的高阻掺杂沟道区3b的电子的浓度大于二维电子气抑制区3a的电子的浓度。且二维电子气抑制区3a内由于空穴浓度很大，大大降低了第一栅极G1下方的电子的浓度。在第一栅极G1施加正偏压时，连接第一源极S1的高阻掺杂沟道区3b和连接第一漏极D1的高阻掺杂沟道区3b有大量电子流过，N型沟道氮化镓增强型器件20处于打开状态。在第一栅极G1不施加电压的情况下，N型沟道氮化镓增强型器件20处于关断状态，形成了一种增强型的N型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。

下面具体介绍P型沟道氮化镓增强型器件的具体结构。

可选的，参见图1，氮化镓衬底001还包括P区，P型沟道氮化镓增强型器件10位于P区，P型沟道氮化镓增强型器件10包括P区的氮化镓衬底001、第二氮化镓铝缓冲层004、第二P型氮化镓层005、第二栅极G2、第二源极S2和第二漏极D2；第二氮化镓铝缓冲层004位于P区的氮化镓衬底001的表面；第二P型氮化镓层005位于第二氮化镓铝缓冲层004远离氮化镓衬底001的表面，第二P型氮化镓层005设置有掺杂区5a和非掺杂区5b，掺杂区5a位于第二P型氮化镓层005远离第二氮化镓铝缓冲层004的表面，其中，掺杂区5a的电阻率大于第二P型氮化镓层005的非掺杂区5b的电阻率，且掺杂区5a的掺杂深度小于第二P型氮化镓层005的厚度；第二栅极G2位于第二P型氮化镓层005远离第二氮化镓铝缓冲层004的表面，且覆盖掺杂区5a；第二源极S2和第二漏极D2位于第二P型氮化镓层005远离第二氮化镓铝缓冲层004的表面，且位于非掺杂区5b。

具体的，第二源极S2与二维电子气形成欧姆接触，第二漏极D2与二维电子气形成欧姆接触。

可选的，掺杂区5a包括氢元素掺杂区，和/或，氧元素掺杂区。

氢元素掺杂区中，氢原子和第二P型氮化镓层005中的P型掺杂元素例如镁原子之间可以形成化学键，减少了第二P型氮化镓层005中的P型掺杂元素替代镓原子和氮原子成键的数量，进而减少了第二P型氮化镓层005中的空穴浓度，相应的，氢元素掺杂区的电阻率升高。氧元素掺杂区中，氧原子和氮化镓发生反应形成了氧元素掺杂的氧元素掺杂区，进而减少了第二P型氮化镓层005中的空穴浓度，相应的，氧元素掺杂区的电阻率升高。

具体的，第二P型氮化镓层005设置有掺杂区5a和非掺杂区5b，掺杂区5a的电阻率大于非掺杂区5b的电阻率，即掺杂区5a的空穴浓度小于非掺杂区5b的空穴浓度，降低了第二栅极42下方的空穴浓度。在第二栅极42施加正偏压时，非掺杂区5b作为沟道区，非掺杂区5b有大量空穴流过，P型沟道氮化镓增强型器件处于打开状态。在第二栅极42不施加电压的情况下，P型沟道氮化镓增强型器件处于关断状态，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。且无需对第二P型氮化镓层005进行刻蚀工艺，而是通过离子注入工艺形成第二P型氮化镓层005设置的掺杂区5a，提高了第二P型氮化镓层005和整个含有N型和P型沟道氮化镓器件的互补型逻辑电路的良率。

可选的，参见图1，第一氮化镓铝缓冲层002和第二氮化镓铝缓冲层004位于同层且绝缘设置；第一P型氮化镓层003和第二P型氮化镓层005位于同层且绝缘设置。

具体的，第一氮化镓铝缓冲层002和第二氮化镓铝缓冲层004位于同层且绝缘设置，使得第一氮化镓铝缓冲层002和第二氮化镓铝缓冲层004可以同层制作，简化制备工艺，进而降低了制备成本。第一P型氮化镓层003和第二P型氮化镓层005位于同层且绝缘设置，使得第一P型氮化镓层003和第二P型氮化镓层005可以同层制作，简化制备工艺，进而降低了制备成本。

可选的，参见图1，氮化镓衬底001还包括互连区，互连区位于P区和N区之间；互连结构30包括导电层31；导电层31位于第一源极S1和第二P型氮化镓层005之间，且导电层31的一端延伸至第二漏极D2，导电层31的另一端延伸至第一源极S1。

具体的，互连结构30的导电层31的一端延伸至第二漏极D2，导电层31的另一端延伸至第一源极S1，以实现用于连接N型沟道氮化镓增强型器件20的第一源极S1和P型沟道氮化镓增强型器件10的第二漏极D2的作用，以构成N型沟道氮化镓增强型器件20和P型沟道氮化镓增强型器件10组成的含有N型和P型沟道氮化镓器件的互补型逻辑电路。

可选的，参见图1，互连结构30还包括绝缘层32，绝缘层32位于第一氮化镓铝缓冲层002和第二氮化镓铝缓冲层004之间，氮化镓衬底001的表面设置有第一凹槽1a，绝缘层32延伸至第一凹槽1a内；第一凹槽1a的深度小于氮化镓衬底001的厚度。

具体的，绝缘层32的设置，使得第一氮化镓铝缓冲层002和第二氮化镓铝缓冲层004绝缘设置，且绝缘层32延伸至第一凹槽1a内，避免连接区内存在二维电子气，进而使得互连结构30的导电层31仅仅用于连接N型沟道氮化镓增强型器件20的第一源极S1和P型沟道氮化镓增强型器件10的第二漏极D2，以构成N型沟道氮化镓增强型器件20和P型沟道氮化镓增强型器件10组成的含有N型和P型沟道氮化镓器件的互补型逻辑电路。

示例性的，绝缘层32包括氧化硅和/或氮化硅的叠层。或者可以在氮化镓衬底001以及第一氮化镓铝缓冲层002和第二氮化镓铝缓冲层004对应于绝缘层32的所在区域进行氟离子的掺杂。

可选的，参见图1，还包括钝化层006，钝化层006位于第一栅极G1远离氮化镓衬底001的表面，且钝化层覆盖P区、N区和互连区。

具体的，钝化层006可以保护P型沟道氮化镓增强型器件10、N型沟道氮化镓增强型器件20和互连结构30免受外力损毁，以提高含有N型和P型沟道氮化镓器件的互补型逻辑电路的结构稳定性。

可选的，参见图1，还包括共栅极G0、共源极S0和共漏极D0；钝化层006设置有第一通孔6a、第二通孔6b和第三通孔6c；共栅极G0通过第一通孔6a与第一栅极G1和第二栅极G2连接；共源极S0通过第二通孔6b与第二源极S2连接；共漏极D0通过第三通孔6c与第一漏极D1连接。

具体的，上述技术方案使得含有N型和P型沟道氮化镓器件的互补型逻辑电路通过共栅极G0或者栅极信号，通过共源极S0获得源极信号，通过共漏极D0获得漏极信号，降低了供给栅极信号、源极信号和漏极信号的电路的复杂度。

可选的，参见图2，P型沟道氮化镓增强型器件还包括介质层007，介质层007位于第二P型氮化镓层005远离氮化镓衬底001的一侧，且介质层007在氮化镓衬底001的正投影与第二源极S2和第二漏极D2在氮化镓衬底001的正投影无交叠，第二栅极G2位于介质层007远离第二P型氮化镓层005一侧的表面。

具体的，介质层007可以对第二P型氮化镓层005起到保护作用，且介质层007使得P型沟道氮化镓增强型器件10的栅漏电流降低。

可选的，参见图3，第二P型氮化镓层005远离第二氮化镓铝缓冲层004的表面设置有第二凹槽5c，第二凹槽5c的深度小于第二P型氮化镓层005的厚度；掺杂区5a位于第二凹槽5c的底面，其中，掺杂区5a的掺杂深度小于第二凹槽5c的底面和第二P型氮化镓层005邻近第二氮化镓铝缓冲层004的表面之间的垂直距离。

具体的，第二凹槽5c的设置，缩短了第二栅极G2和非掺杂区5b之间的距离，增强了第二栅极G2对P型沟道氮化镓增强型器件10的控制能力。

针对图1示出的含有N型和P型沟道氮化镓器件的互补型逻辑电路，本实用新型实施例还提供了一种含有N型和P型沟道氮化镓器件的互补型逻辑电路的制备方法。参见图4，该含有N型和P型沟道氮化镓器件的互补型逻辑电路的制备方法包括如下步骤：

步骤110、提供氮化镓衬底，其中，氮化镓衬底包括P区、连接区和N区，互连区位于P区和N区之间。

参见图5，提供氮化镓衬底001，其中，氮化镓衬底001包括P区、连接区和N区，互连区位于P区和N区之间。

步骤120、形成氮化镓铝缓冲层，其中，位于N区的氮化镓铝缓冲层为第一氮化镓铝缓冲层，位于P区的氮化镓铝缓冲层为第二氮化镓铝缓冲层。

参见图6，形成氮化镓铝缓冲层，其中，位于N区的氮化镓铝缓冲层为第一氮化镓铝缓冲层002，位于P区的氮化镓铝缓冲层为第二氮化镓铝缓冲层004。第一氮化镓铝缓冲层002包括中间区域2a和包围中间区域2a的欧姆接触区2b。

步骤130、形成P型氮化镓层，其中位于N区的P型氮化镓层的中间区域的为第一P型氮化镓层，位于P区的P型氮化镓层为第二P型氮化镓层。

参见图7，形成P型氮化镓层，其中位于N区的P型氮化镓层的中间区域2a的为第一P型氮化镓层003，位于P区的P型氮化镓层为第二P型氮化镓层005。第一P型氮化镓层003包括二维电子气抑制区3a和包围二维电子气抑制区3a的高阻掺杂沟道区3b。

步骤140、对第一P型氮化镓层的高阻掺杂沟道区进行离子注入处理，以形成高阻掺杂沟道区。

参见图8，对第一P型氮化镓层003的高阻掺杂沟道区3b进行离子注入处理，以形成高阻掺杂沟道区3b。可选的，高阻掺杂沟道区3b的掺杂原子包括氢原子和/或氧原子。无需对第一P型氮化镓层003进行刻蚀工艺，而是通过离子注入工艺形成第一P型氮化镓层003中的高阻掺杂沟道区3b，提高了第一P型氮化镓层003和整个含有N型和P型沟道氮化镓器件的互补型逻辑电路的良率。

步骤150、对第二P型氮化镓层的掺杂区进行离子注入处理，以形成掺杂区。

参见图8，对第二P型氮化镓层005的掺杂区5a进行离子注入处理，以形成掺杂区5a。第二P型氮化镓层005设置有掺杂区5a和非掺杂区5b，掺杂区5a位于第二P型氮化镓层005远离第二氮化镓铝缓冲层004的表面。可选的，掺杂区5a的掺杂原子包括氢原子和/或氧原子。

步骤160、在第一P型氮化镓层远离第一氮化镓铝缓冲层的表面形成第一栅极，在第一氮化镓铝缓冲层的欧姆接触区形成第一源极和第一漏极。在第二P型氮化镓层远离第二氮化镓铝缓冲层的表面形成第二栅极、第二源极和第二漏极。且无需对第二P型氮化镓层005进行刻蚀工艺，而是通过离子注入工艺形成第二P型氮化镓层005设置的掺杂区5a，提高了第二P型氮化镓层005和整个含有N型和P型沟道氮化镓器件的互补型逻辑电路的良率。

参见图9，通过金属沉积工艺形成第一栅极G1、第一源极S1和第一漏极D1以及第二栅极G2、第二源极S2和第二漏极D2。

可选的，通过金属沉积工艺形成第一栅极G1、第一源极S1和第一漏极D1以及第二栅极G2、第二源极S2和第二漏极D2的过程中，需要在惰性气体氛围中退火后，第一源极S1可以与二维电子气形成欧姆接触，第一漏极D1可以与二维电子气形成欧姆接触，第二源极S2可以与二维电子气形成欧姆接触，第二漏极D2可以与二维电子气形成欧姆接触。其中，第一栅极G1位于第一P型氮化镓层003远离第一氮化镓铝缓冲层002的表面，且覆盖二维电子气抑制区3a；第一源极S1和第一漏极D1位于第一氮化镓铝缓冲层002远离氮化镓衬底001的表面，且覆盖欧姆接触区2b。第二栅极G2位于第二P型氮化镓层005远离第二氮化镓铝缓冲层004的表面，且覆盖掺杂区5a；第二源极S2和第二漏极D2位于第二P型氮化镓层005远离第二氮化镓铝缓冲层004的表面，且位于非掺杂区5b。

步骤170、在互联区形成绝缘层和导电层构成的互连结构，导电层的一端延伸至第二漏极，导电层的另一端延伸至第一源极。

参见图10，可以通过如下两种方法形成互连结构30。

第一种方法，在互连区形成凹槽，其中位于氮化镓衬底001的凹槽为第一凹槽1a。在互连区的凹槽内形成氧化硅和/或氮化硅的叠层构成的绝缘层32。在绝缘层32之上形成导电层31，其中，导电层位于第一源极S1和第二P型氮化镓层005之间，且导电层31的一端延伸至第二漏极D2，导电层31的另一端延伸至第一源极S1。

第二种方法，在互连区进行氟离子的掺杂以形成绝缘层32。之后在绝缘层32之上形成导电层31。

绝缘层32的设置，使得第一氮化镓铝缓冲层002和第二氮化镓铝缓冲层004绝缘设置，且绝缘层32延伸至第一凹槽1a内，避免连接区内存在二维电子气，进而使得互连结构30的导电层31仅仅用于连接N型沟道氮化镓增强型器件20的第一源极S1和P型沟道氮化镓增强型器件10的第二漏极D2，以构成N型沟道氮化镓增强型器件20和P型沟道氮化镓增强型器件10组成的含有N型和P型沟道氮化镓器件的互补型逻辑电路。

步骤180、依次形成钝化层、共栅极、共源极和共漏极。

参见图1，首先形成可以保护P型沟道氮化镓增强型器件10、N型沟道氮化镓增强型器件20和互连结构30的钝化层006。然后通过光刻和刻蚀工艺形成第一通孔6a、第二通孔6b和第三通孔6c。之后形成共栅极G0、共源极S0和共漏极D0，其中共栅极G0通过第一通孔6a与第一栅极G1和第二栅极G2连接；共源极S0通过第二通孔6b与第二源极S2连接；共漏极D0通过第三通孔6c与第一漏极D1连接。

本实用新型实施例提供的制备方法形成了N型沟道氮化镓增强型器件20和P型沟道氮化镓增强型器件10组成的增强型的含有N型和P型沟道氮化镓器件的互补型逻辑电路。其中，P型沟道氮化镓增强型器件10为增强型器件，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。对于N型沟道氮化镓增强型器件20来说，由于第一P型氮化镓层003在未掺杂状态下有大量浓度的空穴，第一P型氮化镓层003的高阻掺杂沟道区3b的电阻率大于二维电子气抑制区3a的电阻率，即第一P型氮化镓层003的高阻掺杂沟道区3b的空穴的浓度小于二维电子气抑制区3a的空穴的浓度。相应的，第一P型氮化镓层003的高阻掺杂沟道区3b的电子的浓度大于二维电子气抑制区3a的电子的浓度。且二维电子气抑制区3a内由于空穴浓度很大，大大降低了第一栅极G1下方的电子的浓度。在第一栅极G1施加正偏压时，连接第一源极S1的高阻掺杂沟道区3b和连接第一漏极D1的高阻掺杂沟道区3b有大量电子流过，N型沟道氮化镓增强型器件20处于打开状态。在第一栅极G1不施加电压的情况下，N型沟道氮化镓增强型器件20处于关断状态，形成了一种增强型的N型沟道氮化镓器件，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。综上，本实用新型实施例的制备方法形成了一种增强型的含有N型和P型沟道氮化镓器件的互补型逻辑电路，不需要额外设计负电压偏置来使器件关断，能够明显改善含有N型和P型沟道氮化镓器件的互补型逻辑电路设计的复杂程度，同时降低电路关态下的静态功耗与开关损耗。其中，无需对第一P型氮化镓层003进行刻蚀工艺，而是通过离子注入工艺形成第一P型氮化镓层003中的高阻掺杂沟道区3b，提高了第一P型氮化镓层003和整个含有N型和P型沟道氮化镓器件的互补型逻辑电路的良率。且无需对第二P型氮化镓层005进行刻蚀工艺，而是通过离子注入工艺形成第二P型氮化镓层005设置的掺杂区5a，提高了第二P型氮化镓层005和整个含有N型和P型沟道氮化镓器件的互补型逻辑电路的良率。

注意，上述仅为本实用新型的较佳实施例及所运用技术原理。本领域技术人员会理解，本实用新型不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本实用新型的保护范围。因此，虽然通过以上实施例对本实用新型进行了较为详细的说明，但是本实用新型不仅仅限于以上实施例，在不脱离本实用新型构思的情况下，还可以包括更多其他等效实施例，而本实用新型的范围由所附的权利要求范围决定。

Claims (10)

1.一种含有N型和P型沟道氮化镓器件的互补型逻辑电路，包括P型沟道氮化镓增强型器件、N型沟道氮化镓增强型器件和互连结构，其特征在于，包括：氮化镓衬底，所述氮化镓衬底包括N区，所述N型沟道氮化镓增强型器件位于所述N区；

所述N型沟道氮化镓增强型器件包括位于所述N区的氮化镓衬底、第一氮化镓铝缓冲层、第一P型氮化镓层、第一栅极、第一源极和第一漏极；

所述第一氮化镓铝缓冲层位于所述N区的氮化镓衬底的表面，所述第一氮化镓铝缓冲层包括中间区域和包围所述中间区域的欧姆接触区；

所述第一P型氮化镓层位于所述第一氮化镓铝缓冲层远离所述氮化镓衬底的表面的中间区域，所述第一P型氮化镓层包括二维电子气抑制区和包围所述二维电子气抑制区的高阻掺杂沟道区，所述高阻掺杂沟道区的电阻率大于所述二维电子气抑制区的电阻率；

所述第一栅极位于所述第一P型氮化镓层远离所述第一氮化镓铝缓冲层的表面，且覆盖所述二维电子气抑制区；

所述第一源极和所述第一漏极位于所述第一氮化镓铝缓冲层远离所述氮化镓衬底的表面，且覆盖所述欧姆接触区；

所述互连结构用于连接所述N型沟道氮化镓增强型器件的第一源极和所述P型沟道氮化镓增强型器件的第二漏极。

2.根据权利要求1所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，所述高阻掺杂沟道区包括氢元素高阻掺杂沟道区，和/或，氧元素高阻掺杂沟道区。

3.根据权利要求1所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，所述氮化镓衬底还包括P区，所述P型沟道氮化镓增强型器件位于所述P区，所述P型沟道氮化镓增强型器件包括所述P区的氮化镓衬底、第二氮化镓铝缓冲层、第二P型氮化镓层、第二栅极、第二源极和第二漏极；

所述第二氮化镓铝缓冲层位于所述P区的氮化镓衬底的表面；

所述第二P型氮化镓层位于所述第二氮化镓铝缓冲层远离所述氮化镓衬底的表面，所述第二P型氮化镓层设置有掺杂区和非掺杂区，所述掺杂区位于所述第二P型氮化镓层远离所述第二氮化镓铝缓冲层的表面，其中，所述掺杂区的电阻率大于所述第二P型氮化镓层的非掺杂区的电阻率，且所述掺杂区的掺杂深度小于所述第二P型氮化镓层的厚度；

第二栅极，位于所述第二P型氮化镓层远离所述第二氮化镓铝缓冲层的表面，且覆盖所述掺杂区；

所述第二源极和所述第二漏极位于所述第二P型氮化镓层远离所述第二氮化镓铝缓冲层的表面，且位于所述非掺杂区。

4.根据权利要求3所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，

所述第一氮化镓铝缓冲层和所述第二氮化镓铝缓冲层位于同层且绝缘设置；

所述第一P型氮化镓层和所述第二P型氮化镓层位于同层且绝缘设置。

5.根据权利要求3所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，所述氮化镓衬底还包括互连区，所述互连区位于所述P区和所述N区之间；

所述互连结构包括导电层；

所述导电层位于所述第一源极和所述第二P型氮化镓层之间，且所述导电层的一端延伸至所述第二漏极，所述导电层的另一端延伸至所述第一源极。

6.根据权利要求5所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，所述互连结构还包括绝缘层，所述绝缘层位于所述第一氮化镓铝缓冲层和所述第二氮化镓铝缓冲层之间，所述氮化镓衬底的表面设置有第一凹槽，所述绝缘层延伸至所述第一凹槽内；所述第一凹槽的深度小于所述氮化镓衬底的厚度。

7.根据权利要求5所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，还包括钝化层，所述钝化层位于所述第一栅极远离所述氮化镓衬底的表面，且所述钝化层覆盖所述P区、所述N区和所述互连区。

8.根据权利要求7所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，还包括共栅极、共源极和共漏极；

所述钝化层设置有第一通孔、第二通孔和第三通孔；

所述共栅极通过第一通孔与所述第一栅极和所述第二栅极连接；

所述共源极通过第二通孔与所述第二源极连接；

所述共漏极通过第三通孔与所述第一漏极连接。

9.根据权利要求3所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，所述P型沟道氮化镓增强型器件还包括介质层，所述介质层位于所述第二P型氮化镓层远离所述氮化镓衬底的一侧，且所述介质层在所述氮化镓衬底的正投影与所述第二源极和所述第二漏极在所述氮化镓衬底的正投影无交叠，所述第二栅极位于介质层远离所述第二P型氮化镓层一侧的表面。

10.根据权利要求3所述的含有N型和P型沟道氮化镓器件的互补型逻辑电路，其特征在于，所述第二P型氮化镓层远离所述第二氮化镓铝缓冲层的表面设置有第二凹槽，所述第二凹槽的深度小于所述第二P型氮化镓层的厚度；所述掺杂区位于所述第二凹槽的底面，其中，所述掺杂区的掺杂深度小于所述第二凹槽的底面和所述第二P型氮化镓层邻近所述第二氮化镓铝缓冲层的表面之间的垂直距离。

Images