CN216816776U - 半导体芯片中无需基准电压和偏置电流的电压检测电路 - Google Patents

Abstract

本实用新型公开的一种半导体芯片中无需基准电压和偏置电流的电压检测电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管；第二晶体管的第三端通过第一电阻接地，第一晶体管的第三端接地；第一晶体管的第一端与第二晶体管的第一端相连；第三晶体管与第四晶体管构成电流镜；第三晶体管的第二端与电源相连；第四晶体管的第二端与电源相连；第五晶体管与第六晶体管组成反相器结构；第五晶体管与第六晶体管的第一端与第一晶体管的第二端相连。本实用新型提供的电压检测电路，不需要额外设置基准电压和偏置电流，减小了电压检测电路的功耗。

Description

半导体芯片中无需基准电压和偏置电流的电压检测电路

技术领域

本实用新型涉及半导体芯片技术领域，具体涉及半导体芯片中无需基准电压和偏置电流的电压检测电路。

背景技术

电压检测模块是芯片中常用的模块之一。在现有技术中，为了构建电压检测模块，需要在芯片内部设置一个增益很大的放大器作为比较器，通过比较器对基准电压与需要检测的电压进行比较从而实现电压检测。

但在上述方案中，比较器需要一个基准电压和一个为比较器提供偏置电流的电路，且比较器的结构也比较复杂，需要的供电电压较高，提高了芯片的设计要求。

实用新型内容

因此，本实用新型提供的一种半导体芯片中无需基准电压和偏置电流的电压检测电路，克服现有技术中需要较高的供电电压的技术问题。

为达到上述目的，本实用新型提供如下技术方案：

本实用新型实施例提供一种半导体芯片中无需基准电压和偏置电流的电压检测电路，所述电压检测电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管；所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管以及所述第六晶体管均为三端子晶体管；所述三端子晶体管包括第一端、第二端以及第三端；所述第一端用于指示所述第二端与所述第三端的导通情况；

所述第二晶体管的第三端通过第一电阻接地，所述第一晶体管的第三端接地；所述第一晶体管的第一端与所述第二晶体管的第一端相连；

所述第三晶体管与所述第四晶体管构成电流镜；所述第三晶体管的第二端与电源相连，以便第一电流从所述第三晶体管的第二端，经过第三晶体管的第三端流向所述第一晶体管的第二端；所述第四晶体管的第二端与所述电源相连，以便第二电流从所述第四晶体管的第二端，经过第四晶体管的第三端流向所述第二晶体管的第二端；

所述第五晶体管与所述第六晶体管组成反相器结构；所述第五晶体管与所述第六晶体管的第一端与所述第一晶体管的第二端相连。

可选的，所述三端子晶体管是金属氧化物半导体场效应MOS管。

可选的，所述第一晶体管、所述第二晶体管以及所述第五晶体管是N沟道MOS管；所述第三晶体管、所述第四晶体管以及所述第六晶体管是P沟道MOS管。

可选的，所述P沟道MOS管的第一端为栅极；所述P沟道MOS管的第二端为源极；P沟道MOS管的第三端为漏极；

N沟道MOS管的第一端为栅极；所述N沟道MOS管的第二端为漏极；N沟道MOS管的第三端为源极。

可选的，所述第二晶体管的沟道宽长比大于所述第一晶体管的沟道宽长比。

可选的，所述三端子晶体管是三极管。

可选的，所述第一晶体管、所述第二晶体管以及所述第五晶体管是NPN三极管；所述第三晶体管、所述第四晶体管以及所述第六晶体管是PNP三极管。

可选的，所述NPN三极管的第一端是基极；所述NPN三极管的第二端是集电极；所述NPN三极管的第三端是发射极；

所述PNP三极管的第一端是基极；所述PNP三极管的第二端是发射极；所述PNP三极管的第三端是集电极。

本实用新型技术方案，具有如下优点：

本实用新型提供的半导体芯片中无需基准电压和偏置电流的电压检测电路，包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管；第二晶体管的第三端通过第一电阻接地，第一晶体管的第三端接地；第一晶体管的第一端与第二晶体管的第一端相连；第三晶体管与第四晶体管构成电流镜；第三晶体管的第二端与电源相连；第四晶体管的第二端与电源相连；第五晶体管与第六晶体管组成反相器结构；第五晶体管与第六晶体管的第一端与第一晶体管的第二端相连。本实用新型提供的电压检测电路，通过各个晶体管使得输入电流镜的待测量电压与预设的电压值进行比较，并通过反相器的输出电压值得到比较结果，从而实现电压大小的检测，不需要额外设置基准电压和偏置电流，减小了电压检测电路的功耗。

附图说明

为了更清楚地说明本实用新型具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1示出了本申请实施例涉及的一种半导体芯片中无需基准电压和偏置电流的电压检测电路的示意图；

图2示出了本申请实施例涉及的电流镜示意图；

图3是本申请实施例涉及的电流镜中的电流电压关系示意图；

图4示出了本申请实施例涉及的一种半导体芯片中无需基准电压和偏置电流的电压检测电路的示意图。

具体实施方式

下面将结合附图对本实用新型的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

在本实用新型的描述中，需要说明的是，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本实用新型的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实用新型中的具体含义。

此外，下面所描述的本实用新型不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

实施例

图1示出了本申请实施例涉及的一种半导体芯片中无需基准电压和偏置电流的电压检测电路的示意图。如图1所示，以该电压检测电路中的晶体管都为MOS管为例，该电压检测电路包括：第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5以及第六晶体管M6；该第一晶体管、该第二晶体管、该第三晶体管、该第四晶体管、该第五晶体管以及该第六晶体管均为三端子晶体管；该三端子晶体管包括第一端、第二端以及第三端；该第一端用于指示该第二端与该第三端的导通情况；

该第二晶体管的第三端通过第一电阻接地，该第一晶体管的第三端接地；该第一晶体管的第一端与该第二晶体管的第一端相连；

该第三晶体管与该第四晶体管构成电流镜；该第三晶体管的第二端与电源相连，以便第一电流从该第三晶体管的第二端，经过第三晶体管的第三端流向该第一晶体管的第二端；该第四晶体管的第二端与该电源相连，以便第二电流从该第四晶体管的第二端，经过第四晶体管的第三端流向该第二晶体管的第二端；

该第五晶体管与该第六晶体管组成反相器结构；该第五晶体管与该第六晶体管的第一端与该第一晶体管的第二端相连。

可选的，该三端子晶体管是金属氧化物半导体场效应MOS管。

可选的，该第一晶体管、该第二晶体管以及该第五晶体管是N沟道MOS管；该第三晶体管、该第四晶体管以及该第六晶体管是P沟道MOS管。

可选的，该P沟道MOS管的第一端为栅极；该P沟道MOS管的第二端为源极；P沟道MOS管的第三端为漏极；

N沟道MOS管的第一端为栅极；该N沟道MOS管的第二端为漏极；N沟道MOS管的第三端为源极。

可选的，该第二晶体管的沟道宽长比大于该第一晶体管的沟道宽长比。

下面介绍一下本实用新型实施例所示出的电压检测电路的主要原理：

如图1所示，其中vsen是需要检测的电压，逻辑信号vout为检测的输出结果，M2的宽长比是M1的N倍，M4和M3组成1:1的电流镜，M5和M6组成反相器。

图2示出了本申请实施例涉及的电流镜结构示意图。其中，i1为流经M1的电流值，i2为流经M2的电流值，vr为电阻R两端的压降，vsen为待测量的电压值。

图3示出了本申请实施例涉及的电流镜中的电压电流关系示意图。如图3所示，当vsen＝0V时，i1和i2都为0A，现在慢慢增加vsen，当vsen较小时，i1和i2都很小，那么vr约为0V，此时可以认为M1和M2的vgs一样，又因为M2的宽长比为M1的N倍(N>1)，所以i2>i1；

随着vsen的增大，i1和i2都会越来越大，但是i2的增大会导致vr增加，M1的vgs为vsen，M2的vgs为vsen-vr＝ven-i2*R，M2的vgs比M1的小i2*R，所以随着vsen的增加，M2的vgs相对M1会越来越小，会导致i1慢慢超过i2，最后i1>i2，如图2所示，假设两线交点对应的vsen为vx，当vsen>vx时，i1>i2；当vsen<vx时，i1<i2。

如果vsen小于vx，那么i2>i1，i2流到M4然后镜像到M3，所以M3上的电流也等于i2；因为i2>i1，所以会有电流流向M5和M6的栅极将vc抬高，vc再经过反向，vout输出低；

综上，当vsen小于vx时，vout输出低，反之输出高；这个电路相当于是一个以vx为基准的电压检测电路；

此电路需要的VDD较小，大约为vov+vgs＝2vov+VTH≈0.8V；其中VTH为M1，M2的开启电压，vov为过驱动电压；

下面来计算vx：

M1，M2可能工作在亚阈值区或者强反型区。对于亚阈值区里的管子i和vgs的关系为：

其中I0和n都是常数，vt为热电压；

假设使i1和i2相等的vsen为vx，且此时的i1＝i2＝ix，M1的宽长比为W/L，可以列出下列方程组

解得

如果M1和M2处于强反型区，那么i和vgs的关系为

用同样的思路可以解得vx的近似解为

其中μ和Cox都是工艺参数；

式(4)和式(6)分别是M1，M2处在亚阈值区和强反型区下的vx；我们可以看出，不管M1，M2处在什么区，只要减小R或者W/L，就可以增加vx，所以vx是一个方便调节的值。

通过上述方案，通过调节R以及W/L，即可以实现对vx的调节，从而控制用于检测输入电压的参考电压值，以实现对不同电压值的电压检测；并且在如图1所示的电压检测电路中，无需添加比较器，也不需要为比较器提供较高的供电电压，降低了电压检测电路需要消耗的功率。

在一种可能的实现方式中，该三端子晶体管是三极管。

请参考图4，其示出了本申请实施例涉及的一种半导体芯片中无需基准电压和偏置电流的电压检测电路的示意图。如图4所示，该第一晶体管、该第二晶体管以及该第五晶体管是NPN三极管；该第三晶体管、该第四晶体管以及该第六晶体管是PNP三极管。

可选的，该NPN三极管的第一端是基极；该NPN三极管的第二端是集电极；该NPN三极管的第三端是发射极；

该PNP三极管的第一端是基极；该PNP三极管的第二端是发射极；该PNP三极管的第三端是集电极。

显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本实用新型创造的保护范围之中。

Claims (8)

1.一种半导体芯片中无需基准电压和偏置电流的电压检测电路，其特征在于，所述电压检测电路包括：第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管以及第六晶体管；所述第一晶体管、所述第二晶体管、所述第三晶体管、所述第四晶体管、所述第五晶体管以及所述第六晶体管均为三端子晶体管；所述三端子晶体管包括第一端、第二端以及第三端；所述第一端用于指示所述第二端与所述第三端的导通情况；

所述第二晶体管的第三端通过第一电阻接地，所述第一晶体管的第三端接地；所述第一晶体管的第一端与所述第二晶体管的第一端相连；

所述第三晶体管与所述第四晶体管构成电流镜；所述第三晶体管的第二端与电源相连，以便第一电流从所述第三晶体管的第二端，经过第三晶体管的第三端流向所述第一晶体管的第二端；所述第四晶体管的第二端与所述电源相连，以便第二电流从所述第四晶体管的第二端，经过第四晶体管的第三端流向所述第二晶体管的第二端；

所述第五晶体管与所述第六晶体管组成反相器结构；所述第五晶体管与所述第六晶体管的第一端与所述第一晶体管的第二端相连。

2.根据权利要求1所述的电压检测电路，其特征在于，所述三端子晶体管是金属氧化物半导体场效应MOS管。

3.根据权利要求2所述的电压检测电路，其特征在于，所述第一晶体管、所述第二晶体管以及所述第五晶体管是N沟道MOS管；所述第三晶体管、所述第四晶体管以及所述第六晶体管是P沟道MOS管。

4.根据权利要求3所述的电压检测电路，其特征在于，所述P沟道MOS 管的第一端为栅极；所述P沟道MOS管的第二端为源极；P沟道MOS管的第三端为漏极；

N沟道MOS管的第一端为栅极；所述N沟道MOS管的第二端为漏极；N沟道MOS管的第三端为源极。

5.根据权利要求2至4任一所述的电压检测电路，其特征在于，所述第二晶体管的沟道宽长比大于所述第一晶体管的沟道宽长比。

6.根据权利要求1所述的电压检测电路，其特征在于，所述三端子晶体管是三极管。

7.根据权利要求6所述的电压检测电路，其特征在于，所述第一晶体管、所述第二晶体管以及所述第五晶体管是NPN三极管；所述第三晶体管、所述第四晶体管以及所述第六晶体管是PNP三极管。

8.根据权利要求7所述的电压检测电路，其特征在于，所述NPN三极管的第一端是基极；所述NPN三极管的第二端是集电极；所述NPN三极管的第三端是发射极；

所述PNP三极管的第一端是基极；所述PNP三极管的第二端是发射极；所述PNP三极管的第三端是集电极。

Images