CN216793693U - 平面栅超结功率器件 - Google Patents
平面栅超结功率器件 Download PDFInfo
- Publication number
- CN216793693U CN216793693U CN202123268779.XU CN202123268779U CN216793693U CN 216793693 U CN216793693 U CN 216793693U CN 202123268779 U CN202123268779 U CN 202123268779U CN 216793693 U CN216793693 U CN 216793693U
- Authority
- CN
- China
- Prior art keywords
- conductive
- oxide layer
- polycrystalline silicon
- type
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Abstract
本实用新型涉及一种平面栅超结功率器件,包括第一导电类型衬底、外延层、柱、源区、第二导电类型柱、体区、第一氧化层、第二氧化层、第一类导电多晶硅、第二类导电多晶硅、源极金属、绝缘介质层、第一通孔与第二通孔,第一类导电多晶硅半包围或者全包围第二类导电多晶硅,第一通孔的两侧均为第一类导电多晶硅,源极金属通过第一通孔与第一导电类型源区以及第二导电类型体区欧姆接触,源极金属通过第二通孔与第一导电类型源区、第二导电类型体区以及第二类导电多晶硅欧姆接触,第二类导电多晶硅的两侧均与第二通孔欧姆接触。本实用新型降低了芯片成本与封装成本,减少了反向恢复能量损耗,并降低了工艺难度。
Description
技术领域
本实用新型涉及一种功率半导体结构,具体地说是一种集成类似肖特基二极管的平面栅超结功率半导体结构。
背景技术
超结金属氧化物半导体场效应晶体管(简称SJ MOSFET)固有一个与其并联的寄生二极管,寄生二极管的阳极与SJ MOSFET的源极相连,阴极与SJ MOSFET的漏极相连,因此SJMOSFET也用来续流。这种寄生二极管与普通二极管一样,由少子参与导电,因此有反向恢复时间,与反向恢复损耗。
由于肖特基二极管具有较低的正向二极管电压降等优势,常常用以改善器件开关动作的二极管恢复时间,可抑制器件运行时非开关部分的功率损耗,但是肖特基二极管的制造工艺与目前主流SJ MOSFET制造工艺相差很大,导致肖特基二极管与SJ MOSFET很难集成到一个芯片内。
发明内容
本实用新型的目的是克服现有技术中存在的不足,提供一种能降低芯片成本与封装成本、减少反向恢复能量损耗并降低工艺难度的平面栅超结功率器件。
按照本实用新型提供的技术方案,所述平面栅超结功率器件,包括第一导电类型衬底,在第一导电类型衬底上方设有第一导电类型外延层,在第一导电类型外延层的顶部设有间隔设置的第一导电类型柱与第二导电类型柱,在第二导电类型柱的顶部设有第二导电类型体区,在第二导电类型体区的中部的表面设有第一导电类型源区,在第一导电类型柱、第二导电类型体区与第一导电类型源区的上方设有第一氧化层、第二氧化层,在第一氧化层的上方设有第一类导电多晶硅,第一类导电多晶硅接栅极电位,在第二氧化层的上方设有第二类导电多晶硅,第二类导电多晶硅接源极电位,俯视器件,在与第一导电类型柱平行的方向上,第一类导电多晶硅与第二类导电多晶硅呈交替分布,且第一类导电多晶硅半包围或者全包围所述的第二类导电多晶硅,在第一类导电多晶硅的上方以及第二类导电多晶硅的上方设有绝缘介质层,在绝缘介质层的上方设有源极金属,源极金属通过第一通孔与第一导电类型源区以及第二导电类型体区欧姆接触,且第一通孔的两侧均为第一类导电多晶硅;
所述源极金属通过第二通孔与第一导电类型源区、第二导电类型体区以及第二类导电多晶硅欧姆接触,第二类导电多晶硅的两侧均与第二通孔欧姆接触。
作为优选,所述第二氧化层的厚度小于第一氧化层的厚度。
作为优选,所述第二氧化层的厚度为50Å-500Å。
作为优选,所述第一氧化层的厚度为500Å-2000Å。
作为优选,所述第一氧化层、第二氧化层与绝缘介质层均由二氧化硅或氮化硅构成。
作为优选,所述第一类导电多晶硅半包围第二类导电多晶硅,且第二通孔的一侧为第一类导电多晶硅、另一侧为第二类导电多晶硅。
作为优选,所述第一类导电多晶硅全包围第二类导电多晶硅与第二通孔,第二通孔呈间隔设置,在相邻第二通孔之间设有第二类导电多晶硅。
作为优选,所述功率器件为所述N型功率器件时,第一导电类型为N型,第二导电类型为P型;或者,所述功率器件为所述P型功率器件时,第一导电类型为P型,第二导电类型为N型。
本实用新型降低了芯片成本与封装成本,减少了反向恢复能量损耗,并降低了工艺难度。
附图说明
图1为本实用新型实施例1提供的芯片的接触孔与沟槽的俯视结构示意图。
图2为本实用新型实施例2提供的芯片的接触孔与沟槽的俯视结构示意图。
图3为沿着图1中的虚线AA’截得的剖面结构示意图。
图4为沿着图1中的虚线BB’截得的剖面结构示意图。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本实用新型进一步详细说明。其中相同的零部件用相同的附图标记表示。需要说明的是,下面描述中使用的词语“左”、“右”、“上”和“下”指的是附图中的方向。使用的词语“内”和“外”分别指的是朝向或远离特定部件几何中心的方向。
本实用新型包括以下两种实施例,以N型功率半导体器件为例进行说明,其中,第一导电类型衬底1、第一导电类型外延层2、第一导电类型柱3与第一导电类型源区6均为N型,第二导电类型柱4与第二导电类型体区5为P型。
实施例1
一种平面栅超结功率器件,如图1、图3和图4所示,包括第一导电类型衬底1,在第一导电类型衬底1上方设有第一导电类型外延层2,在第一导电类型外延层2的顶部设有间隔设置的第一导电类型柱3与第二导电类型柱4,在第二导电类型柱4的顶部设有第二导电类型体区5,在第二导电类型体区5的中部的表面设有第一导电类型源区6,在第一导电类型柱3、第二导电类型体区5与第一导电类型源区6的上方设有第一氧化层8、第二氧化层10,在第一氧化层8的上方设有第一类导电多晶硅7,第一类导电多晶硅7接栅极电位,在第二氧化层10的上方设有第二类导电多晶硅9,第二类导电多晶硅9接源极电位,俯视器件,在与第一导电类型柱3平行的方向上,第一类导电多晶硅7与第二类导电多晶硅9呈交替分布,第一类导电多晶硅7半包围第二类导电多晶硅9,在第一类导电多晶硅7的上方以及第二类导电多晶硅9的上方设有绝缘介质层12,在绝缘介质层12的上方设有源极金属11,源极金属11通过第一通孔14与第一导电类型源区6以及第二导电类型体区5欧姆接触,且第一通孔14的两侧均为第一类导电多晶硅7;
所述源极金属11通过第二通孔13与第一导电类型源区6、第二导电类型体区5以及第二类导电多晶硅9欧姆接触,第二类导电多晶硅9的两侧均与第二通孔13欧姆接触,且第二通孔13的一侧为第一类导电多晶硅7、另一侧为第二类导电多晶硅9。
所述第二氧化层10的厚度小于第一氧化层8的厚度。所述第二氧化层10的厚度为200Å。所述第一氧化层8的厚度为800Å。
所述第一氧化层8、第二氧化层10与绝缘介质层12均由二氧化硅或氮化硅构成。
实施例2
一种平面栅超结功率器件,如图2所示,包括第一导电类型衬底1,在第一导电类型衬底1上方设有第一导电类型外延层2,在第一导电类型外延层2的顶部设有间隔设置的第一导电类型柱3与第二导电类型柱4,在第二导电类型柱4的顶部设有第二导电类型体区5,在第二导电类型体区5的中部的表面设有第一导电类型源区6,在第一导电类型柱3、第二导电类型体区5与第一导电类型源区6的上方设有第一氧化层8、第二氧化层10,在第一氧化层8的上方设有第一类导电多晶硅7,第一类导电多晶硅7接栅极电位,在第二氧化层10的上方设有第二类导电多晶硅9,第二类导电多晶硅9接源极电位,俯视器件,在与第一导电类型柱3平行的方向上,第一类导电多晶硅7与第二类导电多晶硅9呈交替分布,在第一类导电多晶硅7的上方以及第二类导电多晶硅9的上方设有绝缘介质层12,在绝缘介质层12的上方设有源极金属11,源极金属11通过第一通孔14与第一导电类型源区6以及第二导电类型体区5欧姆接触,且第一通孔14的两侧均为第一类导电多晶硅7;
所述第一类导电多晶硅7全包围第二类导电多晶硅9与第二通孔13,第二通孔13呈间隔设置,在相邻第二通孔13之间设有第二类导电多晶硅9;且源极金属11通过第二通孔13与第一导电类型源区6、第二导电类型体区5以及第二类导电多晶硅9欧姆接触,第二类导电多晶硅9的两侧均与第二通孔13欧姆接触。
所述第二氧化层10的厚度小于第一氧化层8的厚度。所述第二氧化层10的厚度为200Å。所述第一氧化层8的厚度为800Å。
所述第一氧化层8、第二氧化层10与绝缘介质层12均由二氧化硅或氮化硅构成。
本实用新型的原理如下。
本实用新型中的源极金属11、第一导电类型源区6、第一氧化层8、第一类导电多晶硅7、第二导电类型体区5与第一导电类型柱3构成了传统的MOSFET结构;本实用新型中的源极金属11、第一导电类型源区6、第二氧化层10、第二类导电多晶硅9、第二导电类型体区5与第一导电类型柱3构成了快恢复二极管结构;本实用新型中的源极金属11、第二导电类型体区5、第二导电类型柱4与第一导电类型柱3构成了传统PN二极管结构。
器件被当作续流二极管使用时,第一类导电多晶硅7与源极金属11相连,在续流二极管处于耐压状态时,源极金属11接低电位,第一导电类型衬底1接高电位,此时没有电流通过续流二极管;
当续流二极管从耐压状态向续流状态转变时,第一导电类型衬底1从高电位逐渐变成低电位,源极金属11从低电位逐渐向高电位转变,由于第二氧化层10的厚度比第一氧化层8薄得多,当第二导电类型体区5与第一导电类型柱3顶部区域之间的电势差达到0.3V左右时,上述的快恢复二极管结构的第二氧化层10下方的第二导电类型体区5内就会形成电子积累层,电子就会通过第一导电类型柱3进入电子积累层,通过电子积累层后进入第一导电类型源区6,最后进入源极金属11,此时,第一导电类型衬底1迅速从高电位变成低电位,器件进入小电流续流状态,由于此时的电流较小,因此产生的反向恢复能量损耗也较小;
当第二导电类型体区5与第一导电类型柱3顶部区域之间的电势差达到0.7V左右时,上述的传统PN二极管结构才逐渐开启,电流到达最大,此时由于第一导电类型衬底1已经是低电位,即使电流很大,产生的能量损耗也较小。
如果本实用新型不存在快恢复二极管结构,当第二导电类型体区5与第一导电类型柱3顶部区域之间的电势差达到0.7V左右时,第一导电类型衬底1才会从高电位变成低电位,电流迅速达到最大,由于存在一段时间的第一导电类型衬底1高电位与大电流续流的状态,此时产生的反向恢复能量损耗是较大的。
所属领域的普通技术人员应当理解:以上所述仅为本实用新型的具体实施例而已,并不用于限制本实用新型,凡在本实用新型的主旨之内,所做的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (7)
1.一种平面栅超结功率器件,包括第一导电类型衬底(1),在第一导电类型衬底(1)上方设有第一导电类型外延层(2),在第一导电类型外延层(2)的顶部设有间隔设置的第一导电类型柱(3)与第二导电类型柱(4),在第二导电类型柱(4)的顶部设有第二导电类型体区(5),在第二导电类型体区(5)的中部的表面设有第一导电类型源区(6),其特征是:
在第一导电类型柱(3)、第二导电类型体区(5)与第一导电类型源区(6)的上方设有第一氧化层(8)、第二氧化层(10),在第一氧化层(8)的上方设有第一类导电多晶硅(7),第一类导电多晶硅(7)接栅极电位,在第二氧化层(10)的上方设有第二类导电多晶硅(9),第二类导电多晶硅(9)接源极电位,俯视器件,在与第一导电类型柱(3)平行的方向上,第一类导电多晶硅(7)与第二类导电多晶硅(9)呈交替分布,且第一类导电多晶硅(7)半包围或者全包围所述的第二类导电多晶硅(9),在第一类导电多晶硅(7)的上方以及第二类导电多晶硅(9)的上方设有绝缘介质层(12),在绝缘介质层(12)的上方设有源极金属(11),源极金属(11)通过第一通孔(14)与第一导电类型源区(6)以及第二导电类型体区(5)欧姆接触,且第一通孔(14)的两侧均为第一类导电多晶硅(7);
所述源极金属(11)通过第二通孔(13)与第一导电类型源区(6)、第二导电类型体区(5)以及第二类导电多晶硅(9)欧姆接触,第二类导电多晶硅(9)的两侧均与第二通孔(13)内的源极金属(11)欧姆接触。
2.如权利要求1所述的平面栅超结功率器件,其特征是:所述第二氧化层(10)的厚度小于第一氧化层(8)的厚度。
3.如权利要求2所述的平面栅超结功率器件,其特征是:所述第二氧化层(10)的厚度为50Å-500Å。
4.如权利要求2所述的平面栅超结功率器件,其特征是:所述第一氧化层(8)的厚度为500Å-2000Å。
5.如权利要求1所述的平面栅超结功率器件,其特征是:所述第一氧化层(8)、第二氧化层(10)与绝缘介质层(12)均由二氧化硅或氮化硅构成。
6.如权利要求1所述的平面栅超结功率器件,其特征是:所述第一类导电多晶硅(7)半包围第二类导电多晶硅(9),且第二通孔(13)的一侧为第一类导电多晶硅(7)、另一侧为第二类导电多晶硅(9)。
7.如权利要求1所述的平面栅超结功率器件,其特征是:所述第一类导电多晶硅(7)全包围第二类导电多晶硅(9)与第二通孔(13),第二通孔(13)呈间隔设置,在相邻第二通孔(13)之间设有第二类导电多晶硅(9)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123268779.XU CN216793693U (zh) | 2021-12-23 | 2021-12-23 | 平面栅超结功率器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123268779.XU CN216793693U (zh) | 2021-12-23 | 2021-12-23 | 平面栅超结功率器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216793693U true CN216793693U (zh) | 2022-06-21 |
Family
ID=82008464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123268779.XU Active CN216793693U (zh) | 2021-12-23 | 2021-12-23 | 平面栅超结功率器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216793693U (zh) |
-
2021
- 2021-12-23 CN CN202123268779.XU patent/CN216793693U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110061050B (zh) | 半导体器件和具有势垒区的绝缘栅双极型晶体管 | |
JP5565461B2 (ja) | 半導体装置 | |
US10128369B2 (en) | Silicon carbide semiconductor device, method of manufacturing silicon carbide semiconductor device, and method of controlling silicon carbide semiconductor device | |
CN104576720A (zh) | 半导体器件和逆导igbt | |
US20150187877A1 (en) | Power semiconductor device | |
US20130336033A1 (en) | Integrated Power Semiconductor Component, Production Method and Chopper Circuit Comprising Integrated Semiconductor Component | |
WO2020151088A1 (zh) | 一种极低反向恢复电荷超结功率vdmos | |
US10340373B2 (en) | Reverse conducting IGBT | |
US10083956B2 (en) | Semiconductor device | |
CN109103186B (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
CN112420694B (zh) | 集成反向肖特基续流二极管的可逆导碳化硅jfet功率器件 | |
US9263560B2 (en) | Power semiconductor device having reduced gate-collector capacitance | |
CN115832039A (zh) | 一种逆导型igbt器件 | |
US11296216B2 (en) | Power MOSFET device | |
CN117497601B (zh) | 平面型碳化硅晶体管的结构、制造方法及电子设备 | |
CN109860171B (zh) | 集成高速反向续流二极管的双极型碳化硅半导体功率器件 | |
CN117476774B (zh) | 垂直型碳化硅晶体管的结构、制造方法及电子设备 | |
KR101422953B1 (ko) | 전력 반도체 소자 및 그 제조 방법 | |
US20150144989A1 (en) | Power semiconductor device and method of manufacturing the same | |
CN117497600A (zh) | 超结碳化硅晶体管的结构、制造方法及电子设备 | |
JPH04261065A (ja) | 半導体装置 | |
CN111668212B (zh) | 半导体装置 | |
CN117497579A (zh) | 碳化硅igbt的结构、制造方法及电子设备 | |
CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
CN216793693U (zh) | 平面栅超结功率器件 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |