CN216213514U - 发光二极管芯片、发光模块及发光或显示装置 - Google Patents

发光二极管芯片、发光模块及发光或显示装置 Download PDF

Info

Publication number
CN216213514U
CN216213514U CN202122557197.7U CN202122557197U CN216213514U CN 216213514 U CN216213514 U CN 216213514U CN 202122557197 U CN202122557197 U CN 202122557197U CN 216213514 U CN216213514 U CN 216213514U
Authority
CN
China
Prior art keywords
layer
current
current spreading
type semiconductor
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202122557197.7U
Other languages
English (en)
Inventor
王绘凝
夏宏伟
曹林华
张丽明
唐荷映
杨人龙
张中英
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Sanan Optoelectronics Technology Co Ltd
Original Assignee
Xiamen Sanan Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Sanan Optoelectronics Technology Co Ltd filed Critical Xiamen Sanan Optoelectronics Technology Co Ltd
Priority to CN202122557197.7U priority Critical patent/CN216213514U/zh
Application granted granted Critical
Publication of CN216213514U publication Critical patent/CN216213514U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Abstract

本实用新型提供一种发光二极管芯片,至少包括:外延结构、电流阻挡层及电流扩展层。外延结构包括依序堆叠的第一导电类型半导体层、发光层和第二导电类型半导体层。电流阻挡层形成于第二导电类型半导体层上。电流扩展层,至少包括第一子电流扩展层和第二子电流扩展层,依序堆叠于电流阻挡层上。第一子电流扩展层形成于电流阻挡层上,且至少覆盖电流阻挡层的上表面和侧壁区域以及第二导电类型半导体层的部分上表面。第二子电流扩展层形成于第一子电流扩展层上,且至少覆盖第一子电流扩展层的上表面和侧壁区域以及第二导电类型半导体层的部分上表面。藉此,有利于提高发光二极管芯片中的电流扩展效应,提升抗ESD能力。

Description

发光二极管芯片、发光模块及发光或显示装置
技术领域
本实用新型涉及半导体发光器件技术领域,特别涉及一种发光二极管芯片。
背景技术
当前,LED(发光二极管)因具有高光效、低能耗、长寿命、高环保等多重综合优势,已成为日常生活中不可或缺的光电元器件。LED发光器件已广泛应用于不同场景的照明领域,如数码管、显示屏、背光源、汽车用灯、交通信号灯、景观照明、农业中植物照明等。
LED发光器件的亮度是衡量LED性能优异性的因素之一。为此,如何提高LED芯片的抗静电(ESD)能力进而提高发光效率,是业界从业人员关注的课题之一。
中国专利文献CN110957405A(申请号为201911369513.9)公开了一种LED芯片及其制作方法,该种LED芯片中在P型半导体层上方依序设有电流阻挡层和电流扩展层,电流扩展层为双层式的电流扩展层设置,以此来增加电流扩展层的透光率,减少电流扩展层对出射光的吸收,提高LED芯片的发光功率。然而,该种LED芯片中与电流阻挡层直接相接触的那层电流扩展层只有部分地覆盖该电流阻挡层的侧壁,使得电流阻挡层的侧壁上电流扩展层的厚度不足,促使LED芯片的抗ESD能力处于较低水平。
实用新型内容
为解决现有LED芯片中多层电流扩展层抗ESD能力的不足,本实用新型提供了一种提高抗ESD能力和出光效率的发光二极管芯片。
为达所述优点至少其中之一或其他优点,本实用新型的一实施例提供一种发光二极管芯片,至少包括:外延结构,其包括依序堆叠的第一导电类型半导体层、发光层和第二导电类型半导体层;电流阻挡层,位于所述第二导电类型半导体层上;电流扩展层,至少包括第一子电流扩展层和第二子电流扩展层,依序堆叠于所述电流阻挡层上。其中,所述第一子电流扩展层形成于所述电流阻挡层上,且至少覆盖所述电流阻挡层的上表面和侧壁区域以及所述第二导电类型半导体层的部分上表面。所述第二子电流扩展层形成于所述第一子电流扩展层上,且至少覆盖所述第一子电流扩展层的上表面和侧壁区域以及所述第二导电类型半导体层的部分上表面。
在一些实施例中,所述电流阻挡层可具有一倾斜的侧面。所述侧面的倾斜角度为大于等于30°,且小于等于60°。这样有利于电流阻挡层的侧壁区域的电流扩展或扩散。
在一些实施例中,所述电流阻挡层的厚度介于500与5000之间。
在一些实施例中,所述电流阻挡层可以是反射型电流阻挡层。反射型电流阻挡层既可以有利于电流的横向扩展,又可以减少吸光而提高发光二极管芯片的出光效率。
在一些实施例中,所述电流扩展层的厚度介于300与2500之间。在所述电流扩展层中,所述第二子电流扩展层的厚度为大于等于所述第一子电流扩展层的厚度。
在一些实施例中,在所述电流扩展层中,所述第一子电流扩展层的折射率为大于所述第二子电流扩展层的折射率。
在一些实施例中,所述电流扩展层可以在所述第二导电类型半导体层的上方形成多个电流扩展层覆盖区域。该些电流扩展层覆盖区域至少包括:第一覆盖区域,为所述电流阻挡层的上方区域;第二覆盖区域,为所述电流阻挡层的侧壁区域;以及第三覆盖区域,为所述第二导电类型半导体层的上表面远离所述电流阻挡层的区域。在该些覆盖区域中,第一覆盖区域的电流扩展层厚度大于等于第二覆盖区域的电流扩展层厚度大于等于第三覆盖区域的电流扩展层厚度。
在一些实施例中,所述电流扩展层为透明导电层,可以由至少含有ITO的透明导电氧化物及其复合多元化合物制成。在一实施例中,电流扩展层中所述第一子电流扩展层可以是至少含有ITO的透明导电层。在另一实施例中,所述第一子电流扩展层与所述第二子电流扩展层可是同时含有ITO的透明导电层。所述第一子电流扩展层与所述第二子电流扩展层的材质可相同或者不完全相同。
在一些实施例中,所述发光二极管芯片还可包括:第一电极,位于所述第一导电类型半导体层的上表面且与所述第一导电类型半导体层电性连接;第二电极,位于所述电流扩展层的上表面且与所述第二导电类型半导体层电性连接;以及至少一绝缘层,形成于所述电流扩展层上,且至少覆盖所述外延结构、所述第二子电流扩展层、所述第一电极和所述第二电极的上表面与侧壁区域。
在一些实施例中,所述第二电极朝向所述外延结构的投影位于所述电流阻挡层内。可以理解为,朝向外延结构进行投影时,第二电极的面积小于电流阻挡层的面积。
在一些实施例中,所述第二子电流扩展层的厚度以所述第二电极为中心向外侧呈阶梯状逐渐递增。这样可以利于电流向外延结构的边缘及第二导电类型半导体层的边缘扩展,从而提高芯片边缘的发光效率。
在一些实施例中,所述电流扩展层可以为单层结构或多层结构。所述电流扩展层覆盖所述电流阻挡层和至少部分的所述第二导电类型半导体层,且在所述第二导电类型半导体层的上方形成多个电流扩展层覆盖区域。该些电流扩展层覆盖区域至少包括:第一覆盖区域,为所述电流阻挡层的上方区域;第二覆盖区域,为所述电流阻挡层的侧壁区域;以及第三覆盖区域,为所述第二导电类型半导体层的上表面远离所述电流阻挡层的区域。在该些覆盖区域中,第二覆盖区域的电流扩展层厚度为大于等于第三覆盖区域的电流扩展层厚度的80%。进一步地,在一些实施例中,所述电流阻挡层可具有一倾斜的侧面。所述侧面的倾斜角度为大于等于30°且小于等于40°。这样使得电流阻挡层的侧壁区域具有足够厚度的电流扩展层以利于该区域的电流扩展或扩散。
为达所述优点至少其中之一或其他优点,本实用新型的一实施例提供一种发光模块,采用如前所述的发光二极管芯片制成。
为达所述优点至少其中之一或其他优点,本实用新型的一实施例提供一种发光或显示装置,采用如前所述的发光二极管芯片制成。
与现有技术相比,本实用新型提供的发光二极管芯片至少具有以下有点:
1、至少含有ITO的第一子电流扩展层对电流阻挡层的表面及侧壁形成完整的包覆,确保电流阻挡层的侧壁区域有足够厚度的电流扩展层,有利于提升电流在电流阻挡层的侧壁区域的扩展效果,减少ESD失效的几率。
2、电流扩展层的结构设置,使得电流在第二导电类型半导体层更加有效地均匀分布,兼具有高透光率和高稳定性的要求,从而提高发光二极管芯片的发光效率和寿命,提高器件性能。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1A为本实用新型中发光二极管芯片第一实施例的剖面示意图;
图1B为图1A中A区域的放大示意图;
图2为图1所示发光二极管芯片第一变形实施例的剖面示意图;
图3为图1所示发光二极管芯片第二变形实施例的剖面示意图;
图4为本实用新型中发光二极管芯片第二实施例的剖面示意图;
图5为本实用新型中发光二极管芯片一实施例的俯视示意图;以及
图6为本实用新型中发光二极管芯片另一实施例的俯视示意图。
附图标记:
1-发光二极管芯片 10-衬底 20-外延结构
21-第一导电类型半导体层 22-有源层 23-第一导电类型半导体层
30-电流阻挡层 31-侧面 40-电流扩展层
41-第一子电流扩展层 42-第二子电流扩展层 50-第一电极
60-第二电极 70-绝缘层 a1-角度
M1-第一覆盖区域 M2-第二覆盖区域 M3-第三覆盖区域
H、H1、H2、H3-厚度 411-凸起
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚,下面将结合本实用新型实施例中的附图,对本实用新型实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本实用新型一部分实施例,而不是全部的实施例。基于本实用新型中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本实用新型保护的范围。
在本实用新型的描述中,需要理解的是,术语“中心”、“横向”、“上”、“下”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本实用新型和简化描述,而不是指示或暗示所指的装置或组件必须具有特定的方位、或以特定的方位构造和操作,因此不能理解为对本实用新型的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本实用新型的描述中,除非另有说明,“多个”的含义是两个或两个以上。另外,术语“包括”及其任何变形,皆为“至少包含”的意思。
在本实用新型的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸的连接,或一体成型的连接;可以是机械连接,也可以是电连接;可以是直接相连,也可以通过中间媒介间接相连,可以是两个组件内部的连通。对于本领域的普通技术人员而言,可以具体情况理解上述术语在本实用新型中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指,否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是,这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在,而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
请参阅图1A,图1A为本实用新型中发光二极管芯片第一实施例的剖面示意图。为达所述优点至少其中之一或其他优点,本实用新型的一实施例提出一种发光二极管芯片1,至少可包括衬底10、外延结构20、电流阻挡层30及电流扩展层40。外延结构20包括沿堆叠方向依序堆叠于衬底10上的第一导电类型半导体层21、发光层22(或称有源层22、活性层22)和第二导电类型半导体层23。电流阻挡层30位于第二导电类型半导体层23上,电流扩展层40形成于电流阻挡层30上方,且包覆该电流阻挡层30。
衬底10可以是绝缘衬底,优选可以是透明材料或者半透明材料或者非透明材料所制成。在图示实施例中,衬底10为蓝宝石(Al2O3)衬底。在一些实施例中,衬底10可以是图形化的蓝宝石衬底,但不限于此。衬底10亦可以是导电或者半导体材料所制成的。例如,衬底10可以是碳化硅(SiC)、硅(Si)、镁铝氧化物(MgAl2O4)、氧化镁(MgO)、锂铝氧化物(LiAlO2)、铝镓氧化物(LiGaO2)及氮化镓(GaN)中的至少一种。在一些实施例中,衬底10可以减薄或者移除,形成薄膜型LED芯片。
在一些实施例中,衬底10的上表面可以具有图形化结构(图中未示出),该图形化结构可以提高构成外延结构20的外部光提取效率和结晶度。可选择地,衬底10的上表面图形化结构可以形成为各种形状,例如平台、圆锥、三角锥、六角锥、类圆锥、类三角锥或类六角锥等。另外,衬底10的上表面之图形化结构可以选择性地形成在各个区域处或者可以省略。该图形化结构的材料可以与衬底10的材料相同,也可以和衬底10的材料不同。例如,图形化结构的材料选择折射率低于所述衬底10的材料更有利于取光,可以为SiO2等。
进一步说明的是,本说明书中上述上、下位置上以衬底10的位置设定为界限。假定靠近衬底10的方向为下,远离衬底10的方向为上。本说明书中的上下位置设定仅限于说明图示实施例中各部件的位置关系,不代表指示或暗示其必须具有特定的方位。
外延结构20可通过有机金属化学气相沉积法(MOCVD)、分子束外延(MBE)、氢化物气相沉积法(HVPE)、物理气相沉积法(PVD)或离子电镀方法等方式形成于衬底10上。具体地,衬底10具有相对的上表面和下表面,外延结构20形成于衬底10的上表面。其中,第一导电类型半导体层21可以从衬底10的上表面生长,发光层22(或称有源层22、活性层22)和第二导电类型半导体层23依序堆叠地生长于第一导电类型半导体层21的上表面。在另一些实施例中,外延结构20也可以是通过结合层形成于该衬底10上,该结合层优先为透光性材料。
外延结构20可提供特定中心发射波长的光,例如蓝光、绿光或者红光或者紫光或者紫外光。本图示实施例中以外延结构20提供蓝光为例进行说明。在图示实施例中,外延结构20中第一导电类型半导体层21为N型半导体层,在电源作用下可以向发光层22提供电子。在一些实施例中,第一导电类型半导体层21中N型半导体层包括N型掺杂的氮化物层。N型掺杂的氮化物层可包括一个或多个IV族元素的N型杂质。N型杂质可以是Si、Ge、Sn中的一种或其组合。
在一些实施例中,发光层22(或称有源层22、活性层22)可以是由量子阱层与量子势垒层交替地堆叠的多量子阱(multiple quantum wells,简称:MQWs)结构。发光层22可以是单量子阱结构,或者是多量子阱结构。量子势垒层可为GaN层或AlGaN层。在一些实施例中,发光层22可包括GaN/AlGaN、InAlGaN/InAlGaN或InGaN/AlGaN的多量子阱结构。为了提高发光层22的发光效率,可通过在发光层22中改变量子阱的深度、成对的量子阱和量子势垒的层数、厚度和/或其它特征来实现。
在图示实施例中,外延结构20中第二导电类型半导体层23为P型半导体层,在电源作用下可以向发光层22提供空穴。在一些实施例中,第二导电类型半导体层23中P型半导体层包括P型掺杂的氮化物层。P型掺杂的氮化物层可包括一个或多个II族元素的P型杂质。P型杂质可以是Mg、Zn、Be中的一种或其组合。第二导电类型半导体层23可以是单层结构,也可以是多层结构,该多层结构具有不同的组成。外延结构20的设置不限于此,依据实际需求可以选择其它种类的外延结构20。
在一些实施例中,发光二极管芯片1中衬底10与外延结构20之间可以具有缓冲层(图中未示出),以减轻衬底10与第一导电类型半导体层21之间的晶格失配。在一些实施例中,缓冲层可包括非故意掺杂的GaN层(undroped GaN,简称:u-GaN)或者是非故意掺杂的AlGaN层(undroped AlGaN,简称:u-AlGaN)。
所述缓冲层可以是单层或多层。所述缓冲层可以通过金属有机化学气相沉积、分子束磊晶法或物理气相沉积(Physical Vapour Deposition,简称:PVD)来形成。其中,物理气相沉积可包括溅镀(sputter)法,例如反应性溅镀法,或蒸镀法;例如电子束蒸镀法或热蒸镀法。在一实施例中,所述缓冲层可包括氮化铝(AlN)缓冲层,并由溅镀法形成,所述氮化铝缓冲层形成在具有图形化结构表面的衬底10上。溅镀法可形成具有高均匀性的致密缓冲层,因此氮化铝缓冲层可沉积在衬底10的图形化结构表面上。
该发光二极管芯片1还可包括第一电极50和第二电极60,且两者之间相互分离。如图1A所示,第一电极50为N电极,第二电极60为P电极。在一些实施例中,所述P电极可以是由铬、镍、铝、钛、铂、金、钯、银等金属中的一种或多种电极层堆叠形成。所述N电极可以是由铬、镍、铝、钛、铂、金、钯、银等金属中的一种或多种电极层堆叠形成。第一电极50设于第一导电类型半导体层21的上表面且与该第一导电类型半导体层21电性连接。第二电极60设于该电流扩展层40的上表面且与该第二导电类型半导体层23电性连接。结合图示进行理解,电流阻挡层30及电流扩展层40介于第二导电类型半导体层23与第二电极60之间。
再次参阅图1A,该发光二极管芯片1中电流阻挡层30形成于所述外延结构20之第二导电类型半导体层23的部分上表面,且位于所述第二电极60(图中为P电极)的正下方。电流阻挡层30为绝缘性材料层,可以是SiO2、SiC、Si3N4、AbO3、TiO2等中的一种或者是它们的不同组合。电流阻挡层30可用于阻挡从P电极60注入到发光二极管芯片1中的电流直接垂直地进入第二导电类型半导体层23,避免电流在P电极60下方出现拥挤或聚集现象,促进电流在第二导电类型半导体层23的扩展,实现电流的均匀分布。
电流阻挡层30的底部(或下表面)需具有较高的粘附性,以与第二导电类型半导体层23的上表面形成良好的粘着或粘附。例如,若在镀电流扩展层40之前出现电流阻挡层30与第二导电类型半导体层23之间的部分电流阻挡层30脱落,在该脱落处的电流扩展层40与第二导电类型半导体层23直接接触,影响电流向远离第二电极60(P电极)区域的扩展,使得第二导电类型半导体层23区域的电流扩展效果不佳,降低发光效率。为了增强电流阻挡层30的底部(或下表面)与第二导电类型半导体层23的上表面之间的粘附性,电流阻挡层30的材质可以是Al2O3。在一些实施例中,电流阻挡层30的底部(或下表面)可涂覆有增粘剂,以提高电流阻挡层30与第二导电类型半导体层23之间的粘附性。
在一些实施例中,电流阻挡层30可以是由SiO2和Ti3O5交替生长的分布式布拉格反射(DBR)结构,并采用电感耦合等离子体(ICP)刻蚀技术在电流阻挡层30处形成沟槽结构。此时,电流阻挡层30为反射型电流阻挡层结构,能够很好地改善大尺寸发光二极管芯片1的电流扩散,同时,DBR可减少对光的吸收而有效地提高发光二极管芯片1的出光效率。
在一优选实施例中,该电流阻挡层30可具有一倾斜的侧面31。该倾斜的侧面31朝向该电流阻挡层30一侧所形成的角度a1为大于等于30°且小于等于60°。电流阻挡层30采用小倾角结构设计,能够改善发光二极管芯片1的电流设计,从而减小P电极60的金属吸光、挡光而造成的光损失,有利于提升发光二极管芯片1中光线的出光角度和出光效率,从而提升发光二极管芯片1的亮度。另外,电流阻挡层30采用小倾角设计有利于提升发光二极管芯片1的抗ESD能力,进而提升发光二极管芯片1的可靠性。
当该角度a1大于60°时,若电流扩展层40为单层结构,电流阻挡层30的侧壁区域覆盖的电流扩展层40的厚度与第二导电类型半导体层23的上表面(无电流阻挡层30的区域)直接覆盖的电流扩展层40的厚度之比值小于60%,不利于电流阻挡层30的侧壁上电流扩展层40的覆盖,易造成EOS(过电应力或电气过应力)或ESD(静电放电或静电释放)失效。
当该角度a1为30°至40°时,若电流扩展层40为单层结构,电流阻挡层30的侧壁上覆盖的电流扩展层40的厚度(如图中H2)与第二导电类型半导体层23的上表面(无电流阻挡层30的区域)直接覆盖的电流扩展层40的厚度(如图中H3)之比值约为80%-90%,可防止出现ESD爆点。
所述电流阻挡层30的厚度H为介于500与5000之间。电流阻挡层30的主要作用是使从第二电极60(图中为P电极)及电流扩展层40注入的载流子(电流载体)具有更好的横向扩散效果,避免载流子直接注入第二导电类型半导体层23造成电流拥堵。另一方面,电流阻挡层30可与金属形成类似ODR反射结构(全方向反射镜结构),使得从量子阱层(发光层22)产生并射向金属的光具有较高的反射率,光可从侧面或多次反射后自其他面出射。当电流阻挡层30的厚度太薄时,其与金属形成的ODR反射率较低,当其达到一定厚度时才具有较高的反射率。当电流阻挡层30的厚度超过特定的数值时,该反射率几乎保持不变。另外,载流子在电流阻挡层30的侧壁的传输效果比其在第二导电类型半导体层23的上表面的传输效果较差。当电流阻挡层30的厚度过厚时,电流阻挡层30的侧壁区域的面积占比变多,不利于电流的传输,容易导致EOS或ESD变差。
在一些实施例中,所述外延结构20中第一导电类型半导体层21的上表面与第一电极50(图中为N电极)也可设有电流阻挡层30,有利于电流在第一电极50区域的扩展及均匀分布。
电流扩展层40可以是单层结构或者多层结构。在一实施例中,电流扩展层40至少包括第一子电流扩展层41和第二子电流扩展层42,依序堆叠于该电流阻挡层30上。具体地,该第一子电流扩展层41形成于电流阻挡层30上,且至少覆盖所述电流阻挡层30的上表面和侧壁区域以及第二导电类型半导体层23的部分上表面。第二子电流扩展层42形成于第一子电流扩展层41上,且至少覆盖所述第一子电流扩展层41的上表面和侧壁区域以及第二导电类型半导体层23的部分上表面。电流扩展层40主要用于电流扩展或扩散,防止从P电极60注入到发光二极管芯片1中的电流在第二导电类型半导体层23的一个区域或多个区域内发生集中的现象,从而可使电流在第二导电类型半导体层23有效地均匀分布。
进一步说明的是,该第一子电流扩展层41至少覆盖该电流阻挡层30的两侧相邻近的第二导电类型半导体层23的上表面,以直接对电流阻挡层30形成紧密、有效的包覆,使得电流阻挡层30的侧壁区域能覆盖足够厚度的电流扩展层,有利于电流阻挡层30的侧壁区域的电流扩展。
再者,电流阻挡层30除了与第二导电类型半导体层23相接触的区域外,其余部分皆被电流扩展层40中的第一子电流扩展层41所包覆。如此,使得从第二电极60(图中为P电极)注入到发光二极管芯片1中的电流或载流子(电流载体)位于第二导电类型半导体层23的上表面区域时在电流阻挡层30和第一子电流扩展层41的共同作用下尽可能地向第二导电类型半导体层23的上表面的边缘扩展或扩散,确保电流在第二导电类型半导体层23的分布更加均匀,减降低因电流聚集效应引发静电放电(ESD)的风险。
电流扩展层40可以是含有透明导电氧化物及其复合多元化合物的透明导电薄膜。所述透明导电氧化物及其复合多元化合物可以是ITO、ZnO、ZITO、ZIO、GIO、ZTO、FTO、AZO、GZO、ATO、GaO、IZO、GTO、In4Sn3O12、NiAu等中的一种或不同的组合。电流扩展层40可以为采用蒸镀或溅镀工艺以形成的含有ITO(铟锡氧化物半导体透明导电薄膜)的透明导电层,也可以选用或含有其它材料,如ZnO、石墨烯等。电流扩展层40的沉积方法可以为溅射、蒸发、喷雾热分解或化学气相沉积。第一子电流扩展层41与第二子电流扩展层42的材质可相同或者不完全相同。
另外,在一些实施例中,还可包括于所述电流扩展层40表面形成图案化的粗糙结构的步骤,该图案化的粗糙结构可减少电流扩展层40的吸收的光量,以进一步提高电流扩展层40的出光效率。
在一些实施例中,电流扩展层40为透明导电层,且至少含有ITO。例如,电流扩展层40中第一子电流扩展层41至少含有ITO,以利于透明导电层对注入第二导电类型半导体层23的电流进行扩展或扩散,同时具有高透光率。此时,第一子电流扩展层41具有较好的热稳定性,可与第二导电类型半导体层23形成良好的接触。第二子电流扩展层42可以是含金属的透明层,或者是掺杂的ZnO、AZO透明薄膜层,其具有良好的化学稳定性、高透光率等。第二子电流扩展层42可对第一子电流扩展层41进行保护和实现电流扩展,同时还可提高发光二极管芯片1的光穿透率,提升发光性能。在另一实施例中,电流扩展层40中第一子电流扩展层41和第二子电流扩展层42可同时含有ITO,使得注入第二导电类型半导体层23中电流的扩展更加均匀,扩散范围更广泛。换句话说,电流扩展层40的设置可使得电流向芯片的边缘或外周部扩展,进而提升芯片的发光效率。
在一些实施例中,第二子电流扩展层42的厚度为大于等于第一子电流扩展层41的厚度。如此设置,在电流扩展层40经过刻蚀等制程后,既可保证第二子电流扩展层42有足够的厚度对第一子电流扩展层41进行覆盖、保护,还可使得第二导电类型半导体层23的上表面远离电流阻挡层30的区域覆盖有一定厚度的第二子电流扩展层42以实现这些区域的电流扩展。
电流扩展层40若过薄会影响电流的扩展效应,过厚会影响透光性能。鉴于此,在一优选实施例中,电流扩展层40的厚度介于300与2500之间。图示例中,电流扩展层40的厚度主要是指介于电流阻挡层30与第二电极60之间的第一子电流扩展层41和第二子电流扩展层42的总厚度。这样,第一子电流扩展层41可以对电流阻挡层30的上表面和侧壁区域形成完整的包覆,使得电流阻挡层30的侧壁区域具有足够厚度的电流扩展层以提升电流在电流阻挡层30的侧壁区域的扩展效应或扩散均匀性,减少该区域处的电流聚集。同时,第二子电流扩展层42不仅对第一子电流扩展层41可起到保护作用,还可使电流在第二导电类型半导体层23的上表面的其他区域得以扩展并均匀分布。
根据产品的应用场景及设计要求等条件限定的不同,例如产品的电压和亮度需求,电流扩展层40的厚度设置可有不同的变化,以形成不同亮度、性能的芯片。电流扩展层40的厚度越厚,芯片的正向电压越低,此时电流扩展层40的吸光效应越明显,芯片的亮度越低。电流扩展层40的厚度越薄,芯片的正向电压越高,此时电流扩展层40的吸光效应越小,芯片的亮度越高。
在一些实施例中,该电流扩展层40为上下两层所形成的复合结构,第一子电流扩展层41位于第二子电流扩展层42的下方,第一子电流扩展层41的折射率大于第二子电流扩展层42的折射率。如此,可以提升光的逸出效率,从而增加发光二极管芯片1的取光效果。具体地,第一子电流扩展层41主要起到电流扩展的作用,第二子电流扩展层42能够使两列反射光干涉相消,整个反射光减弱或消失,从而使透射光增强,起到增透的效果。电流扩展层40中折射率梯度变化的设置,既可保证电导率,还可减小发光二极管芯片1中界面与空气的折射率差值,进而增大了从发光层22发出的光自发光二极管芯片1内部出射到空气的临界角,提高了发光二极管芯片1的光提取效率,以提升发光二极管芯片1的亮度。
请配合图1A参阅图1B,图1B为图1A中A区域的放大示意图。如图1B所示,电流扩展层40在所述外延结构20中第二导电类型半导体层23的上方形成多个电流扩展层覆盖区域。这些电流扩展层覆盖区域至少可以划分为第一覆盖区域M1、第二覆盖区域M2及第三覆盖区域M3。第一覆盖区域M1为电流阻挡层30的上方区域。结合图示例进行理解,第一覆盖区域M1是位于电流阻挡层30的上表面至第二电极60的下表面之间的区域。第二覆盖区域M2为该电流阻挡层30的侧壁区域。结合图示例进行理解,第二覆盖区域M2是指电流阻挡层30两侧的倾斜侧面31朝向电流扩展层40的区域。第三覆盖区域M3为所述外延结构20中第二导电类型半导体层23的上表面远离所述电流阻挡层30的区域。结合图示例进行理解,第三覆盖区域M3是指所述外延结构20中第二导电类型半导体层23的上表面除了被电流阻挡层30覆盖的其他区域,这些区域内第二导电类型半导体层23的上表面主要被第二子电流扩展层42所覆盖。
在电流扩展层40所形成的多个电流扩展层覆盖区域中,第一覆盖区域M1中的电流扩展层厚度H1大于等于第二覆盖区域M2中的电流扩展层厚度H2大于等于第三覆盖区域M3中的电流扩展层厚度H3。电流扩展层40形成于第二导电类型半导体层23的上表面的整个区域时呈现不同的厚度分布,使得位于第二导电类型半导体层23上的电流阻挡层30的侧壁上的电流扩展层的厚度大于等于第二导电类型半导体层23的其他上表面处的电流扩展层40的厚度(图中为H2≧H3)。如此,可确保电流阻挡层30经过蚀刻等制程后,最终形成并覆盖于电流阻挡层30的侧壁上的电流扩展层40具有足够的厚度,促进电流阻挡层30的侧壁区域的电流进行扩展或扩散,减少ESD失效的几率。
进一步说明,结合图示例进行理解,第一覆盖区域M1中的电流扩展层厚度H1为电流阻挡层30的上表面至第二电极60的下表面之间的第一子电流扩展层41和第二子电流扩展层42的总厚度。第二覆盖区域M2中的电流扩展层厚度H2为电流阻挡层30的倾斜侧面31沿垂直于该侧面31的方向朝向第二子电流扩展层42的侧壁的表面的垂直距离。图中,第二覆盖区域M2中,电流阻挡层30的侧壁被第一子电流扩展层41完全覆盖,而后由第二子电流扩展层42对第一子电流扩展层41进行覆盖、保护。图示之优选例中,第三覆盖区域M3中的电流扩展层厚度H3是指直接形成、覆盖于第二导电类型半导体层23的上表面的第二子电流扩展层42的厚度。即,图示例中H1≧H2≧H3。
在一些实施例中,电流阻挡层30的侧壁区域覆盖的电流扩展层40的厚度(如图中H2)与第二导电类型半导体层23的上表面(无电流阻挡层30的区域)直接覆盖的电流扩展层40的厚度(如图中H3)比值大于等于80%时(如图中H2≧H3*80%),经制程处理后,电流阻挡层30的侧壁区域覆盖的电流扩展层40具有足够的厚度以利于电流或载流子的扩展或扩散。
发光二极管芯片1静电放电时,整个结构中导电能力最弱的地方会聚集较多浓度的载流子,产生大量的热而造成发光二极管芯片1的失效。在电流阻挡层30附近区域,当电流阻挡层30的侧壁区域的电流扩展层厚度(图中为M2处的H2)小于第二导电类型半导体层23的上表面的电流扩展层厚度(图中为M3处的H3)时,容易引起发光二极管芯片1的失效问题。鉴于此,图示例中H2≧H3的设置,可增加电流阻挡层30的侧壁区域的电流扩展层厚度,提升该区域的载流子疏运能力,从而提升发光二极管芯片1整体的抗ESD能力。
在一些实施例中,电流扩展层40可以为三层及以上结构。电流扩展层40形成于第二导电类型半导体层23的上表面的整个区域时呈现不同的厚度分布,使得位于第二导电类型半导体层23上的电流阻挡层30的侧壁上的电流扩展层的厚度大于等于第二导电类型半导体层23的其他上表面处的电流扩展层40的厚度(图中为H2≧H3)即可。确保电流阻挡层30在制程完成后,最终覆盖于电流阻挡层30的侧壁上的电流扩展层具有足够的厚度,利于电流阻挡层30的侧壁区域的电流扩展或扩散,减少ESD失效的几率。
结合图1A参阅图2,图2为图1A所示发光二极管芯片第一变形实施例的剖面示意图。如图2,在一些实施例中,第一子电流扩展层41除了覆盖电流阻挡层30的上表面和侧壁区域外,还可直接覆盖于第二导电类型半导体层23的上表面的其他区域。如此,可使第二导电类型半导体层23内的电流分布更加均匀。此时,第三覆盖区域M3中的电流扩展层厚度H3是指直接形成、覆盖于第二导电类型半导体层23的上表面的第一子电流扩展层41和第二子电流扩展层42的厚度。可理解为,在图2之变形例中,第一覆盖区域M1、第二覆盖区域M2及第三覆盖区域M3皆包括第一子电流扩展层41和第二子电流扩展层42,只是在不同覆盖区域内电流扩展层厚度有所不同。
结合图2参阅图3,图3为图1A所示发光二极管芯片第二变形实施例的剖面示意图。电流扩展层40中位于第二导电类型半导体层23的上表面的第一子电流扩展层41可有复数个凸起411。该些凸起411可以是呈等间距的周期性排列,也可以是不等间距的连续排列。相邻凸起411之间露出第一子电流扩展层41的表面。凸起411的俯视形状可以是规则形状或者不规则图形,如圆形、方形等。进入到第一子电流扩展层41的电流可以向凸起411的侧壁扩散,减缓从第二电极60注入的电流直接直线向第一电极50方向移动,提高电流扩展层40的电流扩展效果。
在一些实施例中,如图1A所示,所述第二电极60(图中为P电极)朝向所述外延结构20的投影位于该电流阻挡层30内。结合图示进行理解,同时朝向所述外延结构20进行投影时,第二电极60的边缘线位于电流阻挡层30的边缘线的内侧。可理解为,第二电极60的下表面的边缘与电流阻挡层30的下表面的边缘之间具有一定的间距。从第二电极60注入到发光二极管芯片1中的电流前进到电流阻挡层30的上方时可快速地向四周分散、扩展,防止在第二电极60的正下方集聚,使得电流在第二导电类型半导体层23的分布更为均匀、合理。
在一些实施例中,电流扩展层40中第二子电流扩展层42的厚度以第二电极60为中心向外侧呈阶梯状逐渐递增。载流子(电流载体)从第二电极60注入,距离第二电极60越远的区域,受迁移率及迁移效果的影响,载流子的分布越少。电流扩展层4以第二电极60为中心向外侧呈阶梯状逐渐递增的结构设置可以使远离第二电极60的芯片边缘位置具有更多的载流子分布,增加芯片边缘的量子阱层(有源层22/发光层22)载流子的注入效果,从而提高芯片边缘区域的发光效率。
请结合图1A参阅图4,图4为本实用新型中发光二极管芯片第二实施例的剖面示意图。在一些实施例中,该发光二极管芯片1还可包括至少一绝缘层70,形成于所述电流扩展层40上,以增强发光二极管芯片1的整体绝缘性能。该绝缘层70至少覆盖所述外延结构20的部分上表面和侧壁区域、第二子电流扩展层42的上表面和侧壁区域、第一电极50的部分上表面和侧壁区域、以及第二电极60的部分上表面和侧壁区域,实现对这些区域的包覆与绝缘保护。
绝缘层70的材质包括但不限于SiO2、SiN、Al2O3等。在一实施例中,绝缘层70为SiO2,SiO2具有较好的物理性能和化学稳定性,能对电流扩展层40等结构进行保护。在一些实施例中,绝缘层70可以为由高折射率的介质膜和低折射率的介质膜交替堆叠而成的多层膜结构,如布拉格反射层(DBR)。其中,高折射率的介质膜的材料可以为TiO2、NB2O5、TA2O5、HfO2、ZrO2等;低折射的介质膜的材料可以为SiO2、MgF2、Al2O5、SiON等。如此设置,可使绝缘层70具有较好的光电性能。
请结合图1A和图4参阅图5,图5为本实用新型中发光二极管芯片一实施例的俯视示意图。在图5之示例中,发光二极管芯片1中在第一电极50(图中为N电极)的下方设置有电流阻挡层30。在一些实施例中,如图5所示,发光二极管芯片1在N电极50的下方具有若干个间隔设置的电流阻挡层30。此种设置,可保证N电极50与第一导电类型半导体层21(如N-GaN)之间具有良好的电性接触。另一方面,N电极50与电流阻挡层30的叠层设计可以提高发光二极管芯片1的反射率,进而提高发光二极管芯片1的发光效率。
如图5所示,P电极60(第二电极)的边缘线位于电流阻挡层30的边缘线的内侧。即P电极60的面积小于电流阻挡层30的面积。结合图示进行理解,P电极60最远端的边缘与电流阻挡层30最远端的边缘之间具有一定的间距,确保从P电极60注入到发光二极管芯片1中的载流子前进到电流阻挡层30的上方时可快速地向四周分散、扩展,防止载流子在P电极60的正下方集聚,使得载流子在外延结构20区域的分布更为均匀、合理,以提升发光二极管芯片1的发光效率。
在图5之示例中,第一电极50(图中为N电极)或第二电极60(图中为P电极)包括焊盘电极和延伸电极。焊盘电极可作为电极打线之用,延伸电极具有电流扩展或扩散的作用,使得电流在电极区域的扩散更加均匀。图5中,焊盘电极为块状部分、大致呈圆形,延伸电极为条状部分。
图5之发光二极管芯片1为正装芯片。不过不限于此,含有前述电流扩展层40设置的发光二极管芯片1亦可用于倒装芯片,如图6所示。如此,可提升倒装芯片中的电流扩展效应,提高芯片的整体发光效率。
为达所述优点至少其中之一或其他优点,本实用新型的一实施例提出一种发光模块,采用如前所述的发光二极管芯片1制成。
为达所述优点至少其中之一或其他优点,本实用新型的一实施例提出一种发光或显示装置,采用如前所述的发光二极管芯片1制成。
尽管本文中较多的使用了诸如发光二极管芯片、衬底、外延结构、电流阻挡层、电流扩展层、透明导电层、绝缘层等术语,但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本实用新型的本质;把它们解释成任何一种附加的限制都是与本实用新型精神相违背的。
最后应说明的是:以上各实施例仅用以说明本实用新型的技术方案,而非对其限制;尽管参照前述各实施例对本实用新型进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。

Claims (15)

1.一种发光二极管芯片,其特征在于至少包括:
外延结构,其包括依序堆叠的第一导电类型半导体层、发光层和第二导电类型半导体层;
电流阻挡层,位于所述第二导电类型半导体层上;
电流扩展层,至少包括第一子电流扩展层和第二子电流扩展层,依序堆叠于所述电流阻挡层上;
其中,所述第一子电流扩展层形成于所述电流阻挡层上,且至少覆盖所述电流阻挡层的上表面和侧壁区域以及所述第二导电类型半导体层的部分上表面;所述第二子电流扩展层形成于所述第一子电流扩展层上,且至少覆盖所述第一子电流扩展层的上表面和侧壁区域以及所述第二导电类型半导体层的部分上表面。
2.根据权利要求1所述的发光二极管芯片,其特征在于:所述电流阻挡层具有一倾斜的侧面,所述侧面的倾斜角度为大于等于30°,且小于等于60°。
3.根据权利要求1所述的发光二极管芯片,其特征在于:所述电流阻挡层的厚度介于500与5000之间。
4.根据权利要求1所述的发光二极管芯片,其特征在于:在所述电流扩展层中,所述第二子电流扩展层的厚度为大于等于所述第一子电流扩展层的厚度。
5.根据权利要求1所述的发光二极管芯片,其特征在于:所述电流扩展层的厚度介于300与2500之间。
6.根据权利要求1所述的发光二极管芯片,其特征在于:在所述电流扩展层中,所述第一子电流扩展层的折射率为大于所述第二子电流扩展层的折射率。
7.根据权利要求1所述的发光二极管芯片,其特征在于:所述电流扩展层在所述第二导电类型半导体层的上方形成多个电流扩展层覆盖区域,至少包括:
第一覆盖区域,为所述电流阻挡层的上方区域;
第二覆盖区域,为所述电流阻挡层的侧壁区域;以及
第三覆盖区域,为所述第二导电类型半导体层的上表面远离所述电流阻挡层的区域;
其中,所述多个覆盖区域中所述第一覆盖区域的电流扩展层厚度大于等于所述第二覆盖区域的电流扩展层厚度大于等于所述第三覆盖区域的电流扩展层厚度。
8.根据权利要求1所述的发光二极管芯片,其特征在于:所述电流扩展层为透明导电层,其至少含有ITO。
9.根据权利要求1所述的发光二极管芯片,其特征在于:所述发光二极管芯片还包括:
第一电极,位于所述第一导电类型半导体层的上表面且与所述第一导电类型半导体层电性连接;
第二电极,位于所述电流扩展层的上表面且与所述第二导电类型半导体层电性连接;以及
至少一绝缘层,形成于所述电流扩展层上,且至少覆盖所述外延结构、所述第二子电流扩展层、所述第一电极和所述第二电极的上表面与侧壁区域。
10.根据权利要求9所述的发光二极管芯片,其特征在于:所述第二子电流扩展层的厚度以所述第二电极为中心向外侧呈阶梯状逐渐递增。
11.根据权利要求1所述的发光二极管芯片,其特征在于:所述电流阻挡层为反射型电流阻挡层。
12.一种发光二极管芯片,其特征在于至少包括:
外延结构,其包括依序堆叠的第一导电类型半导体层、发光层和第二导电类型半导体层;
电流阻挡层,位于所述第二导电类型半导体层上;
电流扩展层,覆盖所述电流阻挡层和至少部分的所述第二导电类型半导体层,且在所述第二导电类型半导体层的上方形成多个电流扩展层覆盖区域,至少包括:
第一覆盖区域,为所述电流阻挡层的上方区域;
第二覆盖区域,为所述电流阻挡层的侧壁区域;以及
第三覆盖区域,为所述第二导电类型半导体层的上表面远离所述电流阻挡层的区域;
其中,所述多个覆盖区域中所述第二覆盖区域的电流扩展层厚度为大于等于所述第三覆盖区域的电流扩展层厚度的80%。
13.根据权利要求12所述的发光二极管芯片,其特征在于:所述电流阻挡层具有一倾斜的侧面,所述侧面的倾斜角度为大于等于30°,且小于等于40°。
14.一种发光模块,其特征在于:采用如权利要求1-13任一权利要求所述的发光二极管芯片。
15.一种发光或显示装置,其特征在于:采用如权利要求1-13任一权利要求所述的发光二极管芯片。
CN202122557197.7U 2021-10-22 2021-10-22 发光二极管芯片、发光模块及发光或显示装置 Active CN216213514U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202122557197.7U CN216213514U (zh) 2021-10-22 2021-10-22 发光二极管芯片、发光模块及发光或显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202122557197.7U CN216213514U (zh) 2021-10-22 2021-10-22 发光二极管芯片、发光模块及发光或显示装置

Publications (1)

Publication Number Publication Date
CN216213514U true CN216213514U (zh) 2022-04-05

Family

ID=80887725

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202122557197.7U Active CN216213514U (zh) 2021-10-22 2021-10-22 发光二极管芯片、发光模块及发光或显示装置

Country Status (1)

Country Link
CN (1) CN216213514U (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295698A (zh) * 2022-09-30 2022-11-04 泉州三安半导体科技有限公司 发光二极管及发光装置
CN116825924A (zh) * 2023-08-24 2023-09-29 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制备方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295698A (zh) * 2022-09-30 2022-11-04 泉州三安半导体科技有限公司 发光二极管及发光装置
CN116825924A (zh) * 2023-08-24 2023-09-29 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制备方法
CN116825924B (zh) * 2023-08-24 2023-12-19 山西中科潞安紫外光电科技有限公司 一种深紫外led倒装芯片及其制备方法

Similar Documents

Publication Publication Date Title
KR101014102B1 (ko) 반도체 발광소자 및 그 제조방법
KR101034053B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
US8928015B2 (en) Semiconductor light emitting device
KR101017394B1 (ko) 발광 소자 및 그것을 제조하는 방법
KR102450150B1 (ko) 반도체 발광소자
CN216213514U (zh) 发光二极管芯片、发光模块及发光或显示装置
CN111433921B (zh) 一种发光二极管
KR101111750B1 (ko) 반도체 발광 소자
US10862004B2 (en) Ultraviolet semiconductor light emitting devices
CN113921676B (zh) 发光二极管及发光模块
US8735923B2 (en) Semiconductor light emitting device and manufacturing method thereof
TW202029521A (zh) 發光元件
KR20130066308A (ko) 발광소자
US20130113005A1 (en) Semiconductor light emitting device and fabrication method thereof
CN113921672B (zh) 发光二极管及发光模块
KR20110132161A (ko) 반도체 발광 소자 및 그 제조방법
KR102042171B1 (ko) 발광 소자 및 발광 소자 패키지
KR101205437B1 (ko) 반도체 발광 소자
KR20110115795A (ko) 반도체 발광소자 및 그 제조방법
CN113903840B (zh) 发光二极管及发光模块
US20120181570A1 (en) Semiconductor light emitting device and fabrication method thereof
KR20160046186A (ko) 발광소자 및 조명시스템
KR20150007640A (ko) 발광 소자 및 발광 소자 패키지
US20240186455A1 (en) Vertical-type light-emitting diode and light-emitting device
KR102563266B1 (ko) 발광소자 및 이를 구비한 광원 모듈

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant