CN216120276U - 双面散热功率mosfet半导体器件 - Google Patents
双面散热功率mosfet半导体器件 Download PDFInfo
- Publication number
- CN216120276U CN216120276U CN202121797734.9U CN202121797734U CN216120276U CN 216120276 U CN216120276 U CN 216120276U CN 202121797734 U CN202121797734 U CN 202121797734U CN 216120276 U CN216120276 U CN 216120276U
- Authority
- CN
- China
- Prior art keywords
- metal layer
- heat dissipation
- chip
- semiconductor device
- dissipation plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本实用新型提供一种双面散热功率MOSFET半导体器件,包括:第一散热板、第二散热板、芯片和外设引线;所述第一散热板和所述第二散热板相对设置,所述芯片和所述外设引线分别设置于所述第一散热板和所述第二散热板之间;所述芯片通过所述散热板表面设置的金属层电性连接于所述外设引线。将芯片及外设引线夹设在第一散热板和第二散热板之间,利用散热板内表面所设置的金属层实现芯片与外设引线的电性连接,通过两个散热板同时对芯片上下表面进行散热,提高了半导体器件的散热能力,并且,散热板和芯片之间通过金属层电性连接,一方面,金属层取代焊线,可消除产生焊线所产生的电感;另一方面,金属层相较焊线具有更低的导通电阻。
Description
技术领域
本实用新型涉及封装技术领域,具体地涉及一种双面散热功率MOSFET 半导体器件。
背景技术
功率MOSFET(Metal-Oxide-Semiconductor Field-Effect Transistor,金属- 氧化物半导体场效应晶体管)半导体器件正向着更高的频率、更高的输出功率以及更低阻抗方向发展,随着碳化硅(SiC),氮化镓(GaN)等第三代半导体的应用,传统封装结构已无法满足第三代半导体散热的要求,对封装结构本身寄生的电阻、电容、电感等的各种电性能、尤其是封装结构的散热性能力方面提出了更高的要求。
例如,当功率MOSFET半导体器件应用于双向AC开关时,AC开关通常包括以背靠背模式连接的成对功率MOSFET半导体器件,即通过将相应源极端子连接在一起,在现有技术中,为保证最佳的散热和高水平的电绝缘效果,现有封装结构并且不能将两个功率MOSFET器件集成在一起。
实用新型内容
本实用新型的目的在于提供一种双面散热功率MOSFET半导体器件。
本实用新型提供一种双面散热功率MOSFET半导体器件,包括:第一散热板、第二散热板、芯片和外设引线;
所述第一散热板和所述第二散热板相对设置,所述芯片和所述外设引线分别设置于所述第一散热板和所述第二散热板之间;
所述芯片通过所述散热板表面设置的金属层电性连接于所述外设引线。
作为本实用新型的进一步改进,所述第一散热板和所述第二散热板分别包括第一基板和第二基板,所述第一基板和所述第二基板具有朝向所述芯片的内表面和与其背离的外表面,且其内表面上分别设有第一内金属层和第二内金属层,所述芯片通过所述第一内金属层和/或所述第二内金属层电性连接于所述外设引线。
作为本实用新型的进一步改进,所述第一基板和所述第二基板的内表面和外表面均设置有金属层,分别为第所述一内金属层和第一外金属层、所述第二内金属层和第二外金属层,所述第一内金属层和第一外金属层相互绝缘,所述第二内金属层和第二外金属层相互绝缘。
作为本实用新型的进一步改进,所述芯片包括第一MOS芯片和第二MOS 芯片,所述第一MOS芯片和所述第二MOS芯片尺寸一致,设置于所述第一散热板和所述第二散热板之间。
作为本实用新型的进一步改进,所述外设引线厚度大于所述第一MOS芯片和所述第二MOS芯片的厚度,所述第一内金属层和/或所述第二内金属层设置有凸出部,所述凸出部填充所述第一MOS芯片和所述第二MOS芯片上下侧空间,抵接于所述第一MOS芯片和所述第二MOS芯片。
作为本实用新型的进一步改进,所述外设引线厚度大于所述第一MOS芯片和所述第二MOS芯片的厚度,所述芯片和所述第一散热板以及所述第二散热板之间设置有导电垫片,所述导电垫片填充所述第一MOS芯片和所述第二 MOS芯片上下侧空间,抵接于所述第一MOS芯片和所述第二MOS芯片。
作为本实用新型的进一步改进,所述第一散热板为陶瓷覆铜板或活性金属钎焊覆铜基板,所述第二散热板为陶瓷覆铜板或活性金属钎焊覆铜基板。
作为本实用新型的进一步改进,所述第一MOS芯片和所述第二MOS芯片分别具有相对的第一面和第二面,所述第一MOS芯片和所述第二MOS芯片分别于其第一面设有源极电极和门极电极,所述第一MOS芯片和所述第二MOS 芯片分别于其第二面设置有漏极电极。
作为本实用新型的进一步改进,所述第一内金属层包括第一源极金属层、第一门极金属层和第一漏极金属层,所述源极电极和所述门极电极分别电性连接于所述第一源极金属层和所述第一门极金属层,所述外设引线电性连接于所述第一源极金属层、所述第一门极金属层和所述第一漏极金属层。
作为本实用新型的进一步改进,所述第二基板内表面金属层包括第二漏极金属层,所述漏极电极和所述外设引线电性连接于所述第二漏极金属层。
作为本实用新型的进一步改进,所述第二漏极金属层包括凸出部,所述凸出部抵接于所述第一MOS芯片和所述第二MOS芯片。
作为本实用新型的进一步改进,所述第二散热板还包括第二源极金属层和第二门极金属层,所述外设引线电性连接于所述第二源极金属层和第二门极金属层。
作为本实用新型的进一步改进,还包括塑封层,所述塑封层包覆所述芯片、所述第一散热板、所述第二散热板和所述外设引线,且所述塑封层暴露所述第一散热板外表面和所述第二散热板外表面。
作为本实用新型的进一步改进,所述外设引线设置于所述芯片两侧边,或设置于所述芯片同一侧边,从所述塑封层向外引出。
本实用新型的有益效果是:将芯片及外设引线夹设在第一散热板和第二散热板之间,利用散热板内表面所设置的金属层实现芯片与外设引线的电性连接,通过两个散热板同时对芯片上下表面进行散热,提高了半导体器件的散热能力,并且,散热板和芯片之间通过金属层电性连接,一方面,金属层取代焊线,可消除产生焊线所产生的电感;另一方面,金属层相较焊线具有更低的导通电阻。
附图说明
图1是本实用新型一实施方式中的双面散热功率MOSFET半导体器件示意图。
图2是本实用新型一实施方式中的双面散热功率MOSFET半导体器件的俯视图(省略第二散热基板和塑封层)。
图3a和图3b分别是本实用新型一实施方式中的芯片第一面和第二面的示意图。
图4是本实用新型一实施方式中的第一散热基板的俯视图。
图5a和图5b分别是本实用新型另一实施方式中的双面散热功率MOSFET 半导体器件的俯视图,其中第一门极金属层为分体式结构(省略第二散热基板和塑封层)。
图6a和图6b分别是本实用新型另一实施方式中的双面散热功率MOSFET 半导体器件的俯视图,其中外设引线从同侧引出(省略第二散热基板和塑封层)。
图7a和图7b分别是本实用新型一实施方式中的第二散热基板的仰视图和正视图。
图8是本实用新型另一实施方式中的双面散热功率MOSFET半导体器件示意图,其中第二散热基板仅设置第二漏极金属层。
具体实施方式
为使本申请的目的、技术方案和优点更加清楚,下面将结合本申请具体实施方式及相应的附图对本申请技术方案进行清楚、完整地描述。显然,所描述的实施方式仅是本申请一部分实施方式,而不是全部的实施方式。基于本申请中的实施方式,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施方式,都属于本申请保护的范围。
下面详细描述本实用新型的实施方式,实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本实用新型,而不能理解为对本实用新型的限制。
为方便说明,本文使用表示空间相对位置的术语来进行描述,例如“上”、“下”、“后”、“前”等,用来描述附图中所示的一个单元或者特征相对于另一个单元或特征的关系。空间相对位置的术语可以包括设备在使用或工作中除了图中所示方位以外的不同方位。例如,如果将图中的装置翻转,则被描述为位于其他单元或特征“下方”或“上方”的单元将位于其他单元或特征“下方”或“上方”。因此,示例性术语“下方”可以囊括下方和上方这两种空间方位。
如图1所示,本实用新型一实施方式提供的一种双面散热功率MOSFET半导体器件1,包括:第一散热板11、第二散热板12、芯片13、外设引线14和塑封层15。
第一散热板11和第二散热板12相对设置,芯片13和外设引线14分别设置于第一散热板11和第二散热板12之间,芯片13通过散热板表面设置的金属层电性连接于外设引线14。第一散热板11和第二散热板12将芯片13夹设在其间,形成多层堆叠的结构。
第一散热板11和第二散热板12分别分别包括第一基板112和第二基板 122,第一基板112和第二基板122具有朝向芯片的内表面和与其背离的外表面。第一基板112和第二基板122的内表面和外表面均设置有金属层,分别为第一内金属层111和第一外金属层113、第二内金属层121和第二外金属层123,第一内金属层111和第一外金属层113相互绝缘,第二内金属层121和第二外金属层123相互绝缘。
芯片13通过第一内金属层111和/或第二内金属层121电性连接于外设引线14。
如图2所示,芯片13包括第一MOS芯片13a和第二MOS芯片13b,第一 MOS芯片13a和第二MOS芯片13b尺寸一致,可以顺次、相对或并列等排布方式设置于第一散热板11和第二散热板12之间,只要使第一MOS芯片13a 和第二MOS芯片13b上下表面平齐,能够便于通过内金属层将两颗芯片13相连即可。
具体的,金属层为铜层,芯片13通过第一内金属层111及第二内金属层 121与外设引线14之间形成电性连接,无需额外打焊线将两者连接,从而消除了焊线所产生的电感,减少了MOSFET半导体器件1自身的电感干扰。
进一步的,金属层表面可以镀覆一层银层或其他导电能力优于铜的金属层,从而提高金属层的整体过流能力,相较于通过焊线将芯片13与外设引线14通过焊线连接,金属层具有更低的导通电阻。
芯片13及外设引线14与金属层之间通过焊料层16进行结构固定及电性连接,焊料层16为纳米银膏或含锡成分的膏状物,根据需要通过高温或低温烧结将芯片13与散热板、外设引线14与散热板固结在一起,实现芯片电性的引出以及结构的固定。
具体的,第一散热板11和第二散热板12为陶瓷覆铜板或活性金属钎焊覆铜基板,分别在芯片13上下表面设置散热板,直接对芯片13进行散热,并且,散热板上内外表面均设置有金属层,能够形成立体的散热通道,增强封装结构的整体散热能力。
如图3a和图3b所示,第一MOS芯片13a和第二MOS芯片13b分别具有相对的第一面和第二面,第一MOS芯片13a和第二MOS芯片13b分别于其第一面设有源极电极131和门极电极132,第一MOS芯片13a和第二MOS芯片 13b分别于其第二面设置有漏极电极133。
如图4所示,第一内金属层111包括第一源极金属层1111、第一门极金属层1112和第一漏极金属层1113,源极电极131和门极电极132分别电性连接于第一源极金属层1111和第一门极金属层1112,外设引线14电性连接于第一源极金属层1111、第一门极金属层1112和第一漏极金属层1113。第一散热板内表面金属层111和外表面金属层完整分布于其内外表面,从而加强散热板的散热能力。
具体的,在本实施方式中,第一门极金属层1112呈一体的框型,延伸至源极金属层内,第一MOS芯片13a和第二MOS芯片13b沿同一方向设置于第一散热板11上,第一MOS芯片13a门极电极132电性连接于门极金属层向内延伸的部分。第一漏极金属层1113呈长条状设置于第一门极金属层1112和第一源极金属层1111一侧,外设引线14分别设置于内层表面金属层侧边缘处,向外延伸。
在本实用新型的其他实施方式中,也可调整内层表面金属层的分布形状,下面就两个例子进行具体说明。
如图5a和图5b所示,在另一实施方式中,第一门极金属层1112设置为分体式结构,分别设置于第一源极金属层1111两侧,第一MOS芯片13a和第二MOS芯片13b分别相对设置,门极电极132分别与两侧的门极金属层电性连接。第一漏极金属层1113呈一体或分体式结构设置于第一门极金属层1112和第一源极金属层1111一侧。
如图6a和图6b所示,在另一实施方式中,第一门极金属层1112设置为分体式结构,分别设置于第一源极金属层1111两侧,第一MOS芯片13a和第二 MOS芯片13b分别相对设置,门极电极132分别与两侧的门极金属层电性连接。第一源极金属层1111于侧边缘处设置有一个或多个开口部1111a,第一漏极金属层1113设于开口部1111a内,从而外设引线14可以从同一侧边向外引出。在图6a中,设置有一个开口部1111a,在图6b中,设置有两个开口部1111a。
由于第一MOS芯片13a和第二MOS芯片13b设置于同一平面,因此可根据实际终端需要调整外设引线14在的半导体器件1的位置,满足不同结构的第一MOS芯片13a和第二MOS芯片13b的电性连接需要,适用于不同的应用场景。
如图7a图和图7b所示,在本实施方式中,第二散热板内表面金属层121 设置有第二源极金属层1211、第二门极金属层1212、和第二漏极金属层1213,外设引线14电性连接于第二源极金属层1211、第二门极金属层1212和第二漏极金属层1213,漏极电极133电性连接于第二漏极金属层1213。
进一步的,第二漏极金属层1213包括凸出部1211a,凸出部1211a抵接于第一MOS芯片13a和第二MOS芯片13b,由于外设引线14厚度大于第一MOS 芯片13a和第二MOS芯片13b的厚度,第一散热板11和第二散热板12将芯片 13和外设引线14夹设于其间,因此芯片13与散热板之间存在一定空隙需要进行填充,在本实施方式中,第一散热板11漏极金属层上设置有凸出部1211a,凸出部1211a填充第一MOS芯片13a和第二MOS芯片13b上下侧空间,抵接于第一MOS芯片13a和第二MOS芯片13b。
在另一些其他实施方式中,也可在第一散热板11上形成凸出部,或者同时在第一散热板11和第二散热板12上形成凸出部,本实用新型对此并不做限制,只要使第一散热板11和/或第二散热板12能够通过凸出部填充芯片13上下侧因与外设引线14的高度差所产生的间隙即可。
在另一些实施方式中,芯片13和第一散热板11以及第二散热板12之间设置有导电垫片,导电垫片填充第一MOS芯片13a和第二MOS芯片13b上下侧空间,抵接于第一MOS芯片13a和第二MOS芯片13b,通过设置导电垫片起到结构支撑和将芯片13与散热板电性连接的作用,从而无需在金属层上形成凸出部1211a,简化了制造工艺步骤。
如图8所示,在一些实施方式中,也可仅在第二内金属层上设置第二漏极金属层1213,省略第二源极金属层1211和第二门极金属层1212。
塑封层15包覆芯片13、第一散热板11、第二散热板12和外设引线14,且塑封层15暴露第一散热板11和第二散热板12外表面。塑封层15的填料可为二氧化硅或三氧化铝等。
综上所述,本实用新型将芯片及外设引线夹设在第一散热板和第二散热板之间,利用散热板内表面所设置的金属层实现芯片与外设引线的电性连接,通过两个散热板同时对芯片上下表面进行散热,提高了半导体器件的散热能力,并且,散热板和芯片之间通过金属层电性连接,一方面,金属层取代焊线,可消除产生焊线所产生的电感;另一方面,金属层相较焊线具有更低的导通电阻。
应当理解,虽然本说明书按照实施方式加以描述,但并非每个实施方式仅包含一个独立的技术方案,说明书的这种叙述方式仅仅是为清楚起见,本领域技术人员应当将说明书作为一个整体,各实施方式中的技术方案也可以经适当组合,形成本领域技术人员可以理解的其他实施方式。
上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明,并非用以限制本实用新型的保护范围,凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。
Claims (14)
1.一种双面散热功率MOSFET半导体器件,其特征在于,包括:第一散热板、第二散热板、芯片和外设引线;
所述第一散热板和所述第二散热板相对设置,所述芯片和所述外设引线分别设置于所述第一散热板和所述第二散热板之间;
所述芯片通过所述散热板表面设置的金属层电性连接于所述外设引线。
2.根据权利要求1所述的双面散热功率MOSFET半导体器件,其特征在于,所述第一散热板和所述第二散热板分别包括第一基板和第二基板,所述第一基板和所述第二基板具有朝向所述芯片的内表面和与其背离的外表面,且其内表面上分别设有第一内金属层和第二内金属层,所述芯片通过所述第一内金属层和/或所述第二内金属层电性连接于所述外设引线。
3.根据权利要求2所述的双面散热功率MOSFET半导体器件,其特征在于,所述第一基板和所述第二基板的内表面和外表面均设置有金属层,所述第一基板和所述第二基板的外表面分别设有第二内金属层和第二外金属层,所述第一内金属层和第一外金属层相互绝缘,所述第二内金属层和第二外金属层相互绝缘。
4.根据权利要求3所述的双面散热功率MOSFET半导体器件,其特征在于,所述芯片包括第一MOS芯片和第二MOS芯片,所述第一MOS芯片和所述第二MOS芯片尺寸一致,设置于所述第一散热板和所述第二散热板之间。
5.根据权利要求4所述的双面散热功率MOSFET半导体器件,其特征在于,所述外设引线厚度大于所述第一MOS芯片和所述第二MOS芯片的厚度,所述第一内金属层和/或所述第二内金属层设置有凸出部,所述凸出部填充所述第一MOS芯片和所述第二MOS芯片上下侧空间,抵接于所述第一MOS芯片和所述第二MOS芯片。
6.根据权利要求4所述的双面散热功率MOSFET半导体器件,其特征在于,所述外设引线厚度大于所述第一MOS芯片和所述第二MOS芯片的厚度,所述芯片和所述第一散热板以及所述第二散热板之间设置有导电垫片,所述导电垫片填充所述第一MOS芯片和所述第二MOS芯片上下侧空间,抵接于所述第一MOS芯片和所述第二MOS芯片。
7.根据权利要求5或6所述的双面散热功率MOSFET半导体器件,其特征在于,所述第一散热板为陶瓷覆铜板或活性金属钎焊覆铜基板,所述第二散热板为陶瓷覆铜板或活性金属钎焊覆铜基板。
8.根据权利要求5或6所述的双面散热功率MOSFET半导体器件,其特征在于,所述第一MOS芯片和所述第二MOS芯片分别具有相对的第一面和第二面,所述第一MOS芯片和所述第二MOS芯片分别于其第一面设有源极电极和门极电极,所述第一MOS芯片和所述第二MOS芯片分别于其第二面设置有漏极电极。
9.根据权利要求8所述的双面散热功率MOSFET半导体器件,其特征在于,所述第一内金属层包括第一源极金属层、第一门极金属层和第一漏极金属层,所述源极电极和所述门极电极分别电性连接于所述第一源极金属层和所述第一门极金属层,所述外设引线电性连接于所述第一源极金属层、所述第一门极金属层和所述第一漏极金属层。
10.根据权利要求8所述的双面散热功率MOSFET半导体器件,其特征在于,所述第二基板内表面金属层包括第二漏极金属层,所述漏极电极和所述外设引线电性连接于所述第二漏极金属层。
11.根据权利要求10所述的双面散热功率MOSFET半导体器件,其特征在于,所述第二漏极金属层包括凸出部,所述凸出部抵接于所述第一MOS芯片和所述第二MOS芯片。
12.根据权利要求10所述的双面散热功率MOSFET半导体器件,其特征在于,所述第二散热板还包括第二源极金属层和第二门极金属层,所述外设引线电性连接于所述第二源极金属层和第二门极金属层。
13.根据权利要求1所述的双面散热功率MOSFET半导体器件,其特征在于,还包括塑封层,所述塑封层包覆所述芯片、所述第一散热板、所述第二散热板和所述外设引线,且所述塑封层暴露所述第一散热板外表面和所述第二散热板外表面。
14.根据权利要求13所述的双面散热功率MOSFET半导体器件,其特征在于,所述外设引线设置于所述芯片两侧边,或设置于所述芯片同一侧边,从所述塑封层向外引出。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121797734.9U CN216120276U (zh) | 2021-08-03 | 2021-08-03 | 双面散热功率mosfet半导体器件 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202121797734.9U CN216120276U (zh) | 2021-08-03 | 2021-08-03 | 双面散热功率mosfet半导体器件 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216120276U true CN216120276U (zh) | 2022-03-22 |
Family
ID=80724338
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202121797734.9U Active CN216120276U (zh) | 2021-08-03 | 2021-08-03 | 双面散热功率mosfet半导体器件 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216120276U (zh) |
-
2021
- 2021-08-03 CN CN202121797734.9U patent/CN216120276U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10638633B2 (en) | Power module, power converter and manufacturing method of power module | |
US10943845B2 (en) | Three-dimensional packaging structure and packaging method of power devices | |
US7948069B2 (en) | Surface mountable hermetically sealed package | |
US7880283B2 (en) | High reliability power module | |
EP3107120B1 (en) | Power semiconductor module | |
US8987777B2 (en) | Stacked half-bridge power module | |
KR101208332B1 (ko) | 반도체 패키지용 클립 구조 및 이를 이용한 반도체 패키지 | |
US20220208643A1 (en) | Electronic circuit and method for producing an electronic circuit | |
EP3157053B1 (en) | Power module | |
CN109637983B (zh) | 芯片封装 | |
JP6077773B2 (ja) | パワーモジュール半導体装置 | |
US7148562B2 (en) | Power semiconductor device and power semiconductor module | |
JP2021141222A (ja) | 半導体モジュール | |
US10410996B2 (en) | Integrated circuit package for assembling various dice in a single IC package | |
US11996344B2 (en) | Semiconductor device | |
US20210225734A1 (en) | Electronic module including a semiconductor package connected to a fluid heatsink | |
JP7428019B2 (ja) | 半導体モジュール | |
JP4062157B2 (ja) | 半導体モジュール実装構造 | |
CN216120276U (zh) | 双面散热功率mosfet半导体器件 | |
US11410959B2 (en) | Semiconductor module | |
CN110676232B (zh) | 一种半导体器件封装结构及其制作方法、一种电子设备 | |
EP4369394A1 (en) | Power semiconductor package and method for fabricating the same | |
US20220102299A1 (en) | Package with pad having open notch | |
JPH10163416A (ja) | パワー半導体モジュール | |
CN116314066A (zh) | 一种功率设备和功率模组 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |