CN215798501U - 微机电***器件的封装结构 - Google Patents
微机电***器件的封装结构 Download PDFInfo
- Publication number
- CN215798501U CN215798501U CN202122462321.1U CN202122462321U CN215798501U CN 215798501 U CN215798501 U CN 215798501U CN 202122462321 U CN202122462321 U CN 202122462321U CN 215798501 U CN215798501 U CN 215798501U
- Authority
- CN
- China
- Prior art keywords
- chip
- pins
- substrate
- conductive adhesive
- anisotropic conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Micromachines (AREA)
Abstract
本实用新型公开了一种微机电***器件的封装结构。所述封装结构包括基板、封装层以及被封装在所述封装层与基板之间的至少一芯片;所述基板的第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚;所述芯片具有间隔设置的多个第三引脚,所述芯片沿垂直方向叠设在所述基板的第二表面上,所述基板的第二表面与芯片之间还设置有第一各向异性导电胶粘结层,所述第一各向异性导电胶粘结层分别与所述基板、芯片固定结合,且所述第一各向异性导电胶粘结层仅在垂直方向上导电。本实用新型利用堆叠的结构和先进封装加工技术实现了高密度集成,具有高灵活性、体积小、重量轻和低成本等优点。
Description
技术领域
本实用新型涉及一种封装结构,特别涉及一种微机电***器件的封装结构,属于封装技术领域。
背景技术
随着半导体制程技术节点已达到7nm,继续已等比缩小器件的工艺制程的研发越来越困难,摩尔定律逐渐达到极限。超越摩尔定律,探索新原理、新材料和器件的新结构、新技术成为了行业技术的突破方向。
芯片堆叠技术,将存储、逻辑、传感器于一体,能够缩小尺寸且提供性能,可以说是朝摩尔定律的方向迈进了一步。常见的堆叠连接技术包括:硅通孔技术(TSV)和倒装焊等,TSV技术是硅通道垂直穿过组成堆栈的同一器件的不同芯片或不同层,TSV技术面临两大问题:一个是工艺复杂,TSV填充技术难度较大,空洞、裂纹等制造工艺缺陷导致可靠性低;另一个是灵活性差,组成垂直结构的一部分完全失效,则必须丢弃整个结构,使得TSV互联***制造昂贵,成本高。
倒装焊的工艺方法主要有热压焊法、回流焊法、环氧树脂光固化法、各向异性导电粘接法,热压倒装焊法需要在加热、加压、超声三种条件作用下完成凸点与基板的焊接,其缺点是加热温度高,压力大,对凸点的高度一致性要求高。回流焊技术是采用SMT工艺进行焊料贴装,回流焊固化,再底部填充保护焊料,回流焊倒装有一定局限性,对芯片的适应性有限,焊料固化温度较高,间距的减小和I/O数的增多使凸点技术及底部填充面临技术挑战。
使用新材料和新技术来制备高密度集成度,功能多样化,体积小和低成本的先进封装技术,成为当前和今后的研究热点,随着微电子产业对高密度封装和环保的要求与日剧增,传统的铅锡焊工艺越来越不能满足需要。
实用新型内容
本实用新型的主要目的在于提供一种微机电***器件的封装结构,以克服现有技术中的不足。
为实现前述实用新型目的,本实用新型采用的技术方案包括:
本实用新型实施例提供了一种微机电***器件的封装结构,其包括基板、封装层以及被封装在所述封装层与基板之间的至少一芯片;
所述基板具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接;所述芯片具有间隔设置的多个第三引脚,所述芯片沿垂直方向叠设在所述基板的第二表面上,且所述芯片的多个第三引脚分别与该多个第二引脚电性连接,以及
所述基板的第二表面与芯片之间还设置有第一各向异性导电胶粘结层,所述第一各向异性导电胶粘结层分别与所述基板、芯片固定结合,且所述第一各向异性导电胶粘结层仅在垂直方向上导电。
本实用新型实施例提供了一种微机电***器件的封装结构,其包括:基板、封装层以及被封装在所述封装层与基板之间的第一芯片和第二芯片;
所述基板具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接;
所述第一芯片具有背对设置的第三表面、第四表面,所述第三表面上间隔设置有多个第三引脚,所述第四表面上间隔设置有多个第四引脚,所述第三引脚、第四引脚与所述第一芯片电性连接;所述第二芯片具有朝向第一芯片的第五表面,所述第五表面上间隔设置有多个第五引脚,所述第五引脚与所述第二芯片电性连接;
所述第一芯片和第二芯片沿垂直方向依次叠设在所述基板的第二表面上,且该多个第三引脚分别与该多个第二引脚对应并电性连接,该多个第四引脚分别与该多个第五引脚对应并电性连接,以及
所述基板的第二表面与第一芯片的第三表面之间、第一芯片的第四表面与第二芯片的第五表面之间还分别设置有第一各向异性导电胶粘结层、第二各向异性导电胶粘结层,其中,所述第一各向异性导电胶粘结层、第二各向异性导电胶粘结层仅在垂直方向上导电。
本实用新型实施例提供了一种微机电***器件的封装方法,其包括:
提供基板,所述基板具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接;
在所述基板的第二表面形成各向异性导电胶粘结层,并使所述第二引脚的局部自所述各向异性导电胶粘结层内露出;
将具有多个第三引脚的芯片叠设在所述基板的第二表面上,且使所述芯片的多个第三引脚与基板上的多个第二引脚对应接触,沿垂直方向对所述芯片和/或基板施加压力,并使所述各向异性导电胶粘结层固化且与所述芯片、基板固定结合;
在所述芯片表面覆设环氧树脂薄膜,并使所述环氧树脂薄膜与基板固定结合,从而将所述芯片封装于基板和环氧树脂薄膜之间。
与现有技术相比,本实用新型的优点包括:
1)本实用新型实施例提供的一种微机电***器件的封装结构,所采用的各向异性导电胶粘接芯片的互连方式工艺简单、成本低,封装结构的体积更小;
2)本实用新型实施例提供的一种微机电***器件的封装结构,利用堆叠的结构和先进封装加工技术实现了高密度集成,具有高灵活性、体积小、重量轻和低成本等优点。
附图说明
图1是本实用新型一典型实施案例中提供的一种微机电***器件的封装结构的结构示意图。
具体实施方式
鉴于现有技术中的不足,本案发明人经长期研究和大量实践,得以提出本实用新型的技术方案。如下将对该技术方案、其实施过程及原理等作进一步的解释说明。
本实用新型实施例针对半导体制程技术已达到节点,工艺研发困难,现有的芯片堆叠技术的互连工艺复杂,成本高,可靠性较低等技术问题,提供了一种新的微机电***器件的封装结构及封装方法,解决了堆叠技术及I/O数量多时互连工艺困难和可靠性低的问题,解决了传统锡焊料满足不了低温封装的要求。
环氧树脂光固化法、各向异性导电粘接法均采用了新材料,环氧树脂光固化法利用光敏树脂固化时产生的收缩力将凸点与基板上金属焊盘互连,这种焊接为“机械接触”;各向异性导电胶是膏状或者薄膜状的热塑性环氧树脂中加入了一定含量的金属颗粒或金属涂敷的高分子颗粒,常用的金属粒子为镍粒子和金镍粒子等;在连接前,导电胶在各个方向上绝缘,但在连接后它在垂直方向上导电,在平行方向上绝缘,因此具有超细间距能力、不含铅、适应性强、封装温度低、工艺过程简单灵活等优点,已被广泛地应用于平板显示、无线射频识别标签等消费电子领域,在封装行业备受瞩目,是一种具有较好的应用前景的倒装焊技术。
本实用新型实施例提供了一种微机电***器件的封装结构,其包括基板、封装层以及被封装在所述封装层与基板之间的至少一芯片;
所述基板具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接;所述芯片具有间隔设置的多个第三引脚,所述芯片沿垂直方向叠设在所述基板的第二表面上,且所述芯片的多个第三引脚分别与该多个第二引脚电性连接,以及
所述基板的第二表面与芯片之间还设置有第一各向异性导电胶粘结层,所述第一各向异性导电胶粘结层分别与所述基板、芯片固定结合,且所述第一各向异性导电胶粘结层仅在垂直方向上导电。
在一具体实施方式中,所述第一各向异性导电胶粘结层至少分布在该多个第二引脚和多个第三引脚之间。
在一具体实施方式中,所述第一各向异性导电胶粘结层的厚度为15~60μm,优选为20μm。
在一具体实施方式中,所述第一各向异性导电胶粘结层在自身所在的平面方向上绝缘。
在一具体实施方式中,所述第二引脚与第三引脚于垂直方向上电性连接。
在一具体实施方式中,所述的微机电***器件的封装结构包括:被封装在所述封装层与基板之间的多个芯片,该多个芯片沿垂直方向叠层设置,任意相邻的两个芯片之间通过芯片上的引脚电性连接,且任意相邻的两个芯片之间还设置有第二各向异性导电胶粘结层,相邻的两个芯片之间通过所述第二各向异性导电胶粘结层固定结合,其中,所述第二各向异性导电胶粘结层仅在垂直方向上导电。
在一具体实施方式中,所述第二各向异性导电胶粘结层的厚度为15~60μm,优选为20μm。
在一具体实施方式中,所述第二各向异性导电胶粘结层在自身所在的平面方向上绝缘。
在一具体实施方式中,所述封装层包括环氧树脂薄膜。
本实用新型实施例提供了一种微机电***器件的封装结构,其包括:基板、封装层以及被封装在所述封装层与基板之间的第一芯片和第二芯片;
所述基板具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接;
所述第一芯片具有背对设置的第三表面、第四表面,所述第三表面上间隔设置有多个第三引脚,所述第四表面上间隔设置有多个第四引脚,所述第三引脚、第四引脚与所述第一芯片电性连接;所述第二芯片具有朝向第一芯片的第五表面,所述第五表面上间隔设置有多个第五引脚,所述第五引脚与所述第二芯片电性连接;
所述第一芯片和第二芯片沿垂直方向依次叠设在所述基板的第二表面上,且该多个第三引脚分别与该多个第二引脚对应并电性连接,该多个第四引脚分别与该多个第五引脚对应并电性连接,以及
所述基板的第二表面与第一芯片的第三表面之间、第一芯片的第四表面与第二芯片的第五表面之间还分别设置有第一各向异性导电胶粘结层、第二各向异性导电胶粘结层,其中,所述第一各向异性导电胶粘结层、第二各向异性导电胶粘结层仅在垂直方向上导电。
本实用新型实施例提供了一种微机电***器件的封装方法,其包括:
提供基板,所述基板具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接;
在所述基板的第二表面形成各向异性导电胶粘结层,并使所述第二引脚的局部自所述各向异性导电胶粘结层内露出;
将具有多个第三引脚的芯片叠设在所述基板的第二表面上,且使所述芯片的多个第三引脚与基板上的多个第二引脚对应接触,沿垂直方向对所述芯片和/或基板施加压力,并使所述各向异性导电胶粘结层固化且与所述芯片、基板固定结合;
在所述芯片表面覆设环氧树脂薄膜,并使所述环氧树脂薄膜与基板固定结合,从而将所述芯片封装于基板和环氧树脂薄膜之间。
在一具体实施方式中,所述的微机电***器件的封装方法还包括:在所述基板的第二表面依次设置多个芯片,该多个芯片沿垂直方向叠层设置,以及,在相邻两个芯片之间设置各向异性导电胶粘结层,该相邻两个芯片之间通过所述各向异性导电胶粘结层固定结合且通过芯片上的引脚在垂直方向上电性连接。
如下将结合附图对该技术方案、其实施过程及原理等作进一步的解释说明,除非特别说明的之外,本实用新型实施例中所采用的芯片、基板等均是本领域技术人员已知的标准构件,其可以通过市购获得,并且,本实用新型实施例中所采用的涂覆、热压、模压等工艺均可以是本领域技术人员已知的;图1是本实用新型一典型实施例所提供的图,图1仅作为示意图来描述本实用新型的基本构想,图示中仅显示与本实用新型中有关结构,并非按实际实施的尺寸和数量绘制。
实施例1
请参阅图1,一种微机电***器件的封装结构,其包括:基板1、封装层6以及被封装在所述封装层6与基板1之间的第一芯片3和第二芯片5,该第一芯片3和第二芯片5沿垂直方向依次叠层设置在基板1上,所述第一芯片3、第二芯片5和基板1之间通过金属引脚在垂直方向上电性连接,所述第一芯片3、第二芯片5和基板1之间还设置有各向异性导电胶粘结层,且所述第一芯片3、第二芯片5和基板1之间通过各向异性导电胶粘结层固定结合,其中,所述各向异性导电胶粘结层仅在垂直方向上导电,而在其他方向(例如水平方向)上绝缘。
具体的,所述基板1具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚12,所述第二表面上间隔设置有多个第二引脚11,且该多个第一引脚12与该多个第二引脚11电性连接;
所述第一芯片3具有背对设置的第三表面、第四表面,所述第三表面上间隔设置有多个第三引脚10,所述第四表面上间隔设置有多个第四引脚9,所述第三引脚10、第四引脚9与所述第一芯片3电性连接;所述第二芯片5具有朝向第一芯片3的第五表面,所述第五表面上间隔设置有多个第五引脚8,所述第五引脚8与所述第二芯片5电性连接;
所述第一芯片3和第二芯片5沿垂直方向依次叠设在所述基板1的第二表面上,且该多个第三引脚10分别与该多个第二引脚11对应并电性连接,该多个第四引脚9分别与该多个第五引脚8对应并电性连接,以及
所述基板1的第二表面与第一芯片3的第三表面之间、第一芯片3的第四表面与第二芯片5的第五表面之间还分别设置有第一各向异性导电胶粘结层2、第二各向异性导电胶粘结层4,其中,所述第一各向异性导电胶粘结层2、第二各向异性导电胶粘结层4仅在垂直方向上导电,而在其他方向(例如水平方向)上绝缘,需要说明的是,该垂直方向可以理解为垂直于基板/第一芯片/第二芯片表面的方向或者是基板/第一芯片/第二芯片的厚度方向或基板/第一芯片/第二芯片的叠层方向,所述的水平方向可以理解为基板/第一芯片/第二芯片的平面方向或横向方向。
具体的,所述基板1可以是印刷电路板,所述第一引脚12和第二引脚11可以是金属引脚等,第一引脚12和第二引脚11的数量、间距可以根据具体需求进行调整,其数量和分布形式不限于图中示出的。
可以理解的,所述基板1的第一表面是暴露在封装层6外部的,所述基板1的第一表面上的多个第一引脚12用于与外部器件电连接。
具体的,所述第二引脚11与第三引脚10于垂直方向上电性连接,例如,所述第二引脚11与第三引脚10的端部接触并连接。
具体的,所述基板1与第一芯片3在第一各向异性导电胶粘结层2的作用下紧密结合,所述第二引脚11与第三引脚10在第一各向异性导电胶粘结层2的作用下在垂直方向电性连接,而在水平方向上绝缘。
具体的,所述第一芯片3与第二芯片5在第二各向异性导电胶粘结层4的作用下紧密结合,所述第四引脚9与第五引脚8在第二各向异性导电胶粘结层4的作用下在垂直方向电性连接,而在水平方向上绝缘。
可以理解地,图中仅仅示出了包含两个芯片的示例,当然,其还可以包括多个芯片,该多个芯片沿垂直方向依次叠层设置,且相邻两个芯片之间通过各向异性导电胶粘结层紧密结合,并通过相应的金属引脚在垂直方向上电性连接。
具体的,所述封装层6可以是塑封料包覆层,其材质可以是环氧树脂等,其可以通过模压工艺和点胶工艺等覆设在第一芯片3和第二芯片5的表面,所述封装层6的填充能对芯片起到固定和保护芯片的作用。
需要说明的是,本实用新型实施例中提及的第一引脚、第二引脚、第三引脚、第四引脚、第五引脚等均可以是金属引脚。
在一具体实施案例中,一种微机电***器件的封装方法可以包括如下步骤:
1)提供已设计加工好电路的基板1,所述基板1具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接,对其表面进行预处理,保持表面洁净;
2)在基板1的第二表面上涂敷一层各向异性导电胶,涂敷的工艺包括但不限于丝网印刷、点涂、喷涂等工艺,也可以采用各向异性导电胶薄膜进行预贴合;
3)将第一芯片3第三表面的多个第三引脚10与基板1的多个第四引脚11对应贴装,并使各向异性导电胶在加压条件下固化形成各向异性导电胶粘结层,所述各向异性导电胶粘结层具有黏附的作用,所述各向异性导电胶粘结层在垂直方向上使芯片与基板上的电极充分接触,紧密贴合;
4)采用涂敷工艺在第一芯片3背对基板的第四表面均匀的涂布一层各向异性导电胶,涂敷工艺可以采用膏状导电胶喷涂、点涂,也可采用各向异性导电胶薄膜进行粘连;
5)将第二芯片5的多个第五引脚8与第一芯片3上的多个第四引脚9对应贴装,并采用热压工艺使各向异性导电胶固化形成各向异性导电胶粘结层,在各向异性导电胶粘结层的作用下实现第一芯片于第二芯片之间的电气连接;
6)将贴装好的第一芯片、第二芯片放置于等离子清洗机中,去除第一芯片、第二芯片和基板表面的污渍;
7)通过模压工艺对清洗完的产品器件进行包封,在高温下,使环氧树脂熔化后覆盖芯片,完全覆盖后成型固化形成环氧树脂封装层6,环氧树脂封装层主要起保护、固定芯片的作用。
本实用新型实施例提供的一种微机电***器件的封装结构,采用各向异性导电胶倒装焊法来实现芯片和基板、芯片与芯片的互连,以及,将不同工艺制造的第一芯片和第二芯片集成在一个封装体内,并通过模压工艺完成包封;本实用新型实施例提供的一种微机电***器件的封装结构,所采用的各向异性导电胶粘接芯片的互连方式工艺简单、成本低,封装结构的体积更小;同时,本实用新型实施例也利用堆叠的结构和先进封装加工技术实现了高密度集成,具有高灵活性、体积小、重量轻和低成本等优点。
应当理解,上述实施例仅为说明本实用新型的技术构思及特点,其目的在于让熟悉此项技术的人士能够了解本实用新型的内容并据以实施,并不能以此限制本实用新型的保护范围。凡根据本实用新型精神实质所作的等效变化或修饰,都应涵盖在本实用新型的保护范围之内。
Claims (10)
1.一种微机电***器件的封装结构,其特征在于包括基板、封装层以及被封装在所述封装层与基板之间的至少一芯片;
所述基板具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接;所述芯片具有间隔设置的多个第三引脚,所述芯片沿垂直方向叠设在所述基板的第二表面上,且所述芯片的多个第三引脚分别与该多个第二引脚电性连接,以及
所述基板的第二表面与芯片之间还设置有第一各向异性导电胶粘结层,所述第一各向异性导电胶粘结层分别与所述基板、芯片固定结合,且所述第一各向异性导电胶粘结层仅在垂直方向上导电。
2.根据权利要求1所述的微机电***器件的封装结构,其特征在于:所述第一各向异性导电胶粘结层至少分布在该多个第二引脚和多个第三引脚之间。
3.根据权利要求1或2所述的微机电***器件的封装结构,其特征在于:所述第一各向异性导电胶粘结层的厚度为15~60μm。
4.根据权利要求1所述的微机电***器件的封装结构,其特征在于:所述第一各向异性导电胶粘结层在自身所在的平面方向上绝缘。
5.根据权利要求1所述的微机电***器件的封装结构,其特征在于:所述第二引脚与第三引脚于垂直方向上电性连接。
6.根据权利要求1所述的微机电***器件的封装结构,其特征在于包括:被封装在所述封装层与基板之间的多个芯片,该多个芯片沿垂直方向叠层设置,任意相邻的两个芯片之间通过芯片上的引脚电性连接,且任意相邻的两个芯片之间还设置有第二各向异性导电胶粘结层,相邻的两个芯片之间通过所述第二各向异性导电胶粘结层固定结合,其中,所述第二各向异性导电胶粘结层仅在垂直方向上导电。
7.根据权利要求6所述的微机电***器件的封装结构,其特征在于:所述第二各向异性导电胶粘结层的厚度为15~60μm。
8.根据权利要求6所述的微机电***器件的封装结构,其特征在于:所述第二各向异性导电胶粘结层在自身所在的平面方向上绝缘。
9.根据权利要求1所述的微机电***器件的封装结构,其特征在于:所述封装层包括环氧树脂薄膜。
10.一种微机电***器件的封装结构,其特征在于包括:基板、封装层以及被封装在所述封装层与基板之间的第一芯片和第二芯片;
所述基板具有背对设置的第一表面、第二表面,所述第一表面上间隔设置有多个第一引脚,所述第二表面上间隔设置有多个第二引脚,且该多个第一引脚与该多个第二引脚电性连接;
所述第一芯片具有背对设置的第三表面、第四表面,所述第三表面上间隔设置有多个第三引脚,所述第四表面上间隔设置有多个第四引脚,所述第三引脚、第四引脚与所述第一芯片电性连接;所述第二芯片具有朝向第一芯片的第五表面,所述第五表面上间隔设置有多个第五引脚,所述第五引脚与所述第二芯片电性连接;
所述第一芯片和第二芯片沿垂直方向依次叠设在所述基板的第二表面上,且该多个第三引脚分别与该多个第二引脚对应并电性连接,该多个第四引脚分别与该多个第五引脚对应并电性连接,以及
所述基板的第二表面与第一芯片的第三表面之间、第一芯片的第四表面与第二芯片的第五表面之间还分别设置有第一各向异性导电胶粘结层、第二各向异性导电胶粘结层,其中,所述第一各向异性导电胶粘结层、第二各向异性导电胶粘结层仅在垂直方向上导电。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122462321.1U CN215798501U (zh) | 2021-10-13 | 2021-10-13 | 微机电***器件的封装结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202122462321.1U CN215798501U (zh) | 2021-10-13 | 2021-10-13 | 微机电***器件的封装结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN215798501U true CN215798501U (zh) | 2022-02-11 |
Family
ID=80170536
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202122462321.1U Active CN215798501U (zh) | 2021-10-13 | 2021-10-13 | 微机电***器件的封装结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN215798501U (zh) |
-
2021
- 2021-10-13 CN CN202122462321.1U patent/CN215798501U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100473255C (zh) | 倒装芯片连接用电路板及其制造方法 | |
JP4023159B2 (ja) | 半導体装置の製造方法及び積層半導体装置の製造方法 | |
US6518097B1 (en) | Method for fabricating wafer-level flip chip package using pre-coated anisotropic conductive adhesive | |
KR100199962B1 (ko) | 반도체 장치 및 그 제조방법 | |
US6621172B2 (en) | Semiconductor device and method of fabricating the same, circuit board, and electronic equipment | |
KR100459971B1 (ko) | 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기 | |
TW201810443A (zh) | 連接電子組件至基板 | |
JP3826253B2 (ja) | チップスタックパッケージ | |
JP4075204B2 (ja) | 積層型半導体装置 | |
CN100485895C (zh) | 内埋式晶片封装结构及其工艺 | |
KR20170016550A (ko) | 반도체 패키지의 제조 방법 | |
CN103311222A (zh) | 半导体封装件及其形成方法 | |
JPH03112688A (ja) | Icカード | |
CN101800184B (zh) | 具凹穴结构的封装基板及其制作方法 | |
CN102124560B (zh) | 用于制造电子组件的方法 | |
US9875930B2 (en) | Method of packaging a circuit | |
CN103762200B (zh) | 芯片封装件及其封装方法 | |
KR100726892B1 (ko) | 3차원 칩 적층 패키지 모듈 및 이의 제조방법 | |
CN215798501U (zh) | 微机电***器件的封装结构 | |
CN106358415B (zh) | 电子装置模块及其制造方法 | |
JP2018113399A (ja) | 回路部品の製造方法および回路部品 | |
CN207503967U (zh) | 指纹识别芯片的封装结构 | |
CN103208467B (zh) | 内嵌封装体的封装模块及其制造方法 | |
CN108630626A (zh) | 无基板封装结构 | |
CN107644845A (zh) | 指纹识别芯片的封装结构及封装方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |