CN215769283U

CN215769283U - 阵列基板及反射式的显示面板

Info

Publication number: CN215769283U
Application number: CN202120274558.4U
Authority: CN
Inventors: 廖力勍; 李红敏; 冯思林; 王迎; 唐锋景
Original assignee: BOE Technology Group Co Ltd; Hefei BOE Optoelectronics Technology Co Ltd
Current assignee: BOE Technology Group Co Ltd; Hefei BOE Optoelectronics Technology Co Ltd
Priority date: 2021-01-29
Filing date: 2021-01-29
Publication date: 2022-02-08
Anticipated expiration: 2031-01-29

Abstract

本申请公开了一种阵列基板及反射式的显示面板，属于显示技术领域。该阵列基板包括：衬底，以及，位于该衬底上的多条数据线和多个子像素。每个子像素可以包括：反射式的像素电极和TFT。每个子像素中的像素电极在衬底上的正投影，与第一极、第一数据线和第二数据线的正投影均存交叠，使得该阵列基板中的多个像素电极在衬底上的正投影的面积较大，进而使得该阵列基板所在的反射式显示面板的显示效果较好。

Description

阵列基板及反射式的显示面板

技术领域

本申请涉及显示技术领域，特别涉及一种阵列基板及反射式的显示面板。

背景技术

随着显示技术的发展，出现了各种各样的显示面板。其中，反射式的显示面板可以在未设置背光源的情况下显示图像。

该反射式的显示面板通常可以包括：相对设置的阵列基板和彩膜基板，以及位于阵列基板和彩膜基板中的液晶层。该阵列基板可以包括：衬底，以及位于该衬底上的多个像素电极，该像素电极是采用具有反光性的金属材料制成。如此，该多个像素电极能够对环境光线进行反射，使得该反射式的显示面板可以在未设置背光源的情况下显示图像。

但是，目前的阵列基板中的像素电极在衬底上的正投影的面积较小，会影响该反射式的显示面板的显示效果。

实用新型内容

本申请实施例提供了一种阵列基板及反射式的显示面板。可以解决目前的反射式的显示面板的显示效果较差的问题，所述技术方案如下：

一方面，提供了一种阵列基板，包括：

衬底；位于所述衬底上的多条数据线和多个子像素，每个所述子像素包括：反射式的像素电极和薄膜晶体管，所述薄膜晶体管的第一极与一条所述数据线连接，所述薄膜晶体管的第二极与所述像素电极连接；

所述数据线包含第一数据线和第二数据线，所述第一数据线与所述子像素中的薄膜晶体管的第一极连接，所述第二数据线与所述子像素相邻的子像素中的薄膜晶体管的第一极连接；

其中，在所述衬底上，所述子像素中的像素电极的正投影，和所述子像素中的薄膜晶体管的第一极以及与所述第一极连接的第一数据线的正投影存在第一交叠区域，且和所述第二数据线的正投影存在第二交叠区域。

可选的，所述像素电极中与所述第一交叠区域对应的部分，和相互连接的所述第一极和所述第一数据线中与所述第一交叠区域对应的部分形成第一寄生电容，且所述像素电极中与所述第二交叠区域对应的部分，和所述第二数据线中与所述第二交叠区域对应的部分形成第二寄生电容，所述第一寄生电容的电容值等于所述第二寄生电容的电容值。

可选的，所述薄膜晶体管的第一极和第二极，与所述多条数据线同层设置，且材料相同；

在所述衬底上，所述像素电极的正投影与相互连接的所述第一极和所述第一数据线的正投影交叠的第一交叠区域的面积为第一面积；

在所述衬底上，所述像素电极的正投影与所述第二数据线的正投影交叠的第二交叠区域的面积为第二面积；

所述第一面积等于所述第二面积。

可选的，所述多个子像素沿第一方向排布为多列，且沿第二方向排布为多行，所述数据线整体上在所述衬底上沿着所述第二方向延伸；

所述多个子像素包含位于同一行中且相邻的第一子像素和第二子像素，所述数据线具有：延伸到所述第一子像素中且被所述第一子像素中的像素电极覆盖的第一部分，以及延伸到所述第二子像素中且被所述第二子像素中的像素电极覆盖的第二部分，所述第一部分在所述衬底上的正投影位于所述第一子像素中的所述第一交叠区域内，所述第二部分在所述衬底上的正投影位于所述第二子像素中的所述第二交叠区域内。

可选的，所述数据线包括：依次相连接的多个直线延伸部和多个曲线延伸部，每个所述曲线延伸部具有开口；

其中，所述多个直线延伸部均位于第一子像素列和第二子像素列之间，所述第一子像素列为包含所述第一子像素的一列子像素，所述第二子像素列为包含所述第二子像素的一列子像素；所述第一部分包括至少一个所述曲线延伸部，所述第二部分包括至少一个所述曲线延伸部，且所述第一部分中的曲线延伸部的开口的方向，与所述第二部分中的曲线延伸部的开口的方向相反。

可选的，所述数据线包括：依次相连接的多个第一直线延伸部和多个第二直线延伸部，且所述多个第一直线延伸部和所述多个第二直线延伸部一一交错排布，任意两个相连接的所述第一直线延伸部与所述第二直线延伸部的延伸方向相交；

其中，所述多个子像素排布为多列，在所述衬底上，同一条所述数据线中相邻的两个所述第一直线延伸部中，一个所述第一直线延伸部的正投影与第一子像素列中的像素电极的正投影交叠，另一个所述第一直线延伸部的正投影与第二子像素列中的像素电极的正投影交叠；

在所述衬底上，所述数据线中的所述第二直线延伸部的正投影，分别与所述第一子像素列中的像素电极的正投影和所述第二子像素列中的像素电极的正投影交叠；

所述第一子像素列为包含所述第一子像素的一列子像素，所述第二子像素列为包含所述第二子像素的一列子像素；

所述多个第一直线延伸部的延伸方向均与所述第二方向平行，所述多个第二直线延伸部的延伸方向均与所述第一方向平行。

可选的，同一条所述数据线中相邻的两个所述第一直线延伸部中，一个所述第一直线延伸部与所述第一子像素列中的薄膜晶体管的第一极连接，且在所述衬底上，一个所述第一直线延伸部的正投影，分别与所述第一子像素列中的两个相邻的像素电极的正投影交叠，所述衬底上，另一个所述第一直线延伸部的正投影，位于所述第二子像素列中的一个像素电极的正投影内，且与所述薄膜晶体管的正投影间隔设置。

可选的，在所述衬底上，所述像素电极覆盖与之相连的薄膜晶体管以及覆盖部分与之相连的所述数据线，同时覆盖相邻子像素的数据线中的一部分。

可选的，所述像素电极为矩形，所述数据线整体上沿着一个方向延伸并被同一列的子像素的像素电极覆盖，所述数据线经过一个像素电极的一部分具有向相邻子像素延伸的部分，所述向相邻子像素延伸的部分被相邻子像素的像素电极覆盖。

可选的，在所述衬底上，所述数据线在与所述数据线相连的子像素内为沿着列方向延伸的直线，在相邻子像素内为整体沿着列方向延伸，局部为直线、曲线或折线；在两个子像素内延伸部分由连接线连接；或者，

所述数据线在与所述数据线相连的子像素内为沿着列方向延伸的曲线或折线，在相邻子像素内为整体沿着列方向延伸，局部为直线、折线或曲线；在两个子像素内延伸部分由连接线连接。

可选的，所述多个子像素中的各个像素电极呈阵列分布，且在所述第一方向或所述第二方向上，任意相邻的两个所述像素电极之间的距离相等。

可选的，所述第一极包括U型结构，所述第二极包括条形结构，所述第二极一端位于所述U型结构内，另一端与所述像素电极连接。

可选的，所述阵列基板还包括：与所述第二极连接的第一辅助电极，位于所述第一辅助电极远离所述像素电极一侧的第二辅助电极，以及，位于所述第一辅助电极和所述第二辅助电极之间的第一绝缘层；

其中，在所述衬底上，所述第一辅助电极的正投影与所述第二辅助电极的正投影交叠。

可选的，所述第一辅助电极与所述第一极和所述第二极同层设置，且材料相同；所述第二辅助电极与所述薄膜晶体管的栅极同层设置，且材料相同。

另一方面，提供了一种反射式的显示面板，包括：

相对设置的阵列基板和彩膜基板，以及位于所述阵列基板和所述彩膜基板之间的液晶层，所述阵列基板为上述的阵列基板。

本申请实施例提供的技术方案带来的有益效果至少包括：

该阵列基板包括：衬底，以及，位于该衬底上的多条数据线和多个子像素。每个子像素可以包括：反射式的像素电极和TFT。每个子像素中的像素电极在衬底上的正投影，与第一极、第一数据线和第二数据线的正投影均存交叠，使得该阵列基板中的多个像素电极在衬底上的正投影的面积较大，进而使得该阵列基板所在的反射式显示面板的显示效果较好。并且，在该反射式的显示面板采用列翻转模式进行显示时，第一数据线和第二数据线所加载的电压的极性是相反的。在该第一寄生电容和第二寄生电容的作用下，第一数据线和第二数据线对像素电极所加载的子像素电压的拉动作用能够正负抵消，并不会对该反射式的显示面板的显示造成影响。如此，可以在反射式的显示面板的显示效果不被寄生电容影响的前提下，提高阵列基板中的多个像素电极在衬底上的正投影的面积，保证该反射式的显示面板的显示效果较好。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是目前常见的一种阵列基板的俯视图；

图2是本申请实施例提供的一种的阵列基板的俯视图；

图3是图2示出的阵列基板在A-A’处的膜层示意图；

图4是本申请实施例提供的另一种阵列基板的俯视图；

图5是本申请实施例提供的又一种阵列基板的俯视图；

图6是本申请实施例提供的再一种阵列基板的俯视图；

图7是本申请另一实施例提供的一种阵列基板的俯视图；

图8是图7示出的阵列基板在A-A’处的膜层结构示意图；

图9是一种反射式的显示面板中的子像素的等效电路图；

图10是本申请另一实施例提供的另一种阵列基板的俯视图；

图11是本申请实施例提供的一种反射式的显示面板的膜层结构示意图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

请参考图1，图1是目前常见的一种阵列基板的俯视图。该阵列基板可以包括：衬底01，以及位于该衬底01上的多条数据线02、多条栅线03和多个子像素04。其中，每个子像素04可以包括：像素电极041和薄膜晶体管(英文：Thin Film Transistor；简称：TFT)042。该TFT 042可以包括：第一极0421、第二极 0422和栅极0423。该第一极0421可以与一条数据线02连接，该第二极0422 可以与像素电极041连接，该栅极0423可以与一条栅线03连接。当该阵列基板需要设置在反射式的显示面板中时，该阵列基板中的像素电极041需要采用具有反光性的金属材料制备。

由于反射式的显示面板的显示效果，与阵列基板中的多个像素电极041在衬底01的正投影的面积正相关。因此，目前为了提高反射式的显示面板的显示效果，需要增加阵列基板中的多个像素电极041在衬底01上的正投影的面积。然而，在增加多个像素电极041在衬底01上的正投影的面积后，在该衬底01 上，该像素电极041的正投影会与数据线02的正投影交叠。如此，该像素电极 041与数据线02交叠的部分会产生寄生电容，导致该阵列基板会出现串扰不良的现象，会严重影响该阵列基板所在的反射式的显示面板的显示效果。

请参考图2，图2是本申请实施例提供的一种的阵列基板的俯视图。该阵列基板000可以包括：

衬底100，以及，位于该衬底100上的多条数据线200和多个子像素300。

每个子像素300可以包括：反射式的像素电极301和TFT 302。该TFT 302 具有第一极3021和第二极3022。需要说明的是，本申请实施例中的TFT 302中的第一极3021是指TFT302中的源极和漏极中的一个，TFT 302中的第二极3022 是指TFT 302中的源极和漏极中的另一个。

每个子像素300中的TFT 302的第一极3021可以与一条数据线200连接，每个子像素300中的TFT 302的第二极3022可以与该子像素300中的像素电极 301连接。

在本申请中，阵列基板000中的多条数据线200包含第一数据线200a和第二数据线200b。该第一数据线200a与子像素300中的TFT 302的第一极3021 连接，该第二数据线与该子像素300相邻的子像素300中的TFT 302的第一极 3021连接。也即是，该第一数据线200a与第二数据线200b为多条数据线200 中两条相邻的数据线。

其中，在衬底100上，每个子像素300中的像素电极301的正投影，和该子像素300中的TFT 302的第一极3021以及与该第一极3021连接的第一数据线200a的正投影存在第一交叠区域S1，且和第二数据线200b的正投影存在第二交叠区域S2。

在本申请实施例中，像素电极301与数据线200是绝缘设置的。因此，每个子像素300中，像素电极301中与第一交叠区域S1对应部分，和相互连接的第一极3021和第一数据线200a中与第一交叠区域S1对应部分能够形成第一寄生电容Cdp₁(图2中未标注)。并且，每个子像素300中，像素电极301中与第二交叠区域S2对应的部分，和第二数据线200b中与第二交叠区域S2对应的部分形成第二寄生电容Cdp₂(图2中未标注)。

为了更清楚的看出子像素300中的寄生电容的结构，请参考图3，图3是图2示出的阵列基板在A-A’处的膜层示意图。

一些实施方式中，子像素300中的第一寄生电容Cdp₁的电容值等于第二寄生电容Cdp₂的电容值。

另一些实施方式中，子像素300中的第一寄生电容Cdp₁的电容值不等于第二寄生电容Cdp₂的电容值。

本申请实施例中，一个子像素的像素电极完全覆盖该子像素的数据线的一部分，相邻子像素的像素电极覆盖该数据线的另一部分。

在本申请实施例中，当在衬底100上，子像素300中的像素电极301的正投影，与子像素300中的第一极3021，以及第一数据线200a和第二数据线200b 的正投影均存交叠时，可以提高该阵列基板000中的多个像素电极301在衬底 100上的正投影的面积，使得该阵列基板000所在的反射式显示面板的显示效果较好。并且，在该反射式的显示面板采用列翻模式进行显示时，第一数据线200a 和第二数据线200b所加载的电压的极性是相反的。如此，当子像素300中的第一寄生电容Cdp₁的电容值和第二寄生电容Cdp₂的非零电容值时，在第一寄生电容Cdp₁和第二寄生电容Cdp₂的作用下，第一数据线200a和第二数据线200b对像素电极301所加载的子像素电压的拉动作用能够正负抵消一部分或全部，并降低或消除数据线对反射式的显示面板的显示造成影响。

综上所述，本申请实施例提供的阵列基板，包括：衬底，以及，位于该衬底上的多条数据线和多个子像素。每个子像素可以包括：反射式的像素电极和 TFT。每个子像素中的像素电极在衬底上的正投影，与第一极、第一数据线和第二数据线的正投影均存交叠，使得该阵列基板中的多个像素电极在衬底上的正投影的面积较大，进而使得该阵列基板所在的反射式显示面板的显示效果较好。

并且，在该反射式的显示面板采用列翻转模式进行显示时，第一数据线和第二数据线所加载的电压的极性是相反的。如此，当每个子像素中的第一寄生电容的电容值和第二寄生电容的电容值非零或非零且相等时，在该第一寄生电容和第二寄生电容的作用下，第一数据线和第二数据线对像素电极所加载的子像素电压的拉动作用能够正负抵消部分或全部，并降低对该反射式的显示面板的显示造成影响。如此，可以在反射式的显示面板的显示效果不被寄生电容影响的前提下，提高阵列基板中的多个像素电极在衬底上的正投影的面积，保证该反射式的显示面板的显示效果较好。

下面本申请子像素300中的第一寄生电容Cdp₁的电容值和第二寄生电容 Cdp₂的相同或大约相同为例说明。

在本申请实施例中，如图2和图3所示，该阵列基板000内的每个子像素 300中的TFT 302的第一极3021和第二极3022，可以与该阵列基板000中的多条数据线200同层设置。且该第一极3021、第二极3022和数据线200的材料相同。如此，该第一极3021、第二极3022和数据线200是通过一次构图工艺形成的。

在这种情况下，像素电极301与数据线200之间的距离，和像素电极301 与第一极3021之间的距离是相同的。假设，在衬底100上，像素电极301的正投影与相互连接的第一极3021和第一数据线200a的正投影交叠的第一交叠区域S1的面积为第一面积，像素电极301的正投影与第二数据线200b的正投影交叠的第二交叠区域S2的面积为第二面积。则，由于电容的电容值与相对的两个电容极板的相对面积，以及该两个电容极板之间的距离相关。因此，当TFT 302 的第一极3021和第二极3022和多条数据线200同层设置时，仅需要保证第一面积等于第二面积，即可保证该子像素300中的第一寄生电容Cdp₁的电容值等于第二寄生电容Cdp₂的电容值。

在本申请实施例中，如图4所示，图4是本申请实施例提供的另一种阵列基板的俯视图。该阵列基板000中的多个子像素300可以沿第一方向x排布为多列，且也第二方向y排布为多行。其中，该第一方向x即为多个子像素000 的行方向，第二方向y即为多个子像素300的列方向，且该第一方向x与第二方向y垂直。该阵列基板000中的每条数据线200整体上在衬底100上沿着第二方向y延伸。

该多个子像素300包括位于同一行中且相邻的第一子像素300a和第二子像素300b。该第一子像素300a和第二子像素300b可以为位于任意一行中任意两个相邻的子像素。假设，包含第一子像素300a的一列子像素为第一子像素列，包含第二子像素300b的一列子像素为第二子像素列。则，位于第一子像素列和第二子像素列之间的数据线200具有：延伸到第一子像素300a中且被该第一子像素300a中的像素电极301覆盖的第一部分200c，以及延伸到第二子像素300b 中且被该第二子像素300b中的像素电极301覆盖的第二部分200d。该第一部分 200c在衬底100上的正投影位于该第一子像素300a中的第一交叠区域S1内；该第二部分200d在衬底100上的正投影位于该第二子像素300b中的第二交叠区域S2内。

需要说明的是，数据线200中的第一部分200c与TFT 302的第一极3021 连接，而数据线200中的第二部分200d未与TFT 302连接。且该第二部分200d 在衬底100上的正投影与第二交叠区域S2完全重叠。

在这种情况下，在衬底100上，每条数据线200的正投影，分别与该数据线200相邻的两列子像素中的像素电极301的正投影交叠。相应的，在衬底100 上，每列子像素中的像素电极301的正投影，分别与该列子像素相邻的两条数据线200的正投影交叠。

在本申请中，数据线200中的第一部分200c和第二部分200d的结构有多种，本申请实施例以以下两种可选的实现方式为例进行示意性的说明。

在第一种可选的实现方式中，如图5所示，图5是本申请实施例提供的又一种阵列基板的俯视图。阵列基板000中的每条数据线200可以包括：依次相连的多个直线延伸部201和多个曲线延伸部202。每个曲线延伸部202具有开口。在本申请中，每个直线延伸部201的延伸方向平行于第二方向y，每个曲线延伸部202的延伸方向均为弧线所在方向。该多个直线延伸部201和多个曲线延伸部202可以一一交错排布。需要说明的是，该数据线200中的多个曲线延伸部 202具有两种曲线延伸部202，该两种曲线延伸部202的结构是相同的，仅是开口的方向不同。

其中，该数据线200中的多个直线延伸部201可以均位于第一子像素列和第二子像素列之间。

该数据线200的第一部分200c包括至少一个曲线延伸部202。该数据线200 的第二部分200c包括至少一个曲线延伸部202。需要说明的，当第一部分200c 包括多个曲线延伸部202时，该多个曲线延伸部202的开口的方向是一致的。同样的，当第二部分200d包括多个曲线延伸部202时，该多个曲线延伸部202 的开口的方向是一致的。并且，该第一部分200c中的曲线延伸部202的开口的方向，与第二部分200c中的曲线延伸部202的开口的方向相反。例如，该第一部分200c中的曲线延伸部202的开口的方向朝向第二子像素300b，该第二部分 200d中的曲线延伸部202的开口的方向朝向第一子像素300a。

在本申请实施例中，由于数据线200中的第一部分200c需要与TFT 302的第一极3021连接。因此，为了保证任一子像素300中的第一寄生电容Cdp₁的电容值等于第二寄生电容Cdp₂的电容值，需要保证第一部分200c中的曲线延伸部 202的个数，少于第二部分200d中的曲线延伸部202的个数。

对于位于第一子像素300a和第二子像素300b之间的直线延伸部201的排布方式存在以下两种情况：

在第一种情况下，在衬底100上，该直线延伸部201的正投影与第一子像素300a中的像素电极301的正投影间隔设置，且与第二子像素300b中的像素电极301的正投影间隔设置。在这种情况下，为了保证任一子像素300中的第一寄生电容Cdp₁的电容值等于第二寄生电容Cdp₂的电容值，需要保证直线延伸部201与第一子像素300a之间的距离，和直线延伸部201与第二子像素300b 之间的距离相等。

在第二种情况下，在衬底100上，该直线延伸部201的正投影与第一子像素300a中的像素电极301的正投影交叠，且与第二子像素300b中的像素电极 301的正投影交叠。在这种情况下，为了保证任一子像素300中的第一寄生电容 Cdp₁的电容值等于第二寄生电容Cdp₂的电容值，直线延伸部201与第一子像素 300a中的像素电极301在衬底100上的正投影交叠的面积，和直线延伸部201 与第二子像素300b中的像素电极301在衬底100上的正投影交叠的面积相等。

在第二种可选的实现方式中，如图6所示，图6是本申请实施例提供的再一种阵列基板的俯视图。该阵列基板000中的每条数据线200包括：依次相互连接的多个第一直线延伸部203和多个第二直线延伸部204。且，该多个第一直线延伸部203与多个第二直线延伸部204一一交错排布，任意两个相连接的第一直线延伸部203和第二直线延伸部204的延伸方向相交。

示例的，该数据线200中的多个第一直线延伸部203的延伸方向相同，该数据线200中的多个第二直线延伸部204的延伸方向相同。且，该第一直线延伸部203的延伸方向与第二方向y平行，该第二直线延伸部204的延伸方向与第一方向x平行。在同一条数据线200中，任意两个相邻的第二直线延伸部204，以及位于该两个第二直线延伸部204之间的第一直线延伸部203，能够组成一个具有开口的折弯结构。如此，在同一条数据线200中，通过多个第二直线延伸部204和多个第一直线延伸部203能够组成多个折弯结构，且任意两个相邻的折弯结构的开口的方向相反。

在本申请实施例中，在衬底100上，同一条数据线200中任意两个相邻的第一直线延伸部203中，一个第一直线延伸部203的正投影与第一子像素列中的像素电极301的正投影交叠，另一个第一直线延伸部203的正投影与第二子像素列中的像素电极301的正投影交叠。且，在该衬底100上，该数据线200 中的每个第二直线延伸部204的正投影，分别与第一子像素列中的像素电极301 的正投影和第二子像素列中的像素电极301的正投影交叠。

示例的，同一条数据线200中任意两个相邻的第一直线延伸部203中，一个第一直线延伸部203可以与第一子像素列中的TFT 302的第一极3021连接，且在衬底100上，该一个第一直线延伸部203的正投影，分别与该第一子像素列中的两个相邻的像素电极301的正投影交叠。在该衬底100上，另一个第一直线延伸部203的正投影，位于第二子像素列中的一个像素电极301的正投影内，且与TFT 302的正投影间隔设置。如此，该数据线200与第一子像素列中的子像素300通过该数据线200中的第一直线延伸部203连接，而该数据线200 并未与第二子像素列中的子像素300连接。

在这种情况下，该数据线200的第一部分200c包括两个第一直线延伸部203 中的一部分，以及两个第二直线延伸部204中的一部分；该数据线200的第二部分200d包括一个第一直线延伸部203的全部，以及两个第二直线延伸部204 中的一部分。

可选的，如图7所示，图7是本申请另一实施例提供的一种阵列基板的俯视图。在衬底100上，每个子像素300中的TFT 302的正投影，位于该子像素 300中的像素电极301的正投影内。如此，可以进一步的增大阵列基板000中的多个像素电极301在衬底100上的正投影的面积。需要说明的是，图7是以阵列基板中的数据线的结构为图6示出的数据线为例进行示意性说明的。

在本申请实施例中，该阵列基板000还可以包括：位于衬底100上的多条栅线400。该阵列基板000中的每个子像素300的TFT 302还包括：栅极3023，该TFT 302的栅极3023可以与一条栅线400连接。示例的，该栅线400可以与栅极3023同层设置，且该栅线400的材料与栅极3023的材料相同。如此，该栅线400可以与栅极3023是通过一次构图工艺形成的。

可选的，如图7和图8所示，图8是图7示出的阵列基板在A-A’处的膜层结构示意图。该阵列基板000还可以包括：与TFT 302的第二极3022连接的第一辅助电极500，位于第一辅助电极500远离像素电极301一侧的第二辅助电极 600，以及，位于第一辅助电极500和第二辅助电极600之间的第一绝缘层700。

在本申请中，在衬底100上，第一辅助电极500的正投影与第二辅助电极 600的正投影交叠。由于第一辅助电极500可以通过第二极3022与像素电极301 电连接，因此，在加电的情况下，该第一辅助电极500的电位于像素电极301 的电位相同。如此，该第一辅助电极500与第二辅助电极600能够组成存储电容Cst，该存储电容Cst能够维持像素电极500上加载的电压的稳定性。

需要说明的是，该阵列基板000中的第一辅助电极500和第二辅助电极600 的个数可以均为多个，且多个第一辅助电极500、多个第二辅助电极600和多个像素电极301一一对应。在衬底100上，每个像素电极301的正投影，与对应的第一辅助电极500的正投影，以及对应的第二辅助电极600的正投影均交叠，且该第一辅助电极500和第二辅助电极600的正投影，位于对应的像素电极301 的正投影内。

在本申请中，该第一辅助电极500可以与TFT 302的第一极3021和第二极 3022同层设置，且材料相同。也即是，该第一辅助电极500与第一极3021和第二极3022是通过同一次构图工艺形成的。该第二辅助电极500可以与TFT 302 的栅极3023同层设置，且与材料相同。也即是，该第二辅助电极500与栅极3023 是通过同一次构图工艺形成的。如此，有效的简化了阵列基板的制造过程。

可选的，该阵列基板000还可以包括：与每一行第二辅助电极600电连接的公共电极线800，该公共电极线800可以与第二辅助电极500同层设置，且材料相同。也即是，该公共电极线800可以与第二辅助电极500是通过同一次构图工艺形成的。该公共电极线500可以与阵列基板000所在的液晶显示面板中的公共电极电连接，因此在加电的情况下，该第二辅助电极500与公共电极的电位相同。

在本申请实施例中，每个子像素300中的TFT 302的第一极3021包括U型结构，该TFT 302的第一极3022包括条形结构，该第二极3022一端位于第一极3021中的U型结构内，另一端与像素电极301电连接。示例的，该每个子像素300中的TFT 302还包括有源层3024，该有源层3024分别与第一极3021和第二极3022连接，且该有源层3024与栅极3023绝缘设置，例如，有源层3024 与栅极3023之间具有第一绝缘层700。当TFT 302中的第一极3021包括U型结构，第二极3022包括一端延伸至U型结构内的条状结构时，有源层3024的沟道区为U型沟道区。需要说明的是，有源层3024的沟道区是指：有源层3024 中位于有源层3024与第一极3021接触的区域，和有源层3024与第二极3022 接触的区域之间的区域。当有源层3024的沟道区为U型沟道区时，由于该U 型沟道区具有较大的长宽比，因此，该TFT 302可承受较高的击穿电压，可以提高该阵列基板000的使用寿命。

需要说明的是，如图8所示，该阵列基板还包括：位于像素电极301与第二极3022之间的第二绝缘层900。该第二绝缘层900具有过孔900a，像素电极 301可以通过该过孔900a与第二极3022的另一端电连接。

在本申请实施例中，如图7所示，在衬底100上，一条栅线400的正投影与一行子像素300中的像素电极301的正投影交叠。如此，进一步的增大阵列基板000中的多个像素电极301在衬底100上的正投影的面积。

在这种情况下，该阵列基板000中的多个像素电极301在衬底100上的正投影的面积的大小，仅与制造该阵列基板000时的工艺精度相关。使得任意两个相邻的像素电极301之间的距离理论上可以无限缩小，使得多个像素电极301 在衬底100上的正投影的面积，与该衬底100靠近向电极301的一面的比值理论上可以接近100％，进而使得该多个像素电极301在衬底100上的正投影的面积较大，极大的提高了该反射式的显示面板的显示效果。示例的，该多个子像素300中的各个像素电极301呈阵列分布，且在第一方向x或第二方向y上，任意相邻的两个像素电极301之间的距离相等。

需要说明的是，图7是以在衬底100上，第n行子像素中的TFT 302的栅极3023所连接的栅线400的正投影，与第n行子像素中的像素电极301的正投影交叠为例进行示意性说明的。然而，在种情况下，该像素电极301与栅极400 之间会产生寄生电容，在该寄生电容的作用下，该阵列基板000所在的反射式的显示面板会出现闪烁现象，会严重影响该反射式的显示面板的显示效果。

例如，如图9所示，图9是一种反射式的显示面板中的子像素的等效电路图。在每个子像素300中，TFT 302的第一极与一条数据线200连接，TFT 302 的第二极与像素电极连接，TFT 302的栅极与一条栅线400连接。该像素电极能够与反射式的显示面板中的公共电极Vcom等效为一个液晶电容Clc，且该像素电极能够与公共电极线形成存电容Cst。TFT 302可以响应于其所连接的栅线400 提供的栅极驱动信号，向其所连接的像素电极输出来自TFT 302所连接的数据线200的数据信号，以为像素电极充电，进而使得像素电极和公共电极Vcom 之间形成电位差。位于像素电极和公共电极Vcom之间的液晶分子在该电位差的作用下可以发生偏转，进而控制子像素发光。

如图9所示，在每个子像素300中，像素电极能够与相互连接的第一数据线和第一极产生第一寄生电容Cdp₁，且像素电极还能够与第二数据线产生第二寄生电容Cdp₂。当第一寄生电容Cdp₁的电容值等于第二寄生电容Cdp₂的电容值时，第一寄生电容Cdp₁和第二寄生电容Cdp₂并不会对反射式的显示面板的显示造成影响。

如图9所示，在每个子像素300中，当在衬底上，该子像素中的像素电极的正投影，与该子像素所连接的栅极的正投影交叠时，该像素电极和栅线会产生寄生电容Cgs。在栅线200上的电位发生变化时，因寄生电容Cgs的耦合作用，拉动与该栅线200连接的像素电极的电位，使其偏离设定电位。因像素电极的电位发生变化，而公共电极Vcom的电位一般为定值，故像素电极和公共电极之间的电位差会发生变化，最终导致液晶分子偏转异常，该反射式的显示面板会出现闪烁现象，显示效果较差。

其中，在寄生电容Cgs的作用下，在像素电极的充电过程中，充入至像素电极的电位会在在充电初期和充电末期均发生了一定程度的跳变，且，最终充入至像素电极的实际电位偏离设定电位。而该实际电位与设定电位之间的电位差△Vp可以满足：

其中，VGH为栅极高压，VGL为栅极低压。根据该公式可以看出，寄生电容Cgs越大，导致△Vp也越大。而△Vp是影响画质的一个关键因素，△Vp过大，因正负帧亮度差异造成的画面闪烁和残像残留等风险都会随之增加。

为此，如图10所示，图10是本申请另一实施例提供的另一种阵列基板的俯视图，在该阵列基板000中的衬底100上，可以让第n行子像素中的TFT 302 的栅极3023所连接的栅线400的正投影，与第n行子像素中的像素电极301的正投影间隔设置，且与第n+1行子像素中的像素电极301的正投影交叠。这样，第n行子像素中的TFT 302的栅极3023所连接的栅线400，会与第n+1行子像素中的像素电极301形成寄生电容，而不会与第n行子像素中的像素电极302 形成寄生电容。又由于在显示时，需要依次对第n行子像素和第n+1行子像素进行充电，因此，第n行子像素中的TFT 302的栅极3023所连接的栅线400与第n+1行像素中的像素电极形成寄生电容，并不会对正在充电的第n+1行像素造成影响，有效的降低了该阵列基板000所在的反射式的显示面板显示画面时出现闪烁的概率，进一步的提高了该反射式的显示面板的显示效果。

可选的，该阵列基板000中的任意相邻的两条数据线200用于加载极性相反的电压。如此，该阵列基板000所在反射式的显示面板是采用列翻模式进行显示，有效的避免了该反射式的显示面板中的液晶分子出现老化的现象。在其他的可选的实现方式中，该反射式的显示面板还可以采用点翻模式进行显示。本申请实施例对此不做限定。

可选的，上述实施例中的像素电极302的材料包括：具有反光性的金属材料。例如，该像素电极302的材料可以包括：金属铝、金属银或合金等金属材料。

在一些实施方式中，在所述衬底上，所述像素电极覆盖与之相连的薄膜晶体管以及覆盖部分与之相连的所述数据线，同时覆盖相邻子像素的数据线中的一部分。

在一些实施方式中，所述像素电极为矩形，所述数据线整体上沿着一个方向延伸并被同一列的子像素的像素电极覆盖，所述数据线经过一个像素电极的一部分具有向相邻子像素延伸的部分，所述向相邻子像素延伸的部分被相邻子像素的像素电极覆盖。

在一些实施方式中，在所述衬底上，所述数据线在与该数据线相连的子像素内沿着列方向延伸，在相邻子像素内沿着列方向延伸，在两个子像素内延伸部分由连接线连接；或者，

所述数据线在与该数据线相连的子像素内为沿着列方向延伸的直线，在相邻子像素内为整体沿着列方向延伸，局部为曲线或折线；在两个子像素内延伸部分由连接线连接；或者，

所述数据线在与该数据线相连的子像素内为沿着列方向延伸的曲线或折线，在相邻子像素内为整体沿着列方向延伸，局部为直线、折线或曲线；在两个子像素内延伸部分由连接线连接。

综上所述，本申请实施例提供的阵列基板，包括：衬底，以及，位于该衬底上的多条数据线和多个子像素。每个子像素可以包括：反射式的像素电极和 TFT。每个子像素中的像素电极在衬底上的正投影，与第一极、第一数据线和第二数据线的正投影均存交叠，使得该阵列基板中的多个像素电极在衬底上的正投影的面积较大，进而使得该阵列基板所在的反射式显示面板的显示效果较好。并且，在该反射式的显示面板采用列翻转模式进行显示时，第一数据线和第二数据线所加载的电压的极性是相反的。如此，当每个子像素中的第一寄生电容的电容值和第二寄生电容的电容值相等时，在该第一寄生电容和第二寄生电容的作用下，第一数据线和第二数据线对像素电极所加载的子像素电压的拉动作用能够正负抵消，并不会对该反射式的显示面板的显示造成影响。如此，可以在反射式的显示面板的显示效果不被寄生电容影响的前提下，提高阵列基板中的多个像素电极在衬底上的正投影的面积，保证该反射式的显示面板的显示效果较好。

本申请实施例还提供了一种反射式的显示面板，如图11所示，图11是本申请实施例提供的一种反射式的显示面板的膜层结构示意图。该反射式的显示面板可以包括：

相对设置的阵列基板000和彩膜基板001，以及位于该阵列基板000和彩膜基板001之间的液晶层002。该阵列基板000可以为上述实施例中的阵列基板，例如，该阵列基板000可以为图2或图4示出的阵列基板。

在本申请中，当公共电极位于彩膜基板001上时，该反射式的显示面板为扭曲向列(英文：Twisted Nematic；简称：TN)型显示面板。

本申请实施例还提供了一种显示装置，该显示装置可以包括上述的反射式的显示面板。可选的，该显示装置可以为：电子纸、手机、平板电脑、电视机、显示器、笔记本电脑或导航仪等任何具有显示功能的产品或部件。

需要指出的是，在附图中，为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解，当元件或层被称为在另一元件或层“上”时，它可以直接在其他元件上，或者可以存在中间的层。另外，可以理解，当元件或层被称为在另一元件或层“下”时，它可以直接在其他元件下，或者可以存在一个以上的中间的层或元件。另外，还可以理解，当层或元件被称为在两层或两个元件“之间”时，它可以为两层或两个元件之间唯一的层，或还可以存在一个以上的中间层或元件。通篇相似的参考标记指示相似的元件。

在本申请中，术语“第一”和“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上，除非另有明确的限定。

以上所述仅为本申请的可选的实施例，并不用以限制本申请，凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims

1.一种阵列基板，包括：衬底；位于所述衬底上的多条数据线和多个子像素，每个所述子像素包括：反射式的像素电极和薄膜晶体管，所述薄膜晶体管的第一极与一条所述数据线连接，所述薄膜晶体管的第二极与所述像素电极连接；其特征在于，

2.根据权利要求1所述的阵列基板，其特征在于，所述像素电极中与所述第一交叠区域对应的部分，和相互连接的所述第一极和所述第一数据线中与所述第一交叠区域对应的部分形成第一寄生电容，且所述像素电极中与所述第二交叠区域对应的部分，和所述第二数据线中与所述第二交叠区域对应的部分形成第二寄生电容，所述第一寄生电容的电容值等于所述第二寄生电容的电容值。

3.根据权利要求1或2所述的阵列基板，其特征在于，所述薄膜晶体管的第一极和第二极，与所述多条数据线同层设置，且材料相同；

所述第一面积等于所述第二面积。

4.根据权利要求1所述的阵列基板，其特征在于，所述多个子像素沿第一方向排布为多列，且沿第二方向排布为多行，所述数据线整体上在所述衬底上沿着所述第二方向延伸；

5.根据权利要求4所述的阵列基板，其特征在于，所述数据线包括：依次相连接的多个直线延伸部和多个曲线延伸部，每个所述曲线延伸部具有开口；

其中，所述多个直线延伸部均位于第一子像素列和第二子像素列之间，所述第一子像素列为包含所述第一子像素的一列子像素，所述第二子像素列为包含所述第二子像素的一列子像素；

所述第一部分包括至少一个所述曲线延伸部，所述第二部分包括至少一个所述曲线延伸部，且所述第一部分中的曲线延伸部的开口的方向，与所述第二部分中的曲线延伸部的开口的方向相反。

6.根据权利要求4所述的阵列基板，其特征在于，所述数据线包括：依次相连接的多个第一直线延伸部和多个第二直线延伸部，且所述多个第一直线延伸部和所述多个第二直线延伸部一一交错排布，任意两个相连接的所述第一直线延伸部与所述第二直线延伸部的延伸方向相交；

7.根据权利要求6所述的阵列基板，其特征在于，同一条所述数据线中相邻的两个所述第一直线延伸部中，一个所述第一直线延伸部与所述第一子像素列中的薄膜晶体管的第一极连接，且在所述衬底上，一个所述第一直线延伸部的正投影，分别与所述第一子像素列中的两个相邻的像素电极的正投影交叠，所述衬底上，另一个所述第一直线延伸部的正投影，位于所述第二子像素列中的一个像素电极的正投影内，且与所述薄膜晶体管的正投影间隔设置。

8.根据权利要求1所述的阵列基板，其特征在于，在所述衬底上，所述像素电极覆盖与之相连的薄膜晶体管以及覆盖部分与之相连的所述数据线，同时覆盖相邻子像素的数据线中的一部分。

9.根据权利要求8所述的阵列基板，其特征在于，所述像素电极为矩形，所述数据线整体上沿着一个方向延伸并被同一列的子像素的像素电极覆盖，所述数据线经过一个像素电极的一部分具有向相邻子像素延伸的部分，所述向相邻子像素延伸的部分被相邻子像素的像素电极覆盖。

10.根据权利要求9所述的阵列基板，其特征在于，在所述衬底上，所述数据线在与所述数据线相连的子像素内为沿着列方向延伸的直线，在相邻子像素内为整体沿着列方向延伸，局部为直线、曲线或折线；在两个子像素内延伸部分由连接线连接；或者，

11.根据权利要求9所述的阵列基板，其特征在于，所述多个子像素中的各个像素电极呈阵列分布，且在第一方向或第二方向上，任意相邻的两个所述像素电极之间的距离相等。

12.根据权利要求4至11任一所述的阵列基板，其特征在于，所述第一极包括U型结构，所述第二极包括条形结构，所述第二极一端位于所述U型结构内，另一端与所述像素电极连接。

13.根据权利要求12所述的阵列基板，其特征在于，所述阵列基板还包括：与所述第二极连接的第一辅助电极，位于所述第一辅助电极远离所述像素电极一侧的第二辅助电极，以及，位于所述第一辅助电极和所述第二辅助电极之间的第一绝缘层；

14.根据权利要求13所述的阵列基板，其特征在于，所述第一辅助电极与所述第一极和所述第二极同层设置，且材料相同；所述第二辅助电极与所述薄膜晶体管的栅极同层设置，且材料相同。

15.一种反射式的显示面板，其特征在于，包括：相对设置的阵列基板和彩膜基板，以及位于所述阵列基板和所述彩膜基板之间的液晶层，所述阵列基板为权利要求1至14任一所述的阵列基板。