CN215581504U - 一种超高清分辨率图像信号采集接收前端 - Google Patents

Abstract

一种超高清分辨率图像信号采集接收前端，涉图像处理***技术领域，解决现有图像处理***的采集前端不能采集并接收超高清分辨率图像信号的技术不足，技术方案包括：VM芯片，两个HDMI接收芯片和MCU控制器，MCU控制器通过配置管理***配置VM芯片和HDMI接收芯片，并通过EDID管理***管理各HDMI接收芯片的EDID值。本实用新型的有益效果在于：在MCU控制器的配置及管理下，通过VM芯片将接收到的、分辨率超过4K的图像信号进行降带宽分割处理成两部分，使得分割后的超高清分辨率图像信号的两部分能够被两个最高支持4K的HDMI接收芯片所接收并处理，最后通过两HDMI接收芯片将超高清分辨率图像解码为方便***后端的DSP/FPGA处理的TTL格式信号，从而满足超大尺寸LED屏点对点播放的需求。

Description

一种超高清分辨率图像信号采集接收前端

技术领域

本实用新型涉及大尺寸LED屏所使用的图像处理***中的图像信号采集前端，更具体的涉及一种能够采集并接收8Kx2K的超高清分辨率图像信号并解码为方便FPGA处理的TTL格式信号的超高清分辨率图像信号采集接收前端。

背景技术

由于LED屏工艺越来越成熟，与其配合使用的配套设备也在不断进行更新，出于扩大显示面积的需要，LED屏的尺寸也越做越大，为了提升大尺寸LED屏的显示效果，屏内LED的灯距越做越小，通常一个大尺寸LED屏上需要点亮的三色LED灯的数量往往突破了千万数量级。现有超大尺寸LED屏的图像处理***往往只能对4K分辨率的图像进行放大处理后播放，这种放大处理方式会导致超大尺寸LED屏上播放的画面细节丢失严重，导致画面模糊，影响观感。如果图像处理***采用点对点的图像采集播放技术，那么其图像信号采集前端所需要采集的图像分辨率将超过800万个点，也就是说采集前端所采集的图像分辨率将达到8kx2K的超高清级别。

传统的大尺寸LED屏所使用的图像处理***受限于asic图像处理芯片的瓶颈，采用图像DSP配合FPGA进行视频图像处理，图像类DSP目前还没有正式推出8Kx4K的集成技术，消费端主要用于处理1080P和4K的分辨率图像上，FPGA类视频处理器通常需要添加视频采集前端，而现有的视频采集前端其技术水平也同样处在4K及以下分辨率的阶段。由于8Kx2K的分辨率带宽超过了现有4Kx2K的视频采集前端的限制，无法直接输入给图像处理***的DSP中，导致现有大尺寸LED屏的图像处理***不能采集并接收8Kx2K的超高清分辨率图像信号，使大尺寸LED屏只能以图像放大处理的方式进行4K图像信号的播放，而不能以点对点的方式对分辨率达到8K级别的图像进行高清播放，严重影响了大尺寸LED屏的播放效果。

还有一类新型的***应用，使用了英伟达的技术对显卡进行开发，由于显卡的分辨率存在8Kx4K的技术，于是可以配置一台高配置的电脑加速软件的开发播放LED大屏需要的内容。但是这套处理***通过软件模拟多通道占用了电脑显卡和CPU过多的资源，影响了电脑的正常使用。

因此，需要对现有大尺寸LED屏所使用的图像处理***中的图像信号采集前端进行改进以克服上述缺陷。

实用新型内容

综上所述，本实用新型的目的在于提供一种能够有效采集并接收8Kx2K的超高清分辨率图像并解码为方便DSP/FPGA处理的TTL格式信号，从而满足对超大尺寸LED屏点对点的处理。

为解决本实用新型所提出的技术不足，采用的技术方案为：

一种超高清分辨率图像信号采集接收前端，其特征在于，包括有：

VM芯片，通过第一信号接口与视频信号源连接以接收图像信号，用于在接收到的图像信号分辨率大于4K×2K时对图像信号进行降带宽处理，将图像信号均分成分辨率最高为4Kx2K的第一部分和第二部分；

两个HDMI接收芯片，皆支持4K×2K分辨率，分别与所述的VM芯片连接，用于分别接收降宽带处理后的图像信号的所述第一部分和第二部分，并将降宽带处理后的图像信号的两部分转换为两组共计四路的RGB444输出信号；

MCU控制器，分别与所述的VM芯片和两个HDMI接收芯片连接，通过配置管理***配置VM芯片和两个HDMI接收芯片，并通过EDID管理***管理各HDMI接收芯片的EDID值。

具体的，所述的第一信号接口包括有HDMI2.0和/或DP1.4的图像输入接口，以及HDMI2.0的图像环出接口。

优选的，所述的视频信号源为电脑，通过显卡将分辨率为8Kx2K的图像信号经DP1.4信号接口传输给所述的VM芯片。

进一步的，所述的配置管理***通过总线式管理对所述VM芯片和两个所述的HDMI接收芯片进行配置。

进一步的，所述的配置管理***包括有数字逻辑切换芯片，一组串行总线通过所述的数字逻辑切换芯片后分出三组串行总线，所述的MCU控制器通过所述的三组串行总线分别连接到所述的VM芯片和两个所述的HDMI接收芯片上，以实现对各芯片运行状态的读取和控制更新。

优选的，所述的MCU控制器为STM32。

优选的，所述的VM芯片为VM5200。

优选的，所述的HDMI接收芯片为IT68051。

本实用新型的有益效果为：

1、本实用新型是一种区别于现有技术的超高清分辨率图像信号采集接收前端，通过VM芯片将接收到的分辨率超过4K伸至达到8K的超高清分辨率图像平均分割为分辨率最高为4K×2K的第一部分和第二部分，以对视频信号源发送的超高清图像进行降带宽处理。同时，MCU控制器根据实际需求有针对性地调节两HDMI接收芯片的EDID值，使两个HDMI接收芯片能够分别匹配接收降带宽处理后的图像信号的第一部分和第二部分，并通过两HDMI接收芯片将降带宽处理后的图像信号的两部分转换成两组共计四路的RGB444输出信号，使得图像处理***后端的DSP/FPGA能够完成对分辨率最高达到8K×2K的超高清图像信号的处理，使得现有图像处理***的后端技术可用，从而满足超大尺寸LED屏采用点对点的方式进行8K×2K的超高清分辨率图像信号播放的要求，提高了大尺寸LED屏的高清播放效果。

2、本实用新型图像信号采集接收前端的VM芯片能够将超高清分辨率图像信号分割成两份HDMI格式图像以被后端的HDMI接收芯片接收，VM芯片分割的画面分辨率大小依据HDMI接收芯片内置的256字节EDID设定，实际处理时MCU控制器可以按照需求使用I2C协议对两HDMI接收芯片的EDID值进行修改，从而使得降带宽处理后的图像信号的两部分能够被两HDMI接收芯片接收。由于本实用新型设置的每个HDMI接收芯片其最高可以支持4Kx2K分辨率图像信号，因此可以使VM芯片能够接收最大2倍于4K接收芯片带宽的图像，即使得本实用新型能够接收8Kx2K的超高清分辨率图像信号。

3、本实用新型的MCU控制器通过EDID管理***管理两HDMI接收芯片的EDID值，因此可以根据实际接收到的图像信号分辨率有针对性的自定义EDID。例如，VM芯片接收到的图像信号分辨率若为6Kx1K，则MCU控制器通过EDID管理***调节两HDMI接收芯片的EDID值为3Kx1K，则可使本实用新型采集并接收6Kx1K的图像信号，通过VM芯片将6Kx1K的图像信号分割成3Kx1K的两部分。

附图说明

图1为本实用新型运行原理示意图；

图2为本实用新型电路原理方框图。

具体实施方式

以下结合附图和本实用新型优选的具体实施例对本实用新型的结构作进一步地说明。

参照图1至图2中所示，本实用新型：

一种超高清分辨率图像信号采集接收前端，包括有VM芯片1，两个支持4K×2K分辨率的HDMI接收芯片2和MCU控制器3，所述的MCU控制器3通过配置管理***4配置所述的VM芯片1和两个所述的HDMI接收芯片2，并通过EDID管理***5管理各HDMI接收芯片2的EDID值。

所述的VM芯片1通过第一信号接口6与视频信号源连接以接收图像信号，接收图像信号的同时本实用新型内部触发一个检测来判断当前接收到的图像信号的分辨率。当接收到的图像信号分辨率大于4K×2K时，MCU控制器3按照设定好的配置驱使VM芯片1对图像信号进行降带宽处理，以将图像信号均分成分辨率最高为4Kx2K的第一部分7和第二部分8，降带宽处理后的图像信号的所述第一部分7和第二部分8分别被两个所述的HDMI接收芯片2接收，并最终转换为两组共计四路的RGB444输出信号9以便于接入图像处理***后端的DSP及FPGA中，从而满足对超大尺寸LED屏点对点的处理。

采用上述技术方案，本实用新型具有以下有益效果：

首先，本实用新型是一种区别于现有技术的超高清分辨率图像信号采集接收前端，通过VM芯片1将接收到的分辨率超过4K伸至达到8K的超高清分辨率图像平均分割为分辨率最高为4K×2K的第一部分7和第二部分8，以对视频信号源发送的超高清图像进行降带宽处理。同时，MCU控制器3根据实际需求有针对性地调节两HDMI接收芯片2的EDID值，使两个HDMI接收芯片2能够分别匹配接收降带宽处理后的图像信号的第一部分7和第二部分8，并通过两HDMI接收芯片2将降带宽处理后的图像信号的两部分转换成两组共计四路的RGB444输出信号9，使得图像处理***后端的DSP/FPGA能够完成对分辨率最高达到8K×2K的超高清图像信号的处理，使得现有图像处理***的后端技术可用，从而满足超大尺寸LED屏采用点对点的方式进行8K×2K的超高清分辨率图像信号播放的要求，提高了大尺寸LED屏的高清播放效果。

而且，本实用新型图像信号采集接收前端的VM芯片1能够将超高清分辨率图像信号分割成两份HDMI格式图像以被后端的HDMI接收芯片2接收，VM芯片1分割的画面分辨率大小依据HDMI接收芯片2内置的256字节EDID设定，实际处理时MCU控制器3可以按照需求使用I2C协议对两HDMI接收芯片2的EDID值进行修改，从而使得降带宽处理后的图像信号的两部分能够被两HDMI接收芯片2接收。由于本实用新型设置的每个HDMI接收芯片2其最高可以支持4Kx2K分辨率图像信号，因此可以使VM芯片1能够接收最大2倍于4K接收芯片带宽的图像，即使得本实用新型能够接收8Kx2K的超高清分辨率图像信号。

另外，本实用新型的MCU控制器3通过EDID管理***5管理两HDMI接收芯片2的EDID值，因此可以根据实际接收到的图像信号分辨率有针对性的自定义EDID。例如，VM芯片1接收到的图像信号分辨率若为6Kx1K，则MCU控制器3通过EDID管理***5调节两HDMI接收芯片2的EDID值为3Kx1K，则可使本实用新型采集并接收6Kx1K的图像信号，通过VM芯片1将6Kx1K的图像信号分割成3Kx1K的两部分。

进一步的，本实用新型的第一信号接口6包括有HDMI2.0的第一图像输入接口61和DP1.4的第二图像输入接口62，以及HDMI2.0的图像环出接口62。

本实用新型通过第一信号接口6与视频信号源连接以接收图像信号，接口种类丰富，可以使得本实用新型适配于多种视频信号源，丰富了图像信号的来源。

进一步的，本实用新型所述的视频信号源为电脑10，通过显卡101将分辨率为8Kx2K的图像信号经DP1.4信号接口传输给所述的VM芯片1。

本实用新型的视频信号源为电脑10，而电脑10中的显卡101能够支持分辨率为8Kx2K的图像信号，将该电脑10通过DP1.4信号接口与本实用新型连接后，可使得大尺寸的LED屏播放8Kx2K的超高清分辨率的视频或图像，当然了，同时也能播放分辨率低于8Kx2K的视频或图像。

进一步的，本实用新型的MCU控制器3需要对2个HDMI接收芯片2和VM芯片1进行状态读取和控制更新，配置管理***4通过总线式管理对VM芯片1和两个HDMI接收芯片2进行配置。本实用新型的配置管理***4包括有数字逻辑切换芯片41，一组串行总线通过所述的数字逻辑切换芯片41后分出三组串行总线，所述的MCU控制器3通过所述的三组串行总线分别连接到所述的VM芯片1和两个所述的HDMI接收芯片2上，以实现对各芯片运行状态的读取和控制更新。

具体的，实际使用时MCU控制器3采用流水线式管理方式读取和写入，并通过数字逻辑切换芯片41按照顺序进行切换。上电时需要进行初始化，MCU控制器3先将数字逻辑切换芯片41切换到VM芯片1进行寄存器的数据写入即初始化，配置完后依次切换到两个HDMI接收芯片2进行寄存器状态写入进行初始化，完成本实用新型上电初始化的配置。

在正常运行过程中，MCU控制器3需要实时了解VM芯片1及HDMI接收芯片2的状态变化，每隔几百毫秒控制数字逻辑切换芯片41进行切换并读取与之对应的芯片的状态，若有需要便进行对应的处理。例如，在未检测到视频信号源通过第一信号接口6向VM芯片1输入图像信号时，本实用新型将在数秒后进入低功耗状态。同理，本实用新型处于低功耗状态过程中监测到图像信号输入时接入寄存器更新，使各芯片进入工作状态，起到了节能的作用，降低了电量的消耗。

优选的，本实用新型芯片组的固件驱动，既MCU控制器3采用STM32，以此实现本实用新型的VM芯片1和HDMI接收芯片2的配置管理和EDID管理。STM32作为一种优秀的微型计算机处理单元，采用72MHz处理频率，内存包括64KB到256KB闪存和20KB到64KB嵌入式SRAM，结合STM32平台的设计理念，开发人员通过选择产品可重新优化功能、存储器、性能和引脚数量，以最小的硬件变化来满足个性化的应用需求。

优选的，本实用新型的VM芯片1为VM5200。VM5200为新思科技最新推出的专业图像预处理芯片，通过DP1.2或者HDMI2.0接口对接，通过协议若视频信号源支持则可以输出8Kx2K的视频图像。为了方便后端处理，新思科技的VM5200芯片会将分辨率为8Kx2K的画面分割为两个分辨率皆为4Kx2K的第一部分7和第二部分8进行降带宽处理，之后连接两个最高支持4K分辨率的HDMI接收芯片2将接收到的第一部分7和第二部分8图像信号转换为两组四路的图像RGB444输出信号9，是一种极佳的带宽分解处理方式。

优选的，本实用新型的HDMI接收芯片2为IT68051。IT68051是一种优秀的双端口HDMI2.0b接收器，支持6.0Gbps /通道的功能，每个端口的带宽高达18Gb/s，还可以支持在HDMI2.0b和MHL2.2双模式下运行，并向后兼容DVI 1.0规范，兼容性强。IT68051具有深色功能（最高36位），可确保可靠接收高质量的未压缩的图像信号，以及数字格式的DTS-HD和Dolby TrueHD等最先进的未压缩和压缩数字音频内容电视和投影仪，保证了本实用新型图像采集与接收处理的效果。

上述实施例仅仅为了表述清楚本实用新型的具体一种实施方式，并不是对本实用新型的实施方式的限定。对于本领域技术人员来说，依据本实用新型可以推导总结出其他一些对VM芯片1、HDMI接收芯片2、MCU控制器3等的调整或改动，在此就不进行一一列举。凡是依据本实用新型的精神和原则之内做出的任何修改、替换或改进等，均应包含在本实用新型的权利要求保护范围内。

Claims (8)

1.一种超高清分辨率图像信号采集接收前端，其特征在于，包括有：

VM芯片，通过第一信号接口与视频信号源连接以接收图像信号，用于在接收到的图像信号分辨率大于4K×2K时对图像信号进行降带宽处理，将图像信号均分成分辨率最高为4Kx2K的第一部分和第二部分；

两个HDMI接收芯片，皆支持4K×2K分辨率，分别与所述的VM芯片连接，用于分别接收降宽带处理后的图像信号的所述第一部分和第二部分，并将降宽带处理后的图像信号的两部分转换为两组共计四路的RGB444输出信号；

MCU控制器，分别与所述的VM芯片和两个HDMI接收芯片连接，通过配置管理***配置VM芯片和两个HDMI接收芯片，并通过EDID管理***管理各HDMI接收芯片的EDID值。

2.根据权利要求1所述的一种超高清分辨率图像信号采集接收前端，其特征在于：所述的第一信号接口包括有HDMI2.0和/或DP1.4的图像输入接口，以及HDMI2.0的图像环出接口。

3.根据权利要求1所述的一种超高清分辨率图像信号采集接收前端，其特征在于：所述的视频信号源为电脑，通过显卡将分辨率为8Kx2K的图像信号经DP1.4信号接口传输给所述的VM芯片。

4.根据权利要求1所述的一种超高清分辨率图像信号采集接收前端，其特征在于：所述的配置管理***通过总线式管理对所述VM芯片和两个所述的HDMI接收芯片进行配置。

5.根据权利要求1所述的一种超高清分辨率图像信号采集接收前端，其特征在于：所述的配置管理***包括有数字逻辑切换芯片，一组串行总线通过所述的数字逻辑切换芯片后分出三组串行总线，所述的MCU控制器通过所述的三组串行总线分别连接到所述的VM芯片和两个所述的HDMI接收芯片上，以实现对各芯片运行状态的读取和控制更新。

6.根据权利要求1所述的一种超高清分辨率图像信号采集接收前端，其特征在于：所述的MCU控制器为STM32。

7.根据权利要求1所述的一种超高清分辨率图像信号采集接收前端，其特征在于：所述的VM芯片为VM5200。

8.根据权利要求1所述的一种超高清分辨率图像信号采集接收前端，其特征在于：所述的HDMI接收芯片为IT68051。

Images