CN215452936U - 一种支持Wi-SUN协议的无线收发器 - Google Patents

Abstract

本实用新型公开了一种支持Wi‑SUN协议的无线收发器，包括主控芯片，所述主控芯片分别连接有电源电路、时钟电路、发射电路、接收电路和高频开关控制电路，所述接收电路、发射电路分别与高频开关控制电路相连。本实用新型基于IEEE802.15.4规范，通过器件选择以及量好的电路优化和调试，让本实用新型具有能够实现大规模组网、工作频段为863MHz~870MHz、发射功率高达20dBm且支持Wi‑SUN协议，具有高收发性能、适用于低功耗、远距离、大规模的组网的一种高性能无线收发器。

Description

一种支持Wi-SUN协议的无线收发器

技术领域

本实用新型涉及物联网技术领域，尤其是指一种支持Wi-SUN协议的无线收发器。

背景技术

物联网即“万物相连的互联网”，是互联网基础上的延伸和扩展的网络，将各种信息传感设备与网络结合起来而形成的一个巨大网络，实现在任何时间、任何地点，人、机、物的互联互通，因物联网兴起，远距离通讯需求日益增加，低功耗广域网通讯技术犹如百花齐放，包括Wi-SUN，LoRaWAN， NB-IOT，ZigBee等，现在Wi-SUN等的计费方式还不是很明确，导致用户使用成本比较高。由于LoRaWAN的核心技术在其公司SEMTECH的手中，这种形式无形中使用者会绑定在LoRa技术下，该技术的发展和更新以及政策的变动都会影响到LoRaWAN的使用者。而ZigBee虽然已经是一个标准的成熟的组网技术，但是他的网络范围是远远达不到现在物联网需求的。

例如，一种在中国专利文献上公开的“无线收发器”，其公告号CN101841346B，包括有天线、滤波器、射频信号处理电路、公用放大器电路、第一开关电路、第二开关电路、发送功率放大器及单刀双掷开关。滤波器连接于天线与单刀双掷开关之间。射频信号处理电路用于当发送射频信号时输出第一控制信号及当接收射频信号时输出第二控制信号。第一开关电路连接于公用放大器电路与发送功率放大器之间，用于根据第一控制信号导通或断开。第二开关电路连接于公用放大器电路与单刀双掷开关之间，用于根据第二控制信号导通或断开。单刀双掷开关用于选择连接滤波器与发送功率放大器或连接滤波器与第二开关电路。虽然上述无线收发器的发送端与接收端可共享公用放大器电路，从而精简电路，减少所占据的空间，且降低成本，但存在收发性能低、联络范围达不到现在物联网需求的缺点。现在NB-IOT等的计费方式还不是很明确，导致用户使用成本比较高。另外一个限制在于用户数据都要跑在公网，对于数据安全是一个考验。

实用新型内容

本实用新型是为了克服现有技术的联络范围小、收发性能低的问题，提供一种具有高收发性能、能够支持一个标准的、规范的、不绑定的、能够实现大规模组网、工作频段为863MHz~870MHz、发射功率高达20dBm且支持Wi-SUN协议的一种高性能无线收发器。

为了实现上述目的，本实用新型采用以下技术方案：

一种支持Wi-SUN协议的无线收发器，包括主控芯片，所述主控芯片分别连接有电源电路、时钟电路、发射电路、接收电路和高频开关控制电路，所述接收电路、发射电路分别与高频开关控制电路相连。本实用新型方案基于IEEE802.15.4规范，通过器件选择以及量好的电路优化和调试，让本实用新型具有高收发性能，工作频段为863MHz~870MHz，并且最大能输出20dBm，电流在120mA左右，并且接收回路带LNA放大，这样可以让本实用新型方案实现更远距离的传输，且支持Wi-SUN协议，很适用于低功耗、远距离、大规模的组网。

作为本实用新型的优选方案，所述电源电路包括电阻R13、电容C5、电容C6、电容C1、电感B1、电源芯片U1，所述电容C5的一端与输入电源5V_IN相连，所述电容C5的另一端接地，所述电容C6与电容C5并联，所述电阻R13的一端与输入电源5V_IN相连，所述电阻R13的另一端与电源芯片的使能引脚相连，所述电源芯片的输入引脚与输入电源5V_IN相连，所述电源芯片的接地引脚接地，所述电容C1的一端与电源芯片的输出引脚相连，所述电容C1的另一端接地，所述电感B1的一端与电源芯片的输出引脚相连，所述电感B1的另一端与电源电路输出端VDD_MCU相连。本实用新型的供电为DC5V，电源电路内部采用LDO进行电压转换输出3.3V供主控芯片、发射电路、接收电路等工作，考虑输入电压范围，这里选择输入电压范围是DC2～5.5V的LDO。

作为本实用新型的优选方案，所述时钟电路包括MCU时钟电路和RF时钟电路，所述MCU时钟电路包括电容C35、电容C36、晶振X1，所述晶振X1的一端经电容C35接地，所述晶振X1的另一端经电容C36接地，所述RF时钟电路包括晶振X2、电容C54C、电容55、电阻R31，所述晶振X2的输入引脚与电容C55的一端相连，所述电容C55的另一端与晶振X2的第一接地引脚相连，所述电阻R31的第一端经电容C54与晶振X2的输出引脚相连，所述晶振X2的第一接地引脚与电阻R31的第一端相连，所述晶振X2的第二接地引脚与电阻R31的第一端相连，所述电阻R31的第二端接地。本实用新型方案包括两个晶振电路，分别是提供给主控芯片和RF使用。电容C35、电容C36、电容C54、电容C55是预留的晶振负载电容，因为晶振X1为MCU即主控芯片内部时钟提供时钟源，会影响到组网过程中的时间同步，选择了EPSON，精度在10ppm的晶振；晶振X2为RF提供外部时钟，因电路在实际测试中存在频偏校准，此晶振没有高精度要求，这里选择了TST，精度在15ppm的晶振。

作为本实用新型的优选方案，所述发射电路包括电阻R9、电阻R10、电容C7、电容C11、电容C13、电容C16、电容C19、电容C32、电容C32、电感L2、电感L3、电感L5，所述电容C52的一端与电源电路输出端VDD_MCU相连，所述电容C52的另一端接地，所述电阻R9的一端经电感L1与电源电路输出端VDD_MCU相连，所述电阻R9的另一端与主控芯片的第一控制功率引脚相连，所述电阻R10的一端经电感L1与电源电路输出端VDD_MCU相连，所述电阻R10的的另一端与主控芯片的第二控制功率引脚相连，所述电容C7的一端经电感L1与电源电路输出端VDD_MCU相连，所述电容C7的另一端与电感L2的一端相连，所述电感L2的的另一端经电容C11接地，所述电容C13的一端经电容C11接地，所述电容C13的另一端经电感L3接地，所述电感L5的一端经电感L3接地，所述电感L5的另一端经电容C19接地，所述电容C16与电感L5并联，所述电容C32的一端经经电容C19接地，所述电容C32的另一端与高频开关控制电路相连。本实用新型方案工作频段为863MHz~870MHz，输出功率可达20dBm，主控芯片可以提供MPA最高13dBm输出或者HPA最高20dBm输出，所以选择主控芯片的 HPA端口输出。经过阻抗匹配将主控芯片输出阻抗匹配到50Ω，从而实现功率最高、效率最好，最后通过滤波电路对发射的谐波进行抑制。

作为本实用新型的优选方案，所述接收电路包括巴伦电路和LNA控制电路。

作为本实用新型的优选方案，所述巴伦电路包括电容C9、电容C10、电容C2、电容C15、电感L4、电感L6，所述电容C9的一端与主控芯片的第一信号接收引脚相连，所述电容C9的另一端经电感L4接地，所述电容C10的一端与主控芯片的第二信号接收引脚相连，所述电容C10的另一端经电容C15接地，所述电容C2的一端经电感L4接地，所述电容C2的另一端经电容C58与LNA控制电路中的LNA芯片U6的射频输出引脚相连，所述电感L6的一端经电容C15接地，所述电感L6的另一端经电容C58与LNA控制电路中的LNA芯片U6的射频输出引脚相连。本实用新型方案的RX接收端是差分方式，所以需要通过巴伦电路进行单端转换，这里采用分离器件设计巴伦电路，其中电容C9、C10为隔直电容，起到一个隔绝直流电流的作用。

作为本实用新型的优选方案，所述LNA控制电路包括电感B3、电感L11、电感L13、电容C25、电容C53、电容C61、电容C62、电容C33、电容C60、电阻R5、电阻R22、LNA芯片U6、滤波器SAW1，所述LNA芯片U6的第一接地端与第二接地端接地，所述LNA芯片U6的电源引脚经电感B3与电源电路输出端VDD_MCU相连，所述LNA芯片U6的电源引脚经电容C25接地，所述LNA芯片U6的电源引脚与LNA控制电路电源端VCC_LNA相连，所述电容C53与电容C25并联，所述LNA芯片U6的射频输出引脚与巴伦电路中的电容C58相连，所述LNA芯片U6的LNA使能引脚经电阻R5与LNA控制电路电源端VCC_LNA相连，所述LNA芯片U6的LNA使能引脚经电阻R22接地，所述LNA芯片U6的射频输入引脚经电感L11与电感L13的一端相连，所述电感L13的另一端接地，电容C61的一端经电感L11的一端与LNA芯片U6的射频输入引脚相连，所述电容C61的另一端与电容C62的一端相连，所述电容C62的另一端与频开关控制电路相连，所述电容C60的一端经电感L13接地，所述电容C60的另一端与滤波器SAW1的第四端子相连，所述滤波器SAW1的第二端子、第三端子和第五端子均接地，所述滤波器SAW1的第一端子经电容C33与频开关控制电路相连。为了提升接收电路接收灵敏度性能，本实用新型方案选择了LNA进行信号放大，该LNA在863MHz~870MHz的增益和噪声系数分别为15dB、1dB。下图8是LNA***设计电路图， LNA芯片U6的LNA使能引脚，通过主控芯片的IOD10即LNA的使能引脚可以切换LNA的工作模式，这样会增强模块的韧性，在大功率信号输入时可将LNA切成Bypass模式防止芯片损坏。同时为了尽量降低对环境噪声对接收信号的干扰，在LNA的输入端串接了一个滤波器，其通带频段为863MHz~870MHz，通带内插损为2.5dB。

作为本实用新型的优选方案，所述高频开关控制电路包括电容C32、电容C33、电容C40、电容C41、电容C42、电感L17、电感L18、瞬态抑制二极管D1、高频开关芯片U9，所述高频开关芯片U9的第三射频信号引脚经电容C33与LNA控制电路中的电容C33相连，所述高频开关芯片U9的第一接地引脚与第二接地引脚均接地，所述高频开关芯片U9的第二射频信号引脚经电容C32与发射电路中的电感L5相连，所述高频开关芯片U9的第一直流电压控制引脚经电容C40接地，所述高频开关芯片U9的第二直流电压控制引脚经电容C41接地，所述高频开关芯片U9的第一射频信号引脚经电感L17接地，所述电容C42的第一端与高频开关芯片U9的第一射频信号引脚相连，所述电容C42的第二端经电感L18接地，所述瞬态抑制二极管D1与电感L18并联，所述电容C42的第二端与主控芯片的ANT引脚相连。TX和RX回路通过高频开关切换，其中高频开关的控制引脚由主控芯片的进行控制。

作为本实用新型的优选方案，所述无线收发器还包括有对外接口。电路的对外接口包括数据串口、调试串口、复位引脚和SPI接口，其中数据串口用于用户传输数据，调试串口用于用户调试网络或者硬件性能，复位引脚低电平有效，模组自带内部上电复位电路，SPI接口可以驱动FLASH或者SRAM。

因此，本实用新型具有以下有益效果：基于IEEE802.15.4规范，通过器件选择以及量好的电路优化和调试，让本实用新型具有能够实现大规模组网、工作频段为863MHz~870MHz、发射功率高达20dBm且支持Wi-SUN协议，具有高收发性能、适用于低功耗、远距离、大规模的组网的一种高性能无线收发器。

附图说明

图1是本实用新型的整体结构示意框图；

图2是本实用新型的电源电路原理图；

图3是本实用新型的MCU时钟电路原理图；

图4是本实用新型的RF时钟电路原理图；

图5是本实用新型的发射电路原理图；

图6是本实用新型的巴伦电路原理图；

图7是本实用新型的LNA控制电路原理图；

图8是本实用新型的高频开关控制电路原理图。

具体实施方式

下面结合附图与具体实施方式对本实用新型做进一步的描述。

一种支持Wi-SUN协议的无线收发器，如图1所示，包括主控芯片，所述主控芯片分别连接有电源电路、时钟电路、发射电路、接收电路和高频开关控制电路，所述接收电路、发射电路分别与高频开关控制电路相连。本实用新型方案基于IEEE802.15.4规范，通过器件选择以及量好的电路优化和调试，让本实用新型具有高收发性能，工作频段为863MHz~870MHz，并且最大能输出20dBm，电流在120mA左右，并且接收回路带LNA放大，这样可以让本实用新型方案实现更远距离的传输，且支持Wi-SUN协议，很适用于低功耗、远距离、大规模的组网。

如图2所示，电源电路包括电阻R13、电容C5、电容C6、电容C1、电感B1、电源芯片U1，电容C5的一端与输入电源5V_IN相连，电容C5的另一端接地，电容C6与电容C5并联，电阻R13的一端与输入电源5V_IN相连，电阻R13的另一端与电源芯片的使能引脚相连，电源芯片的输入引脚与输入电源5V_IN相连，电源芯片的接地引脚接地，电容C1的一端与电源芯片的输出引脚相连，电容C1的另一端接地，电感B1的一端与电源芯片的输出引脚相连，电感B1的另一端与电源电路输出端VDD_MCU相连。本实用新型的供电为DC5V，电源电路内部采用LDO进行电压转换输出3.3V供主控芯片、发射电路、接收电路等工作，考虑输入电压范围，这里选择输入电压范围是DC2～5.5V的LDO。如图2所示，为了保证芯片输入电源上的噪声尽可能的小，需要在电源芯片的输入引脚上并联一个对地1μF旁路电容；电源芯片的使能管脚是芯片关闭控制引脚，低电平关闭芯片、高电平使能芯片，因为输出的3.3V需要提供给主芯片，该LDO不能处于关闭状态，故通过10K电阻上拉至输入电压；电源芯片的输出管脚是芯片电压输出端，为了更好的抑制噪声和提高输出电压稳定性，输出端并联一个1uF或者更大的滤波电容。

时钟电路包括MCU时钟电路和RF时钟电路，如图3所示，MCU时钟电路包括电容C35、电容C36、晶振X1，晶振X1的一端经电容C35接地，晶振X1的另一端经电容C36接地，如图4所示，RF时钟电路包括晶振X2、电容C54C、电容55、电阻R31，晶振X2的第一引脚与电容C55的一端相连，电容C55的另一端与晶振X2的第二引脚相连，电阻R31的第一端经电容C54与晶振X2的第三引脚相连，晶振X2的第二引脚与电阻R31的第一端相连，晶振X2的第四引脚与电阻R31的第一端相连，电阻R31的第二端接地。本实用新型方案包括两个晶振电路，分别是提供给主控芯片和RF使用。电容C35、电容C36、电容C54、电容C55是预留的晶振负载电容，因为晶振X1为MCU即主控芯片内部时钟提供时钟源，会影响到组网过程中的时间同步，选择了EPSON，精度在10ppm的晶振；晶振X2为RF提供外部时钟，因电路在实际测试中存在频偏校准，此晶振没有高精度要求，这里选择了TST，精度在15ppm的晶振。

如图5所示，发射电路包括电阻R9、电阻R10、电容C7、电容C11、电容C13、电容C16、电容C19、电容C32、电容C32、电感L2、电感L3、电感L5，电容C52的一端与电源电路输出端VDD_MCU相连，电容C52的另一端接地，电阻R9的一端经电感L1与电源电路输出端VDD_MCU相连，电阻R9的另一端与主控芯片的第一控制功率引脚相连，电阻R10的一端经电感L1与电源电路输出端VDD_MCU相连，电阻R10的的另一端与主控芯片的第二控制功率引脚相连，电容C7的一端经电感L1与电源电路输出端VDD_MCU相连，电容C7的另一端与电感L2的一端相连，电感L2的的另一端经电容C11接地，电容C13的一端经电容C11接地，电容C13的另一端经电感L3接地，电感L5的一端经电感L3接地，电感L5的另一端经电容C19接地，电容C168与电感L5并联，电容C32的一端经经电容C19接地，电容C32的另一端与高频开关控制电路相连。本实用新型方案工作频段为863MHz~870MHz，输出功率可达20dBm，主控芯片可以提供MPA最高13dBm输出或者HPA最高20dBm输出，所以选择主控芯片的 HPA端口输出。经过阻抗匹配将主控芯片输出阻抗匹配到50Ω，从而实现功率最高、效率最好，最后通过滤波电路对发射的谐波进行抑制。如图5所示，发射电路通过选电阻来选择芯片HPA路进行发射，另外3.3V电源通过偏置电感L1与芯片输出连接，防止射频信号倒流影响电源。由电感L2、电容C11组成的阻抗匹配网络，将芯片输出阻抗匹配到50Ω电阻。由电容C16与电感L5构成二次谐波滤波电路，主要决定二次谐波输出功率，其余构成另外的滤波器，主要完成高次谐波滤除。最后通过C32隔直电容送往高频开关控制电路。

如图6所示，巴伦电路包括电容C9、电容C10、电容C2、电容C15、电感L4、电感L6，电容C9的一端与主控芯片的第一信号接收引脚相连，电容C9的另一端经电感L4接地，电容C10的一端与主控芯片的第二信号接收引脚相连，电容C10的另一端经电容C15接地，电容C2的一端经电感L4接地，电容C2的另一端经电容C58与LNA控制电路中的LNA芯片U6的射频输出引脚相连，电感L6的一端经电容C15接地，电感L6的另一端经电容C58与LNA控制电路中的LNA芯片U6的射频输出引脚相连。本实用新型方案的RX接收端是差分方式，所以需要通过巴伦电路进行单端转换，这里采用分离器件设计巴伦电路，如图6所示，其中电容C9、C10为隔直电容，起到一个隔绝直流电流的作用。

如图7所示，LNA控制电路包括电感B3、电感L11、电感L13、电容C25、电容C53、电容C61、电容C62、电容C33、电容C60、电阻R5、电阻R22、LNA芯片U6、滤波器SAW1，LNA芯片U6的第一接地端与第二接地端接地，LNA芯片U6的电源引脚经电感B3与电源电路输出端VDD_MCU相连，LNA芯片U6的电源引脚经电容C25接地，LNA芯片U6的电源引脚与LNA控制电路电源端VCC_LNA相连，电容C53与电容C25并联，LNA芯片U6的射频输出引脚与巴伦电路中的电容C58相连，LNA芯片U6的LNA使能引脚经电阻R5与LNA控制电路电源端VCC_LNA相连，LNA芯片U6的LNA使能引脚经电阻R22接地，LNA芯片U6的射频输入引脚经电感L11与电感L13的一端相连，电感L13的另一端接地，电容C61的一端经电感L11的一端与LNA芯片U6的射频输入引脚相连，电容C61的另一端与电容C62的一端相连，电容C62的另一端与频开关控制电路相连，电容C60的一端经电感L13接地，电容C60的另一端与滤波器SAW1的第四端子相连，滤波器SAW1的第二端子、第三端子和第五端子均接地，滤波器SAW1的第一端子经电容C33与频开关控制电路相连。为了提升接收电路接收灵敏度性能，本实用新型方案选择了LNA进行信号放大，该LNA在863MHz~870MHz的增益和噪声系数分别为15dB、1dB。下图8是LNA***设计电路图，LNA芯片U6的LNA使能引脚，通过主控芯片的IOD10即LNA的使能引脚可以切换LNA的工作模式，这样会增强模块的韧性，在大功率信号输入时可将LNA切成Bypass模式防止芯片损坏。同时为了尽量降低对环境噪声对接收信号的干扰，在LNA的输入端串接了一个滤波器，其通带频段为863MHz~870MHz，通带内插损为2.5dB。

如图8所示，高频开关控制电路包括电容C32、电容C33、电容C40、电容C41、电容C42、电感L17、电感L18、瞬态抑制二极管D1、高频开关芯片U9，高频开关芯片U9的第三射频信号引脚经电容C33与LNA控制电路中的电容C33相连，高频开关芯片U9的第一接地引脚与第二接地引脚均接地，高频开关芯片U9的第二射频信号引脚经电容C32与发射电路中的电感L5相连，高频开关芯片U9的第一直流电压控制引脚经电容C40接地，高频开关芯片U9的第二直流电压控制引脚经电容C41接地，高频开关芯片U9的第一射频信号引脚经电感L17接地，电容C42的第一端与高频开关芯片U9的第一射频信号引脚相连，电容C42的第二端经电感L18接地，瞬态抑制二极管D1与电感L18并联，电容C42的第二端与主控芯片的ANT引脚相连。TX和RX回路通过高频开关切换，设计如图8所示。其中高频开关的控制引脚由主控芯片的进行控制，

本实用新型还包括有对外接口。电路的对外接口包括数据串口、调试串口、复位引脚和SPI接口，其中数据串口用于用户传输数据，调试串口用于用户调试网络或者硬件性能，复位引脚低电平有效，模组自带内部上电复位电路，SPI接口可以驱动FLASH或者SRAM。

本实用新型中，基于IEEE802.15.4规范，主控芯片采用VC7300芯片, 通过器件选择以及量好的电路优化和调试，工作频段为863MHz~870MHz，并且发射功率高达20dBm，接收灵敏度在50Kbps，250字节包长，丢包率10%的条件下高达-110dBm，是一款高性能的无线收发器。

本实用新型方案是一款支持Wi-SUN协议的硬件，能够提供给用户一个支持标准的、规范的、不绑定的能够实现大规模组网的一种无线组网方案，可以解决物联网行业的相关问题，可以实现大规模组网应用，低功耗远距离方便进行各种物联网设备的改造，减低改造成本。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何不经过创造性劳动想到的变化或替换，都应涵盖在本实用新型保护范围为准。

Claims (9)

1.一种支持Wi-SUN协议的无线收发器，其特征是，包括主控芯片，所述主控芯片分别连接有电源电路、时钟电路、发射电路、接收电路和高频开关控制电路，所述接收电路、发射电路分别与高频开关控制电路相连。

2.根据权利要求1所述的一种支持Wi-SUN协议的无线收发器，其特征是，所述电源电路包括电阻R13、电容C5、电容C6、电容C1、电感B1、电源芯片U1，所述电容C5的一端与输入电源5V_IN相连，所述电容C5的另一端接地，所述电容C6与电容C5并联，所述电阻R13的一端与输入电源5V_IN相连，所述电阻R13的另一端与电源芯片的使能引脚相连，所述电源芯片的输入引脚与输入电源5V_IN相连，所述电源芯片的接地引脚接地，所述电容C1的一端与电源芯片的输出引脚相连，所述电容C1的另一端接地，所述电感B1的一端与电源芯片的输出引脚相连，所述电感B1的另一端与电源电路输出端VDD_MCU相连。

3.根据权利要求1所述的一种支持Wi-SUN协议的无线收发器，其特征是，所述时钟电路包括MCU时钟电路和RF时钟电路，所述MCU时钟电路包括电容C35、电容C36、晶振X1，所述晶振X1的一端经电容C35接地，所述晶振X1的另一端经电容C36接地，所述RF时钟电路包括晶振X2、电容C54C、电容55、电阻R31，所述晶振X2的输入引脚与电容C55的一端相连，所述电容C55的另一端与晶振X2的第一接地引脚相连，所述电阻R31的第一端经电容C54与晶振X2的输出引脚相连，所述晶振X2的第一接地引脚与电阻R31的第一端相连，所述晶振X2的第二接地引脚与电阻R31的第一端相连，所述电阻R31的第二端接地。

4.根据权利要求1所述的一种支持Wi-SUN协议的无线收发器，其特征是，所述发射电路包括电阻R9、电阻R10、电容C7、电容C11、电容C13、电容C16、电容C19、电容C32、电感L2、电感L3、电感L5，所述电容C52的一端与电源电路输出端VDD_MCU相连，所述电容C52的另一端接地，所述电阻R9的一端经电感L1与电源电路输出端VDD_MCU相连，所述电阻R9的另一端与主控芯片的第一控制功率引脚相连，所述电阻R10的一端经电感L1与电源电路输出端VDD_MCU相连，所述电阻R10的另一端与主控芯片的第二控制功率引脚相连，所述电容C7的一端经电感L1与电源电路输出端VDD_MCU相连，所述电容C7的另一端与电感L2的一端相连，所述电感L2的另一端经电容C11接地，所述电容C13的一端经电容C11接地，所述电容C13的另一端经电感L3接地，所述电感L5的一端经电感L3接地，所述电感L5的另一端经电容C19接地，所述电容C16与电感L5并联，所述电容C32的一端经经电容C19接地，所述电容C32的另一端与高频开关控制电路相连。

5.根据权利要求1所述的一种支持Wi-SUN协议的无线收发器，其特征是，所述接收电路包括巴伦电路和LNA控制电路。

6.根据权利要求5所述的一种支持Wi-SUN协议的无线收发器，其特征是，所述巴伦电路包括电容C9、电容C10、电容C2、电容C15、电感L4、电感L6，所述电容C9的一端与主控芯片的第一信号接收引脚相连，所述电容C9的另一端经电感L4接地，所述电容C10的一端与主控芯片的第二信号接收引脚相连，所述电容C10的另一端经电容C15接地，所述电容C2的一端经电感L4接地，所述电容C2的另一端经电容C58与LNA控制电路中的LNA芯片U6的射频输出引脚相连，所述电感L6的一端经电容C15接地，所述电感L6的另一端经电容C58与LNA控制电路中的LNA芯片U6的射频输出引脚相连。

7.根据权利要求5所述的一种支持Wi-SUN协议的无线收发器，其特征是，所述LNA控制电路包括电感B3、电感L11、电感L13、电容C25、电容C53、电容C61、电容C62、电容C33、电容C60、电阻R5、电阻R22、LNA芯片U6、滤波器SAW1，所述LNA芯片U6的第一接地端与第二接地端接地，所述LNA芯片U6的电源引脚经电感B3与电源电路输出端VDD_MCU相连，所述LNA芯片U6的电源引脚经电容C25接地，所述LNA芯片U6的电源引脚与LNA控制电路电源端VCC_LNA相连，所述电容C53与电容C25并联，所述LNA芯片U6的射频输出引脚与巴伦电路中的电容C58相连，所述LNA芯片U6的LNA使能引脚经电阻R5与LNA控制电路电源端VCC_LNA相连，所述LNA芯片U6的LNA使能引脚经电阻R22接地，所述LNA芯片U6的射频输入引脚经电感L11与电感L13的一端相连，所述电感L13的另一端接地，电容C61的一端经电感L11的一端与LNA芯片U6的射频输入引脚相连，所述电容C61的另一端与电容C62的一端相连，所述电容C62的另一端与频开关控制电路相连，所述电容C60的一端经电感L13接地，所述电容C60的另一端与滤波器SAW1的第四端子相连，所述滤波器SAW1的第二端子、第三端子和第五端子均接地，所述滤波器SAW1的第一端子经电容C33与频开关控制电路相连。

8.根据权利要求1所述的一种支持Wi-SUN协议的无线收发器，其特征是，所述高频开关控制电路包括电容C32、电容C33、电容C40、电容C41、电容C42、电感L17、电感L18、瞬态抑制二极管D1、高频开关芯片U9，所述高频开关芯片U9的第三射频信号引脚经电容C33与LNA控制电路中的电容C33相连，所述高频开关芯片U9的第一接地引脚与第二接地引脚均接地，所述高频开关芯片U9的第二射频信号引脚经电容C32与发射电路中的电感L5相连，所述高频开关芯片U9的第一直流电压控制引脚经电容C40接地，所述高频开关芯片U9的第二直流电压控制引脚经电容C41接地，所述高频开关芯片U9的第一射频信号引脚经电感L17接地，所述电容C42的第一端与高频开关芯片U9的第一射频信号引脚相连，所述电容C42的第二端经电感L18接地，所述瞬态抑制二极管D1与电感L18并联，所述电容C42的第二端与主控芯片的ANT引脚相连。

9.根据权利要求1所述的一种支持Wi-SUN协议的无线收发器，其特征是，还包括有对外接口。

Images