CN215219384U - 一种面板画素排列结构 - Google Patents
一种面板画素排列结构 Download PDFInfo
- Publication number
- CN215219384U CN215219384U CN202120640991.5U CN202120640991U CN215219384U CN 215219384 U CN215219384 U CN 215219384U CN 202120640991 U CN202120640991 U CN 202120640991U CN 215219384 U CN215219384 U CN 215219384U
- Authority
- CN
- China
- Prior art keywords
- demux
- pixel
- data
- wire
- pixel unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Abstract
本实用新型涉及面板画素排列结构技术领域，特别涉及一种面板画素排列结构，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个像素单元配置两条栅极走线且位于两条栅极走线之间，第一Demux走线、第二Demux走线和第三Demux走线分别与像素单元中的TFT开关对应连接，第一Demux走线、第二Demux走线和第三Demux走线分别控制对应的TFT开关的信号输入情况，这样能够改变像素单元中画素的排列方式，从而改善Demux液晶显示屏显示不良的问题，改善制程不良导致的Demux液晶显示屏显示不良的现象。
Description
技术领域
本实用新型涉及面板画素排列结构技术领域，特别涉及一种面板画素排列结构。
背景技术
Demux(解复用)液晶显示屏在制程上由于制程的不稳定性及不可控性，Demux TFT开关的Ion(TFT打开时的开启电流)会不一样，这样就会造成有的Demux TFT开关连接的Source Line(源极走线)上的子画素(R/G/B)的充电率就会有所不同，从而会导致每一条Source Line上的子画素的显示亮度会不一样，从而出现亮暗竖线的产生，影响Demux液晶显示屏的显示品质。
实用新型内容
本实用新型所要解决的技术问题是：提供一种面板画素排列结构，可使像素的显示亮度得到综合，从而消除面板亮暗竖线的产生。
为了解决上述技术问题，本实用新型采用的技术方案为：
一种面板画素排列结构，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；
每个所述像素单元包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；
一个所述像素单元中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；
每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。
本实用新型的有益效果在于：
通过设置第一Demux走线、第二Demux走线和第三Demux走线分别与像素单元中的TFT开关对应连接，第一Demux走线控制一个像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的信号输入情况，第二Demux走线控制一个像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的信号输入情况，第三Demux走线控制一个像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的信号输入情况，这样能够改变像素单元中画素的排列方式，从而改善Demux液晶显示屏显示不良的问题，改善制程不良导致的Demux液晶显示屏显示不良的现象；而且节省了制程优化所需要花费的制程成本，增加材料的利用率，又可达到忽视制程差异造成的不良，改善Demux液晶显示屏的显示品质，发展前景良好。
附图说明
图1为根据本实用新型的一种面板画素排列结构的结构示意图；
图2为根据本实用新型的一种面板画素排列结构的正确显示的纯色画面图；
图3为根据本实用新型的一种面板画素排列结构的异常显示的纯色画面图；
图4为根据本实用新型的一种面板画素排列结构的优化画素排列的奇数条源极走线数据映射的波形图；
图5为根据本实用新型的一种面板画素排列结构的优化画素排列的偶数条源极走线数据映射的波形图；
标号说明：
1、像素单元。
具体实施方式
为详细说明本实用新型的技术内容、所实现目的及效果，以下结合实施方式并配合附图予以说明。
请参照图1，本实用新型提供的技术方案：
一种面板画素排列结构，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；
每个所述像素单元包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；
一个所述像素单元中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；
每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。
从上述描述可知，本实用新型的有益效果在于：
通过设置第一Demux走线、第二Demux走线和第三Demux走线分别与像素单元中的TFT开关对应连接，第一Demux走线控制一个像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的信号输入情况，第二Demux走线控制一个像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的信号输入情况，第三Demux走线控制一个像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的信号输入情况，这样能够改变像素单元中画素的排列方式，从而改善Demux液晶显示屏显示不良的问题，改善制程不良导致的Demux液晶显示屏显示不良的现象；而且节省了制程优化所需要花费的制程成本，增加材料的利用率，又可达到忽视制程差异造成的不良，改善Demux液晶显示屏的显示品质，发展前景良好。
进一步的，一个所述像素单元中从左至右依次排列的第一条数据走线单独连接一条源极走线。
进一步的，一个所述子像素对包括一个子像素，所述像素单元中的所有子像素以R、G和B的方式依次阵列排布。
进一步的，一个所述像素对中的一个子像素分别对应连接一条数据走线和栅极走线。
请参照图1至图5，本实用新型的实施例一为：
请参照图1，一种面板画素排列结构，包括两个以上的像素单元11、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线(例如图1中的D1-D6)和多条栅极走线(例如图1中的G1-G6)，一个所述像素单元11配置两条栅极走线且位于两条栅极走线之间；
每个所述像素单元1包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；
一个所述像素单元1中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元1中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元1中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元1中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；
每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元1中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元1中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。
一个所述像素单元1中从左至右依次排列的第一条数据走线单独连接一条源极走线。
一个所述子像素对包括一个子像素，所述像素单元11中的所有子像素以R、G和B的方式依次阵列排布。
一个所述像素对中的一个子像素分别对应连接一条数据走线和栅极走线。
所述TFT开关的输出端与数据走线连接。
请参照图1，Demux S2和Demux S3是IC拉出来的Source Line，真正到面板内的Source Line以D1、D2等命名。
在纯色画面下或者灰阶画面下(这两种情况人眼较容易分辨得出来，实际上彩色图片也会有，只不过人眼在彩图画面下不容易发现亮暗竖线，因此以纯色画面和灰阶为例讲解)，比如绿色画面下,T1这颗TFT控制第一列G画素(绿画素)亮，T2这颗TFT控制第二列G画素亮，但是由于制程上的不稳定性，T1和T2的开启电流会有差异，当T1的开启电流比较小，T2的开启电流比较大时，会发现第一列(G画素的第一列，不是子画素的第一列)的G画素较暗，而第二列的G画素较亮。
这样就会发现明明我们希望的是两条G-Source Line上的G画素要一样亮的，可实际是第一列G画素比第二列G画素更亮，由于人眼对绿色很敏感，不同的G-Source Line上的G画素亮度不一样，人眼都能够很好的发现。其他的G画素以此类推，都会因为制程上DemuxTFT开关的制程差异，每颗Demux TFT开关的开启电流不一致，导致Demux液晶显示屏会产生如图3所示的现象。其他纯色画面和灰阶画面产生亮暗竖线的原理和绿画面下产生亮暗竖线的原理是一样的。
在灰阶画面下，也会由于Demux TFT开关的开启电流不一致，使得每条SourceLine上的子画素显示亮度不一致，从而导致亮暗竖线的产生，影响了Demux液晶显示屏的显示品质。
在图1中，由于SW1/SW2/SW3开关顺序不同，对应的data mapping也不一样，共有36种SW开关顺序，这里仅列出一种SW的开关顺序和相应的data mapping。
图2为正确显示的纯色画面(G画面)，显示无亮暗线，每条Source Line上的G画素充电都能够充饱和，G画素的显示亮度都一致，显示效果很好。
图3为异常显示的纯色画面(G画面)，由于Demux TFT开关(如图1的T1/T2，DemuxTFT开关有很多颗，这里只是以控制G画素的Demux TFT开关为例)的开启电流不同，在图3中，较暗的竖线是Demux TFT开关的开启电流较低导致的，它使这一列暗线的G画素充电不能充到饱和，从而显示的亮度较低，人眼就能看到暗线；在图3中，较亮的竖线是因为DemuxTFT开关的开启电流较高，这样就能使这一列亮线的G画素充电能充到饱和，从而显示的亮度比Demux TFT开关的开启电流较低的G画素亮度较高，与旁边较低亮度的暗线相比，人眼就能看到的就是亮暗线；
请参照图1，本专利针对Demux液晶显示屏出现亮暗竖线的现象，特别提出的一种针对Demux液晶显示屏所设计的画素排列，其中S1和Sn不需要接到Demux-Source Line(如Demux S2/Demux S3)，不需要Demux走线(SWn)来控制，直接从IC拉到Demux液晶显示屏内。对于Demux偶数条Source Line，如S2，S2与面内的D1/D3/D5相接；对于Demux奇数条SourceLine，如S3，S3与面内的D2/D4/D6相接。以绿画面为例，Demux液晶显示屏要显示绿画面，其中，S2和S3都会送Source电压，G1打开，从而驱动D1和D2上的G画素充电，G画素亮。如果控制D1的Demux TFT开关的开启电流较低，那么D1上的G画素充电会受到影响，G画素显示亮度未能达到理想的值(用×表示此画素显示亮度较低)。如果控制D2的Demux TFT开关的开启电流正常，则D2上的G画素充电能够充到饱和，则显示亮度可达到理想状态(用√表示此画素显示亮度正常)。这样发现D1和D2之间的G画素会出现一种规律，即上一个G画素显示亮度不理想(用×表示此画素显示亮度较低)，下面一个G画素显示正常，下一个G画素显示亮度不理想，下一个G画素显示亮度又是理想的(用√表示此画素显示亮度正常)，这样显示不好的G画素和显示正常的G画素反复上下相临出现，Demux液晶显示屏显示出的效果(如图5所示)，显示亮度较好的G画素和显示亮度较差的G画素显示效果综合掉，加上人眼对这种高频率变化的亮度差别识别不出来，从而使得人眼无法看出有亮暗线的现象。
本方案优化后的画素搭配Demux结构显示，不仅仅是可以使Column的Source驱动实现了Dot的显示效果，而且可以避免Demux开关TFT因制程条件差异，带来的画素充电不一致而产生的亮暗线，优化了Demux的显示效果。
请参照图4，为优化画素排列的奇数条Source Line datamapping，Demux液晶显示屏内的最左和最右的Source Line直接和IC端的S1和Sn相接，不需要Demux走线(SW)来控制。对于Demux IC拉出来的偶数条的Demux Source Line(如S2)，其与Demux液晶显示屏内的D2/D4/D6(如图1)通过Demux TFT开关和Demux S2相接，由Demux走线(SW)来控制IC输出到Demux液晶显示屏的data显示；对于奇数条的Demux Source Line(如S3)，Demux液晶显示屏内的D3/D5/D7通过Demux TFT开关和Demux S3相接，由Demux走线(SW)来控制IC输出到Demux液晶显示屏的data显示。
结合图1的结构示意图的画素排列可知，当G1和SW1打开时，IC拉出来的奇数条上的Demux S3的data为G画素，当G1和SW2打开时，IC拉出来的奇数条上的Demux S3的data为R画素；当G1和SW3打开时，IC拉出来的奇数调上的Demux S3的data为B画素；
当G2和SW1打开时，IC拉出来的奇数调上的Demux S3的data为B画素；当G2和SW2打开时，IC拉出来的奇数调上的Demux S3的data为G画素，当G2和SW3打开时，IC拉出来的奇数条上的Demux S3的data为R画素；G3打开时，datamapping重复G1打开时的data传输，G4打开时，datamapping重复G2打开时的data传输。则GN打开时的奇数条的Demux-Source Line传输的data与GN+2打开时是一样的；GN+1打开时的奇数条的Demux-Source Line传输的data与GN+3打开时是一样的；N＝n+1，n＝0，1，2…N-1。
请参照图5，为优化画素排列的偶数条Source Line datamapping。对于从IC拉出来的偶数的Demux-Source Line(S2)。当G1和SW1打开时，IC拉出来的偶数条上的Demux S2的data为R画素；当G1和SW2打开时，IC拉出来的偶数条上的Demux S2的data为B画素；当G1和SW3打开时，IC拉出来的偶数条上的Demux S2的data为G画素；当G2和SW1打开时，IC拉出来的偶数条上的Demux S2的data为G画素；当G1和SW2打开时，IC拉出来的偶数条上的DemuxS2的data为R画素；当G1和SW3打开时，IC拉出来的偶数条上的Demux S2的data为B画素；G3打开时，datamapping重复G1打开时的data传输，G4打开时，datamapping重复G2打开时的data传输。则GN打开时的奇数条的Demux-Source Line传输的data与GN+2打开时是一样的；GN+1打开时的奇数条的Demux-Source Line传输的data与GN+3打开时是一样的；N＝n+1，n＝0，1，2…N-1。
综上所述，本实用新型提供的一种面板画素排列结构，通过设置第一Demux走线、第二Demux走线和第三Demux走线分别与像素单元中的TFT开关对应连接，第一Demux走线控制一个像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的信号输入情况，第二Demux走线控制一个像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的信号输入情况，第三Demux走线控制一个像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的信号输入情况，这样能够改变像素单元中画素的排列方式，从而改善Demux液晶显示屏显示不良的问题，改善制程不良导致的Demux液晶显示屏显示不良的现象；而且节省了制程优化所需要花费的制程成本，增加材料的利用率，又可达到忽视制程差异造成的不良，改善Demux液晶显示屏的显示品质，发展前景良好。
以上所述仅为本实用新型的实施例，并非因此限制本实用新型的专利范围，凡是利用本实用新型说明书及附图内容所作的等同变换，或直接或间接运用在相关的技术领域，均同理包括在本实用新型的专利保护范围内。
Claims (5)
1.一种面板画素排列结构，其特征在于，包括两个以上的像素单元、第一Demux走线、第二Demux走线、第三Demux走线、多条数据走线和多条栅极走线，一个所述像素单元配置两条栅极走线且位于两条栅极走线之间；
每个所述像素单元包括从左至右依次排列的六列子像素对和七条数据走线，一列所述子像素对配置两条数据走线且位于两条数据走线之间，相邻的两列所述子像素对共用一条数据走线；
一个所述像素单元中从左至右依次排列的第二条数据走线至第七条数据走线均分别连接一个TFT开关，一个所述像素单元中从左至右依次排列的第二条数据走线和第三条数据走线所连接的TFT开关的栅极均分别与第一Demux走线电连接，一个所述像素单元中从左至右依次排列的第四条数据走线和第五条数据走线所连接的TFT开关的栅极均分别与第二Demux走线电连接，一个所述像素单元中从左至右依次排列的第六条数据走线和第七条数据走线所连接的TFT开关的栅极均分别与第三Demux走线电连接；
每个所述TFT开关的输入端分别连接有一条源极走线，一个所述像素单元中从左至右依次排列的第二条数据走线、第四条数据走线和第六数据走线所连接的TFT开关共用一条源极走线，一个所述像素单元中从左至右依次排列的第三条数据走线、第五条数据走线和第七数据走线所连接的TFT开关共用一条源极走线。
2.根据权利要求1所述面板画素排列结构，其特征在于，一个所述像素单元中从左至右依次排列的第一条数据走线单独连接一条源极走线。
3.根据权利要求1所述面板画素排列结构，其特征在于，一个所述子像素对包括一个子像素，所述像素单元中的所有子像素以R、G和B的方式依次阵列排布。
4.根据权利要求1所述面板画素排列结构，其特征在于，一个所述像素对中的一个子像素分别对应连接一条数据走线和栅极走线。
5.根据权利要求1所述面板画素排列结构，其特征在于，所述TFT开关的输出端与数据走线连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120640991.5U CN215219384U (zh) | 2021-03-30 | 2021-03-30 | 一种面板画素排列结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202120640991.5U CN215219384U (zh) | 2021-03-30 | 2021-03-30 | 一种面板画素排列结构 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN215219384U true CN215219384U (zh) | 2021-12-17 |
Family
ID=79444756
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202120640991.5U Active CN215219384U (zh) | 2021-03-30 | 2021-03-30 | 一种面板画素排列结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN215219384U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113156726A (zh) * | 2021-03-30 | 2021-07-23 | 福建华佳彩有限公司 | 一种面板画素排列结构及其驱动方法 |
-
2021
- 2021-03-30 CN CN202120640991.5U patent/CN215219384U/zh active Active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113156726A (zh) * | 2021-03-30 | 2021-07-23 | 福建华佳彩有限公司 | 一种面板画素排列结构及其驱动方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108231031B (zh) | 显示面板及其驱动方法、显示装置 | |
| CN108335682B (zh) | 显示面板及测试方法、显示装置 | |
| CN113376912B (zh) | 阵列基板及显示面板 | |
| CN109872702B (zh) | 液晶显示面板的显示驱动方法和液晶显示面板 | |
| US20220334440A1 (en) | Array substrate, display panel, display device, and driving method | |
| CN111025710B (zh) | 显示面板和显示装置 | |
| CN109671405A (zh) | 一种阵列基板、显示面板及其驱动方法 | |
| CN105118470A (zh) | 一种栅极驱动电路及栅极驱动方法、阵列基板和显示面板 | |
| CN100424735C (zh) | 时分显示板驱动方法和设备 | |
| CN110010096B (zh) | 显示面板、其驱动方法及显示装置 | |
| KR20090084665A (ko) | 멀티 도메인 디스플레이 디바이스 | |
| CN109188749A (zh) | 显示装置 | |
| CN102856321B (zh) | 一种薄膜晶体管阵列基板及显示装置 | |
| CN111223463A (zh) | 显示面板及其驱动方法和显示装置 | |
| CN213781448U (zh) | 一种显示屏驱动结构 | |
| US11328648B2 (en) | Display panel and display device | |
| CN113870762A (zh) | 一种显示面板及其驱动方法、显示装置 | |
| CN215219384U (zh) | 一种面板画素排列结构 | |
| CN113129832B (zh) | 一种伽马调节方法 | |
| CN112309263A (zh) | 一种显示屏驱动结构及其驱动方法 | |
| CN113628588B (zh) | 显示驱动模组、显示装置及显示方法 | |
| KR20130100602A (ko) | 표시 장치 및 이의 구동 방법 | |
| CN216487050U (zh) | 一种特殊显示屏结构 | |
| CN110136658A (zh) | 一种双端驱动单元、方法及液晶显示装置 | |
| CN113156726A (zh) | 一种面板画素排列结构及其驱动方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant |