CN215186736U - 高频模块和通信装置 - Google Patents

高频模块和通信装置 Download PDF

Info

Publication number
CN215186736U
CN215186736U CN202120809175.2U CN202120809175U CN215186736U CN 215186736 U CN215186736 U CN 215186736U CN 202120809175 U CN202120809175 U CN 202120809175U CN 215186736 U CN215186736 U CN 215186736U
Authority
CN
China
Prior art keywords
power amplifier
main surface
transmission
frequency module
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120809175.2U
Other languages
English (en)
Inventor
山口幸哉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Application granted granted Critical
Publication of CN215186736U publication Critical patent/CN215186736U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/005—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges
    • H04B1/0053—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band
    • H04B1/006—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission adapting radio receivers, transmitters andtransceivers for operation on two or more bands, i.e. frequency ranges with common antenna for more than one band using switches for selecting the desired band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0483—Transmitters with multiple parallel paths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/72—Gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B1/0475—Circuits with means for limiting noise, interference or distortion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/1607—Supply circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/50—Circuits using different frequencies for the two directions of communication
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6688—Mixed frequency adaptations, i.e. for operation at different frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06589—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10271—Silicon-germanium [SiGe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/142—HF devices
    • H01L2924/1421—RF devices
    • H01L2924/14215—Low-noise amplifier [LNA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/111—Indexing scheme relating to amplifiers the amplifier being a dual or triple band amplifier, e.g. 900 and 1800 MHz, e.g. switched or not switched, simultaneously or not
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/294—Indexing scheme relating to amplifiers the amplifier being a low noise amplifier [LNA]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/72—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal
    • H03F2203/7209—Indexing scheme relating to gated amplifiers, i.e. amplifiers which are rendered operative or inoperative by means of a control signal the gated amplifier being switched from a first band to a second band
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Transceivers (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

提供一种高频模块和通信装置。高频模块具备：具有主面(91a及91b)的模块基板；配置于主面(91a)的功率放大器(10A及20A)；配置于主面(91b)的多个外部连接端子；以及将主面(91a与91b)相连的通路导体(95V及96V)，通路导体(95V及96V)在模块基板内是分开的，通路导体(95V)的一端与功率放大器(10A)的地电极连接，通路导体(95V)的另一端与外部连接端子(150g1)连接，通路导体(96V)的一端与功率放大器(20A)的地电极连接，通路导体(96V)的另一端与外部连接端子(150g2)连接，通路导体(95V及96V)沿主面(91a及91b)的法线方向贯通模块基板。

Description

高频模块和通信装置
技术领域
本实用新型涉及一种高频模块和通信装置。
背景技术
在便携式电话等移动通信装置中，特别是伴随着多频段化的进展，构成高频前端电路的电路元件的数量增加。
在专利文献1中，公开了一种将构成高频前端电路的电子部件安装于电路基板的两面而成的高频模块(电子部件模块)。安装于电路基板的电子部件被密封树脂层覆盖，该密封树脂层的表面形成有用于与外部基板连接的连接端子(焊接电极)。
现有技术文献
专利文献
专利文献1：国际公开第2012/33885号
实用新型内容
实用新型要解决的问题
在将专利文献1所公开的高频模块应用于被多频段化的高频前端电路的情况下，需要确保用于对与用于传输各通信频段的信号的信号路径对应地安装于电路基板的电子部件的发热进行散热的方法。
然而，存在如下问题：在来自电子部件的发热大的情况下，该电子部件的发热经由电路基板传递到安装于相反侧的面的电子部件，另外，在与各通信频段对应的电子部件间传热，从而会使高频模块的特性劣化。
本实用新型是为了解决上述问题而完成的，目的在于提供一种提高了散热性的支持多频段的高频模块和通信装置。
用于解决问题的方案
为了达成上述目的，本实用新型的一个方式所涉及的高频模块具备：模块基板，其具有彼此相向的第一主面和第二主面；第一功率放大器，其配置于所述第一主面，能够对第一频带的发送信号进行放大；第二功率放大器，其配置于所述第一主面，能够对与所述第一频带不同的第二频带的发送信号进行放大；多个外部连接端子，所述多个外部连接端子配置于所述第二主面；第一通路导体，其形成于所述模块基板内，用于将所述第一主面与所述第二主面相连；以及第二通路导体，其形成于所述模块基板内，用于将所述第一主面与所述第二主面相连，其中，所述第一通路导体与所述第二通路导体在所述模块基板内是分开的，所述第一通路导体的一端在所述第一主面与所述第一功率放大器的第一地电极连接，所述第一通路导体的另一端在所述第二主面与所述多个外部连接端子中的被设定为地电位的第一外部连接端子连接，所述第二通路导体的一端在所述第一主面与所述第二功率放大器的第二地电极连接，所述第二通路导体的另一端在所述第二主面与所述多个外部连接端子中的被设定为地电位的第二外部连接端子连接，所述第一通路导体和所述第二通路导体分别沿所述第一主面的法线方向贯通所述模块基板。
优选地，所述第一通路导体和所述第二通路导体中的至少一方具有沿所述第一主面的法线方向延伸的多个柱状导体在所述法线方向上进行级联连接而成的结构，具有在俯视所述模块基板的情况下所述多个柱状导体均重叠的区域。
优选地，在俯视所述模块基板的情况下，在所述第一主面，所述第一地电极的形成区域包含所述第一通路导体的形成区域，所述第二地电极的形成区域包含所述第二通路导体的形成区域。
优选地，所述第一功率放大器和所述第二功率放大器包含于1个第一半导体集成电路。
优选地，所述第一功率放大器具有彼此级联连接的多个第一放大元件，所述第二功率放大器具有彼此级联连接的多个第二放大元件，所述第一地电极与所述多个第一放大元件中的配置于最后级的第一放大元件连接，所述第二地电极与所述多个第二放大元件中的配置于最后级的第二放大元件连接。
优选地，所述第一功率放大器具有第三放大元件和第四放大元件，所述第二功率放大器具有第五放大元件和第六放大元件，所述高频模块还具备：第一输出变压器，其具有第一线圈和第二线圈；以及第二输出变压器，其具有第三线圈和第四线圈，所述第一功率放大器和所述第一输出变压器构成第一发送放大电路，所述第二功率放大器和所述第二输出变压器构成第二发送放大电路，所述第一线圈的一端与所述第三放大元件的输出端子连接，所述第一线圈的另一端与所述第四放大元件的输出端子连接，所述第二线圈的一端与所述第一发送放大电路的输出端子连接，所述第三线圈的一端与所述第五放大元件的输出端子连接，所述第三线圈的另一端与所述第六放大元件的输出端子连接，所述第四线圈的一端与所述第二发送放大电路的输出端子连接，所述第一地电极与所述第三放大元件及所述第四放大元件连接，所述第二地电极与所述第五放大元件及所述第六放大元件连接。
优选地，所述高频模块还具备对所述第一功率放大器和所述第二功率放大器进行控制的控制电路，所述控制电路配置于所述第二主面。
优选地，所述高频模块还具备与所述第一功率放大器的输出端子及所述第二功率放大器的输出端子连接的第一开关，所述第一开关配置于所述第二主面。
优选地，所述高频模块还具备与所述第一功率放大器的输入端子及所述第二功率放大器的输入端子连接的第二开关，所述第二开关配置于所述第二主面。
优选地，所述高频模块还具备：控制电路，其对所述第一功率放大器和所述第二功率放大器进行控制；第一开关，其与所述第一功率放大器的输出端子及所述第二功率放大器的输出端子连接；以及第二开关，其与所述第一功率放大器的输入端子及所述第二功率放大器的输入端子连接，其中，所述控制电路、所述第一开关以及所述第二开关包含于1个第二半导体集成电路，所述第二半导体集成电路配置于所述第二主面。
优选地，在俯视所述模块基板的情况下，所述第二半导体集成电路不与所述第一功率放大器及所述第二功率放大器重叠。
优选地，所述高频模块还具备低噪声放大器，该低噪声放大器配置于所述第二主面，能够对接收信号进行放大，在俯视所述模块基板的情况下，在所述第二半导体集成电路与所述低噪声放大器之间配置有所述多个外部连接端子中的被设定为地电位的外部连接端子。
本实用新型的一个方式所涉及的通信装置具备：天线；射频信号处理电路，其对由所述天线发送接收的高频信号进行处理；以及上述的高频模块，其在所述天线与所述射频信号处理电路之间传输所述高频信号。
实用新型的效果
根据本实用新型，能够提供一种提高了散热性的支持多频段的高频模块和通信装置。
附图说明
图1是实施方式所涉及的高频模块和通信装置的电路结构图。
图2是发送放大电路的电路结构图。
图3A是实施例所涉及的高频模块的平面结构概要图。
图3B是实施例所涉及的高频模块的第一截面结构概要图。
图3C是实施例所涉及的高频模块的第二截面结构概要图。
图4是变形例1所涉及的高频模块的散热通路的截面结构概要图。
图5是变形例2所涉及的高频模块的截面结构概要图。
具体实施方式
下面，详细地说明本实用新型的实施方式。此外，以下说明的实施方式均示出总括性或者具体的例子。以下的实施方式中示出的数值、形状、材料、结构要素、结构要素的配置及连接方式等是一例，其主旨并非限定本实用新型。关于以下的实施例及变形例中的结构要素中的未记载于独立权利要求的结构要素，设为任意的结构要素来进行说明。另外，附图所示的结构要素的大小或大小之比未必严格。在各图中，对实质上相同的结构标注相同的标记，有时省略或简化重复的说明。
另外，下面，平行和垂直等表示要素间的关系性的用语、矩形形状等表示要素的形状的用语、以及数值范围不是仅表示严格的含义，而是指实质上等同的范围、例如包含百分之几左右的差异。
另外，下面，在安装于基板的A、B及C中，“在俯视基板(或者基板的主面)时，C配置于A与B之间”是指在俯视基板时将A内的任意的点与B内的任意的点连结的多个线段中的至少1个线段穿过C的区域。另外，俯视基板是指将基板以及安装于基板的电路元件正投影到与基板的主面平行的平面来进行观察。
另外，下面，“发送路径”是指由传播高频发送信号的布线、与该布线直接连接的电极、以及与该布线或该电极直接连接的端子等构成的传输线路。另外，“接收路径”是指由传播高频接收信号的布线、与该布线直接连接的电极、以及与该布线或该电极直接连接的端子等构成的传输线路。另外，“发送接收路径”是指由传播高频发送信号及高频接收信号的布线、与该布线直接连接的电极、以及与该布线或该电极直接连接的端子等构成的传输线路。
(实施方式)
1.高频模块1和通信装置5的电路结构
图1是实施方式所涉及的高频模块1和通信装置5的电路结构图。如该图所示，通信装置5具备高频模块1、天线2、RF(Radio Frequency：射频)信号处理电路(RFIC)3以及基带信号处理电路(BBIC)4。
RFIC 3是对由天线2发送接收的高频信号进行处理的RF信号处理电路。具体地说，RFIC 3将经由高频模块1的接收路径输入的接收信号通过下变频等进行信号处理，并将通过该信号处理而生成的接收信号输出到BBIC 4。另外，RFIC 3将从BBIC 4输入的发送信号通过上变频等进行信号处理，并将通过该信号处理而生成的发送信号输出到高频模块1的发送路径。
BBIC 4是使用频率比高频模块1所传输的高频信号的频率低的中间频带来进行信号处理的电路。由BBIC 4处理后的信号例如被用作图像信号以进行图像显示，或者被用作声音信号以借助扬声器进行通话。
另外，RFIC 3还具有基于要使用的通信频段(频带)来控制高频模块1所具有的开关41、42、43及44的连接的作为控制部的功能。具体地说，RFIC 3通过控制信号(未图示)来对高频模块1所具有的开关41～44的连接进行切换。具体地说，RFIC 3将用于控制开关41～44的数字控制信号输出到PA控制电路80。高频模块1的PA控制电路80根据从RFIC 3输入的数字控制信号来向开关 41～44输出数字控制信号，由此控制开关41～44的连接和非连接。
另外，RFIC 3还具有对高频模块1所具有的发送放大电路10及20的增益、向发送放大电路10及20提供的电源电压Vcc及偏置电压Vbias进行控制的作为控制部的功能。具体地说，RFIC 3将MIPI及GPIO等数字控制信号输出到高频模块1的控制信号端子140。高频模块1的PA控制电路80根据经由控制信号端子140输入的数字控制信号，向发送放大电路10及20输出控制信号、电源电压Vcc或偏置电压Vbias，由此调整发送放大电路10及20的增益。此外，从RFIC 3接受用于对发送放大电路10及20的增益进行控制的数字控制信号的控制信号端子与从RFIC 3接受用于对向发送放大电路10及20提供的电源电压Vcc和偏置电压Vbias进行控制的数字控制信号的控制信号端子也可以不同。另外，控制部也可以设置于RFIC 3的外部，例如，也可以设置于BBIC 4。
天线2与高频模块1的天线连接端子100连接，天线2对从高频模块1输出的高频信号进行辐射，另外，接收来自外部的高频信号后向高频模块1输出。
此外，在本实施方式所涉及的通信装置5中，天线2和BBIC 4不是必需的结构要素。
接着，说明高频模块1的详细结构。
如图1所示，高频模块1具备天线连接端子100、发送放大电路10及20、低噪声放大器30、发送滤波器61T、62T及63T、接收滤波器61R、62R及63R、PA控制电路80、匹配电路51、52、53及54、以及开关41、42、43及44。
天线连接端子100是与天线2连接的天线公共端子。
发送放大电路10是对从发送输入端子111及112输入的通信频段A及通信频段B的发送信号进行放大的差分放大型的放大电路。此外，高频模块1也可以具备对通信频段A的高频信号进行放大的第一发送放大电路、以及对通信频段B的高频信号进行放大的第二发送放大电路，来取代发送放大电路10。
发送放大电路20是对从发送输入端子121及122输入的通信频段C的发送信号进行放大的差分放大型的放大电路。
PA控制电路80根据经由控制信号端子140输入的数字控制信号MIPI及 GPIO等，来调整发送放大电路10及20所具有的放大元件的增益。PA控制电路80也可以由半导体IC(Integrated Circuit：集成电路)形成。半导体IC例如由 CMOS(Complementary MetalOxide Semiconductor：互补金属氧化物半导体) 构成。具体地说，通过SOI(Silicon OnInsulator：绝缘体上硅)工艺形成。由此，能够廉价地制造半导体IC。此外，半导体IC也可以由GaAs、SiGe以及 GaN中的至少任一种构成。由此，能够输出具有高质量的放大性能和噪声性能的高频信号。
低噪声放大器30是以低噪声方式对通信频段A、B及C的高频信号进行放大并向接收输出端子130输出的放大器。此外，高频模块1也可以具备多个低噪声放大器。例如，高频模块1也可以具备对通信频段A及B的高频信号进行放大的第一低噪声放大器、以及对通信频段C的高频信号进行放大的第二低噪声放大器。
此外，在本实施方式中，通信频段A及B位于与通信频段C相比低频侧的位置，通信频段A及B例如是属于中频段组(1.45GHz-2.2GHz)的通信频段，通信频段C例如是属于高频段组(2.3GHz-2.7GHz)的通信频段。但是，通信频段A及B与通信频段C之间的频率的高低关系不限于上述例子，通信频段A及 B也可以位于与通信频段C相比高频侧的位置。此外，中频段组是第一频带的一例，通信频段C是与第一频带不同的第二频带的一例。
发送滤波器61T配置于将发送输入端子111及112与天线连接端子100连结的发送路径AT，使被发送放大电路10放大后的发送信号中的、通信频段A 的发送带的发送信号通过。另外，发送滤波器62T配置于将发送输入端子111 及112与天线连接端子100连结的发送路径BT，使被发送放大电路10放大后的发送信号中的、通信频段B的发送带的发送信号通过。另外，发送滤波器63T 配置于将发送输入端子121及122与天线连接端子100连结的发送路径CT，使被发送放大电路20放大后的发送信号中的、通信频段C的发送带的发送信号通过。
接收滤波器61R配置于将接收输出端子130与天线连接端子100连结的接收路径AR，使从天线连接端子100输入的接收信号中的、通信频段A的接收带的接收信号通过。另外，接收滤波器62R配置于将接收输出端子130与天线连接端子100连结的接收路径BR，使从天线连接端子100输入的接收信号中的、通信频段B的接收带的接收信号通过。另外，接收滤波器63R配置于将接收输出端子130与天线连接端子100连结的接收路径CR，使从天线连接端子100输入的接收信号中的、通信频段C的接收带的接收信号通过。
发送滤波器61T和接收滤波器61R构成以通信频段A为通带的双工器61。双工器61将通信频段A的发送信号和接收信号以频分双工(FDD：Frequency Division Duplex)方式传输。另外，发送滤波器62T和接收滤波器62R构成以通信频段B为通带的双工器62。双工器62将通信频段B的发送信号和接收信号以FDD方式传输。另外，发送滤波器63T和接收滤波器63R构成以通信频段C 为通带的双工器63。双工器63将通信频段C的发送信号和接收信号以FDD方式传输。
此外，双工器61～63各自也可以是仅由多个发送滤波器构成的多工器、仅由多个接收滤波器构成的多工器、由多个双工器构成的多工器。另外，发送滤波器61T和接收滤波器61R也可以不构成双工器61，也可以是以时分双工 (TDD：Time Division Duplex)方式进行传输的1个滤波器。在该情况下，在上述1个滤波器的前级和后级中的至少一方配置用于在发送与接收之间进行切换的开关。另外，同样地，发送滤波器62T和接收滤波器62R也可以不构成双工器62，也可以是以TDD方式进行传输的1个滤波器。另外，同样地，发送滤波器63T和接收滤波器63R也可以不构成双工器63，也可以是以TDD方式进行传输的1个滤波器。
匹配电路51配置于将开关44与双工器61连结的路径，取得开关44及天线 2与双工器61之间的阻抗匹配。匹配电路52配置于将开关44与双工器62连结的路径，取得开关44及天线2与双工器62之间的阻抗匹配。匹配电路53配置于将开关44与双工器63连结的路径，取得开关44及天线2与双工器63之间的阻抗匹配。
匹配电路54配置于将低噪声放大器30与开关43连结的接收路径，取得低噪声放大器30与开关43及双工器61～63之间的阻抗匹配。
开关41具有公共端子41a、41b、选择端子41c、41d、41e及41f。公共端子41a与发送放大电路10的输入端子115连接。公共端子41b与发送放大电路 20的输入端子125连接。选择端子41c与发送输入端子111连接，选择端子41d 与发送输入端子112连接，选择端子41e与发送输入端子121连接，选择端子 41f与发送输入端子122连接。开关41是配置于发送放大电路10及20的输入端子侧的开关。在该连接结构中，开关41在将发送放大电路10与发送输入端子 111连接以及将发送放大电路10与发送输入端子112连接之间进行切换，另外，在将发送放大电路20与发送输入端子121连接以及将发送放大电路20与发送输入端子122连接之间进行切换。开关41例如由DP4T(Double Pole 4Throw：双刀四掷)型的开关电路构成。
此外，开关41也可以由具有公共端子41a、选择端子41c及41d的 SPDT(SinglePoleDouble Throw：单刀双掷)型的开关、以及具有公共端子41b、选择端子41e及41f的SPDT型的开关构成。
从发送输入端子111例如输入通信频段A的发送信号，从发送输入端子 112例如输入通信频段B的发送信号。另外，从发送输入端子121及122例如输入通信频段C的发送信号。
另外，也可以是，从发送输入端子111例如输入***移动通信***(4G) 的通信频段A或B的发送信号，从发送输入端子112例如输入第五代移动通信***(5G)的通信频段A或B的发送信号。另外，也可以是，从发送输入端子121 例如输入4G的通信频段C的发送信号，从发送输入端子122例如输入5G的通信频段C的发送信号。
此外，开关41也可以是公共端子与发送输入端子111、112、121及122中的任一个发送输入端子(设为第一发送输入端子)连接、一个选择端子与发送放大电路10的输入端子115连接、另一个选择端子与发送放大电路20的输入端子125连接的SPDT型的开关电路。
在该情况下，从第一发送输入端子例如选择性地输入通信频段A、通信频段B以及通信频段C中的任1个通信频段的发送信号，开关41根据被输入的发送信号，来在将第一发送输入端子与发送放大电路10连接以及将第一发送输入端子与发送放大电路20连接之间进行切换。另外，也可以是，从第一发送输入端子例如输入4G的发送信号和5G的发送信号，开关41根据被输入的发送信号，来在将第一发送输入端子与发送放大电路10连接以及将第一发送输入端子与发送放大电路20连接之间进行切换。
另外，开关41也可以由具有2个公共端子和2个选择端子的DPDT(Double PoleDouble Throw：双刀双掷)型的开关电路构成。在该情况下，第一发送输入端子与一个公共端子连接，第二发送输入端子与另一个公共端子连接。另外，一个选择端子与发送放大电路10连接，另一个选择端子与发送放大电路 20连接。在该连接结构中，开关41在将一个公共端子与一个选择端子连接以及将一个公共端子与另一个选择端子连接之间进行切换，另外，在将另一个公共端子与一个选择端子连接以及将另一个公共端子与另一个选择端子连接之间进行切换。
在该情况下，例如，从第一发送输入端子输入通信频段A或B的发送信号，从第二发送输入端子输入通信频段C的发送信号。另外，例如，也可以是，从第一发送输入端子输入4G的发送信号，从第二发送输入端子输入5G 的发送信号。
开关42具有公共端子42a、42b、选择端子42c、42d及42e。公共端子42a 与发送放大电路10的输出端子116连接，公共端子42b与发送放大电路20的输出端子126连接。选择端子42c与发送滤波器61T连接，选择端子42d与发送滤波器62T连接，选择端子42e与发送滤波器63T连接。开关42是配置于发送放大电路10及20的输出端子侧的开关。在该连接结构中，开关42在将发送放大电路10与发送滤波器61T连接以及将发送放大电路10与发送滤波器62T连接之间进行切换，并且，对发送放大电路20与发送滤波器63T的连接以及非连接进行切换。开关42例如由DP3T(Double Pole 3Throw：双刀三掷)型的开关电路构成。
此外，开关42也可以由具有公共端子42a、选择端子42c及42d的SPDT型的开关、以及具有公共端子42b及选择端子42e的SPST(Single Pole Single Throw：单刀单掷)型的开关构成。
开关43具有公共端子43a和选择端子43b、43c及43d。公共端子43a经由匹配电路54来与低噪声放大器30的输入端子连接。选择端子43b与接收滤波器61R连接，选择端子43c与接收滤波器62R连接，选择端子43d与接收滤波器 63R连接。在该连接结构中，开关43对低噪声放大器30与接收滤波器61R的连接以及非连接进行切换，对低噪声放大器30与接收滤波器62R的连接以及非连接进行切换，并且对低噪声放大器30与接收滤波器63R的连接以及非连接进行切换。开关43例如由SP3T(Single Pole 3Throw：单刀三掷)型的开关电路构成。
开关44是天线开关的一例，与天线连接端子100连接，在(1)将天线连接端子100与发送路径AT及接收路径AR连接、(2)将天线连接端子100与发送路径BT及接收路径BR连接、以及(3)将天线连接端子100与发送路径CT及接收路径CR连接之间进行切换。此外，开关44由能够同时进行上述(1)～(3)中的至少2个的多连接型的开关电路构成。
此外，上述的发送滤波器61T～63T和接收滤波器61R～63R例如也可以是使用了SAW(Surface Acoustic Wave：表面声波)的弹性波滤波器、使用了 BAW(Bulk AcousticWave：体声波)的弹性波滤波器、LC谐振滤波器以及介质滤波器中的任一种，并且不限定于它们。
另外，匹配电路51～54不是本实用新型所涉及的高频模块所必需的结构要素。
另外，也可以在发送放大电路10与开关42之间以及发送放大电路20与开关42之间配置匹配电路。另外，也可以在天线连接端子100与开关44之间配置同向双工器和耦合器等。
在高频模块1的结构中，发送放大电路10、开关42、发送滤波器61T、匹配电路51以及开关44构成朝向天线连接端子100传输通信频段A的发送信号的第一发送电路。另外，开关44、匹配电路51、接收滤波器61R、开关43、匹配电路54以及低噪声放大器30构成从天线2经由天线连接端子100来传输通信频段A的接收信号的第一接收电路。
另外，发送放大电路10、开关42、发送滤波器62T、匹配电路52以及开关44构成朝向天线连接端子100传输通信频段B的发送信号的第二发送电路。另外，开关44、匹配电路52、接收滤波器62R、开关43、匹配电路54以及低噪声放大器30构成从天线2经由天线连接端子100来传输通信频段B的接收信号的第二接收电路。
另外，发送放大电路20、开关42、发送滤波器63T、匹配电路53以及开关44构成朝向天线连接端子100传输通信频段C的发送信号的第三发送电路。另外，开关44、匹配电路53、接收滤波器63R、开关43、匹配电路54以及低噪声放大器30构成从天线2经由天线连接端子100来传输通信频段C的接收信号的第三接收电路。
根据上述电路结构，高频模块1能够对通信频段A、通信频段B以及通信频段C中的任一个通信频段的高频信号执行发送、接收以及发送接收中的至少任一种。并且，高频模块1还能够对通信频段A、通信频段B以及通信频段 C的高频信号执行同时发送、同时接收以及同时发送接收中的至少任一种。
此外，在本实用新型所涉及的高频模块中，上述3个发送电路和上述3个接收电路也可以不经由开关44来与天线连接端子100连接，上述3个发送电路和上述3个接收电路也可以经由不同的端子来与天线2连接。另外，本实用新型所涉及的高频模块只要具有PA控制电路80、第一发送电路以及第三发送电路即可。
另外，在本实用新型所涉及的高频模块中，第一发送电路只要具有发送放大电路10即可。另外，第三发送电路只要具有发送放大电路20即可。
另外，低噪声放大器30、以及开关41～44中的至少1个开关也可以形成于 1个半导体IC。半导体IC例如由CMOS构成。具体地说，通过SOI工艺来形成。由此，能够廉价地制造半导体IC。此外，半导体IC也可以由GaAs、SiGe以及 GaN中的至少任一种构成。由此，能够输出具有高质量的放大性能和噪声性能的高频信号。
图2是实施方式所涉及的发送放大电路10的电路结构图。如该图所示，发送放大电路10具有输入端子115及输出端子116、放大元件12(第三放大元件) 及13(第四放大元件)、放大元件11(前级放大元件)、级间变压器(变压器)14、电容器16以及输出变压器(平衡转换器：非平衡-平衡转换元件)15。放大元件 11～13、级间变压器14以及电容器16构成功率放大器10A。功率放大器10A是第一功率放大器的一例。
级间变压器14由初级侧线圈14a和次级侧线圈14b构成。
放大元件11的输入端子与输入端子115连接，放大元件11的输出端子与级间变压器14的非平衡端子连接。级间变压器14的一个平衡端子与放大元件 12的输入端子连接，级间变压器14的另一个平衡端子与放大元件13的输入端子连接。
从输入端子115输入的高频信号在对放大元件11施加了偏置电压Vcc1的状态下被放大元件11放大。放大后的高频信号被级间变压器14进行非平衡- 平衡转换。此时，从级间变压器14的一个平衡端子输出非反相输入信号，从级间变压器14的另一个平衡端子输出反相输入信号。
输出变压器15是第一输出变压器的一例，由初级侧线圈(第一线圈)15a 和次级侧线圈(第二线圈)15b构成。初级侧线圈15a的一端与放大元件12的输出端子连接，初级侧线圈15a的另一端与放大元件13的输出端子连接。另外，向初级侧线圈15a的中点提供偏置电压Vcc2。次级侧线圈15b的一端与输出端子116连接，次级侧线圈15b的另一端与地连接。换言之，输出变压器15连接于放大元件12的输出端子及放大元件13的输出端子与输出端子116之间。
电容器16连接于放大元件12的输出端子与放大元件13的输出端子之间。
被放大元件12放大后的非反相输入信号和被放大元件13放大后的反相输入信号以维持反相相位的状态被输出变压器15和电容器16进行阻抗变换。也就是说，通过输出变压器15和电容器16将输出端子116处的功率放大器10A 的输出阻抗与图1示出的开关42、发送滤波器61T及62T的输入阻抗进行阻抗匹配。此外，连接于将输出端子116同次级侧线圈15b连结的路径与地之间的电容元件也有助于上述阻抗匹配。此外，上述电容元件也可以串联配置于将输出端子116与次级侧线圈15b连结的路径，另外，也可以没有上述电容元件。
在此，放大元件11～13、级间变压器14以及电容器16形成功率放大器10A。特别是，放大元件11～13和级间变压器14多数情况下被一体形成，如被单芯片化或被安装于同一基板上等。与此相对地，输出变压器15支持高输出的发送信号而需要高的Q值，因此不与放大元件11～13及级间变压器14等一体形成。也就是说，构成发送放大电路10的电路部件中的、除了输出变压器15以外的电路部件构成功率放大器10A。
此外，放大元件11和电容器16也可以不包含于功率放大器10A。
根据发送放大电路10的电路结构，放大元件12与13以反相相位进行动作。此时，放大元件12及13的基波的电流为反相相位、也就是说向相反方向流通，因此基波的电流不会向配置于与放大元件12及13大致等距离的地布线和电源布线流通。因此，能够忽略不需要的电流向上述布线的流入，因此能够抑制在以往的发送放大电路中能够看到的功率增益(power gain)的下降。另外，被放大元件12及13放大后的非反相信号与反相信号被合成，因此能够使同样地重叠于两信号的噪声成分相抵消，能够降低例如谐波成分等不需要的波。
此外，放大元件11不是发送放大电路10所必需的结构要素。另外，将非平衡输入信号转换为非反相输入信号和反相输入信号的单元不限于级间变压器14。另外，电容器16不是阻抗匹配中必需的结构要素。
另外，虽未进行图示，但是发送放大电路20具有与图2示出的发送放大电路10同样的电路结构。也就是说，发送放大电路20具有输入端子125及输出端子126、放大元件22(第五放大元件)及23(第六放大元件)、放大元件21(前级放大元件)、级间变压器(变压器)24、电容器26以及输出变压器(平衡转换器：非平衡-平衡转换元件)25。放大元件21～23、级间变压器24以及电容器 26构成功率放大器20A。功率放大器20A是第二功率放大器的一例。
级间变压器24由初级侧线圈24a和次级侧线圈24b构成。
放大元件21的输入端子与输入端子125连接，放大元件21的输出端子与级间变压器24的非平衡端子连接。级间变压器24的一个平衡端子与放大元件 22的输入端子连接，级间变压器24的另一个平衡端子与放大元件23的输入端子连接。
输出变压器25是第二输出变压器的一例，由初级侧线圈(第三线圈)25a 和次级侧线圈(第四线圈)25b构成。初级侧线圈25a的一端与放大元件22的输出端子连接，初级侧线圈25a的另一端与放大元件23的输出端子连接。另外，向初级侧线圈25a的中点提供偏置电压Vcc2。次级侧线圈25b的一端与输出端子126连接，次级侧线圈25b的另一端与地连接。换言之，输出变压器25连接于放大元件22的输出端子及放大元件23的输出端子与输出端子126之间。
电容器26连接于放大元件22的输出端子与放大元件23的输出端子之间。
在此，放大元件21～23、级间变压器24以及电容器26形成功率放大器20A。特别是，放大元件21～23和级间变压器24多数情况下被一体形成，如被单芯片化或被安装于同一基板上等。与此相对地，输出变压器25不与放大元件 21～23及级间变压器24等一体形成。
此外，放大元件21和电容器26也可以不包含于功率放大器20A。
根据发送放大电路20的电路结构，能够抑制在以往的发送放大电路中能够看到的功率增益(power gain)的下降。另外，被放大元件22及23放大后的非反相信号与反相信号被合成，因此能够使同样地重叠于两信号的噪声成分相抵消，能够降低例如谐波成分等不需要的波。
此外，放大元件21不是发送放大电路20所必需的结构要素。另外，将非平衡输入信号转换为非反相输入信号和反相输入信号的单元不限于级间变压器24。另外，电容器26不是阻抗匹配中必需的结构要素。
另外，放大元件11～13、21～23以及低噪声放大器30例如由以Si系的 CMOS(Complementary Metal Oxide Semiconductor：互补金属氧化物半导体) 或GaAs为材料的场效应型晶体管(FET)或异质结双极型晶体管(HBT)等构成。
此外，发送放大电路10也可以不由差分放大型的功率放大器10A构成，而是由以非平衡信号为输入信号并以非平衡信号为输出信号的、所谓的单端型的放大元件构成的放大器。另外，发送放大电路20也可以不由差分放大型的功率放大器20A构成，而是由以非平衡信号为输入信号并以非平衡信号为输出信号的、所谓的单端型的放大元件构成的放大器。
在此，在高频模块1中，发送放大电路10对通信频段A和B的发送信号进行放大，发送放大电路20对通信频段C的发送信号进行放大。也就是说，为了使发送放大电路10和20在特定的频带(通信频段)放大性能最优，在高频模块1中需要与各频带(通信频段)对应的多个发送放大电路。构成发送放大电路的功率放大器是构成高频模块1的电子部件中的发热量大的部件。因此，当多频段化进展从而高频模块所具有的功率放大器的配置数增加时，担心发热量变大，高频模块的性能劣化。
与此相对地，下面说明提高了散热性的小型且支持多频段的高频模块1 的结构。
2.实施例所涉及的高频模块1A的电路元件配置结构
图3A是实施例所涉及的高频模块1A的平面结构概要图。另外，图3B是实施例所涉及的高频模块1A的第一截面结构概要图，具体地说，是图3A的IIIB-IIIB线处的截面图。另外，图3C是实施例所涉及的高频模块1A的第二截面结构概要图，具体地说，是图3A的IIIC-IIIC线处的截面图。此外，在图3A 的(a)中，示出了从z轴正方向侧观察模块基板91的彼此相向的主面91a和91b 中的主面91a的情况下的电路元件的配置图。另一方面，在图3A的(b)中示出了从z轴正方向侧观察主面91b的情况下的对电路元件的配置进行了透视的图。
实施例所涉及的高频模块1A具体地示出构成实施方式所涉及的高频模块1的各电路元件的配置结构。
如图3A、图3B以及图3C所示，本实施例所涉及的高频模块1A除了具有图1示出的电路结构以外，还具有模块基板91、树脂构件92及93、以及外部连接端子150。
模块基板91具有彼此相向的主面91a(第一主面)和主面91b(第二主面)，是用于安装上述发送电路和上述接收电路的基板。作为模块基板91，例如能够使用具有多个电介质层的层叠构造的低温共烧陶瓷(Low Temperature Co-fired Ceramics：LTCC)基板、高温共烧陶瓷(High Temperature Co-fired Ceramics：HTCC)基板、部件内置基板、具有重新布线层(Redistribution Layer： RDL)的基板、或印刷电路板等。
树脂构件92配置于模块基板91的主面91a，覆盖上述发送电路的一部分、上述接收电路的一部分以及模块基板91的主面91a，具有确保构成上述发送电路和上述接收电路的电路元件的机械强度和耐湿性等的可靠性的功能。树脂构件93配置于模块基板91的主面91b，覆盖上述发送电路的一部分、上述接收电路的一部分以及模块基板91的主面91b，具有确保构成上述发送电路和上述接收电路的电路元件的机械强度和耐湿性等的可靠性的功能。此外，树脂构件92及93不是本实用新型所涉及的高频模块所必需的结构要素。
如图3A、图3B以及图3C所示，在本实施例所涉及的高频模块1A中，功率放大器10A及20A、输出变压器15及25、双工器61、62及63、以及匹配电路51、52、53及54配置于模块基板91的主面91a(第一主面)。另一方面，PA 控制电路80、低噪声放大器30、开关41、42、43及44配置于模块基板91的主面91b(第二主面)。
此外，在图3A中虽未进行图示，但是构成图1示出的发送路径AT、BT 及CT、以及接收路径AR、BR及CR的布线形成于模块基板91的内部、主面 91a及91b。另外，上述布线也可以是两端与主面91a、91b及构成高频模块1A 的电路元件中的任一个接合的接合线，另外，也可以是形成于构成高频模块 1A的电路元件的表面的端子、电极或布线。
在本实施例中，功率放大器10A和20A配置于主面91a(第一主面)。另外，功率放大器10A是对包含通信频段A及B的第一频带的发送信号进行放大的第一功率放大器的一例，功率放大器20A是对包含通信频段C的第二频带的发送信号进行放大的第二功率放大器的一例。在本实施例中，第一频带(通信频段A及B)既可以位于与第二频带(通信频段C)相比低频侧的位置，另外，第一频带(通信频段A及B)也可以位于与第二频带(通信频段C)相比高频侧的位置。
另外，多个外部连接端子150配置于模块基板91的主面91b(第二主面)侧。高频模块1A经由多个外部连接端子150来与配置于高频模块1A的z轴负方向侧的外部基板进行电信号的交换。如图3A的(b)所示，多个外部连接端子包括天线连接端子100、发送输入端子111、112、121和122、接收输出端子130、以及控制信号端子140。另外，多个外部连接端子150中的几个被设定为外部基板的地电位。
另外，如图3A、图3B以及图3C所示，高频模块1A还具备通路导体95V 和96V。通路导体95V是第一通路导体的一例，形成于模块基板91内，配置为将主面91a与主面91b相连。通路导体96V是第二通路导体的一例，形成于模块基板91内，配置为将主面91a与主面91b相连。
如图3A所示，通路导体95V与通路导体96V在模块基板91内是分开的。
如图3B所示，通路导体95V的一端在主面91a与功率放大器10A的地电极 10g(第一地电极)连接，通路导体95V的另一端在主面91b与多个外部连接端子150中的被设定为地电位的外部连接端子150g1(第一外部连接端子)连接。
另外，如图3C所示，通路导体96V的一端在主面91a与功率放大器20A的地电极20g(第二地电极)连接，通路导体96V的另一端在主面91b与多个外部连接端子150中的被设定为地电位的外部连接端子150g2(第二外部连接端子) 连接。
通路导体95V及96V分别形成为沿主面91a及91b的法线方向贯通模块基板91。
功率放大器10A及20A是高频模块1A所具有的电路部件中发热量大的部件。为了提高高频模块1A的散热性，重要的是将功率放大器10A及20A的发热用具有小的热阻的散热路径向外部基板散热。假设在将功率放大器10A及 20A安装于主面91b的情况下，与功率放大器10A及20A连接的电极布线配置于主面91b上。因此，作为散热路径，包括仅经由主面91b上的(沿着xy平面方向的)平面布线图案的散热路径。上述平面布线图案由金属薄膜形成，因此热阻大。因此，在将功率放大器10A及20A配置于主面91b上的情况下，散热性会下降。
与此相对地，如图3B所示，本实施例所涉及的高频模块1A还具备从主面91a到主面91b的散热用的通路导体95V，该散热用的通路导体95V在主面 91a与功率放大器10A的地电极10g连接。另外，如图3C所示，还具备从主面 91a到主面91b的散热用的通路导体96V，该散热用的通路导体96V在主面91a 与功率放大器20A的地电极20g连接。另外，通路导体95V在主面91b与被设定为地电位的外部连接端子150g1连接，通路导体96V在主面91b与被设定为地电位的外部连接端子150g2连接。
据此，能够经由散热用的通路导体95V来将功率放大器10A与外部连接端子150g1连接，能够经由散热用的通路导体96V来将功率放大器20A与外部连接端子150g2连接。因此，作为功率放大器10A及20A的散热路径，能够排除仅经由模块基板91内的布线中的热阻大的沿xy平面方向的平面布线图案的散热路径。并且，由于通路导体95V与通路导体96V在模块基板91内是分开的，因此能够抑制在功率放大器10A与功率放大器20A之间进行热的授受。假设通路导体95V与通路导体96V在模块基板91内接合的情况下，热会从发热量大的功率放大器经由通路导体95V及96V向发热量小的功率放大器流入。由此，担心发热量小的功率放大器的放大性能会劣化。另外，通路导体95V 及96V形成为沿主面91a及91b的法线方向贯通，因此热阻极低，因此能够将来自功率放大器10A的发热和来自功率放大器20A的发热通过独立的散热路径来高效地向高频模块1A的外部散热。因此，能够提供一种抑制模块内的功率放大器间的传热、并且提高了从功率放大器10A及20A向外部基板的散热性的小型的高频模块1A。
此外，在本实施例中，形成为沿主面91a及91b的法线方向贯通的通路导体不仅是指通路导体95V及96V分别是沿上述法线方向形成的一根圆柱状或棱柱状的导体，也可以是指具有以下那样的形状的通路导体。
图4是变形例1所涉及的高频模块的通路导体95V的截面结构概要图。在该图中，示出了变形例1所涉及的高频模块所具有的功率放大器10A、以及模块基板91的一部分。如该图所示，本变形例所涉及的通路导体95V具有以下结构：沿主面91a及91b的法线方向延伸的多个柱状导体95V1、95V2及95V3 在该法线方向上级联连接。在此，本变形例所涉及的通路导体95V具有在俯视模块基板91的情况下多个柱状导体95V1、95V2及95V3均重叠的区域Ac。也就是说，具有上述区域Ac的通路导体95V也包括在上述形成为沿法线方向贯通的通路导体中。
上述变形例所涉及的通路导体95V也通过具有区域Ac而能够使热阻极低，因此能够将来自功率放大器10A的发热高效地向高频模块1A的外部散热。
此外，构成本变形例所涉及的通路导体95V的柱状导体的数量只要为1 以上即可。
另外，与功率放大器20A连接的通路导体96V也可以具有与变形例1所涉及的通路导体95V同样的结构。
此外，在第一频带(通信频段A及B)与第二频带(通信频段C)相比位于低频侧的情况下，存在以下倾向：对第二频带(通信频段C)的发送信号进行放大的功率放大器20A的发热量比对第一频带(通信频段A及B)的发送信号进行放大的功率放大器10A的发热量大。在该情况下，也可以是，与功率放大器 20A连接的通路导体96V是沿着主面91a及91b的法线方向形成的一根圆柱状或棱柱状的导体，与功率放大器10A连接的通路导体95V是变形例1所涉及的通路导体95V。
据此，能够进一步降低存在发热量大的倾向的功率放大器20A的散热路径的热阻，因此能够实现在2个功率放大器10A及20A之间取得了散热平衡的高效的散热。
另外，在实施例所涉及的高频模块1A中，也可以是，如图3A的(a)所示，在俯视模块基板91的情况下，在主面91a，地电极10g的形成区域包含通路导体95V的形成区域，在主面91a，地电极20g的形成区域包含通路导体96V的形成区域。
据此，能够使功率放大器10A的地电极10g与通路导体95V的接触面积最大，因此能够降低该连接界面处的热阻。另外，能够使功率放大器20A的地电极20g与通路导体96V的接触面积最大，因此能够降低该连接界面处的热阻。因此，能够维持从功率放大器10A及20A向外部基板的高散热性。
另外，功率放大器10A和功率放大器20A也可以包含于1个第一半导体IC。据此，能够使发送放大电路小型化，并且能够高效地将来自功率放大器10A 的发热和来自功率放大器20A的发热通过独立的散热路径向高频模块1A的外部散发。
另外，功率放大器10A也可以由彼此级联连接的多个第一放大元件构成。在该情况下，期望的是，与通路导体95V连接的地电极10g连接于上述多个第一放大元件中的配置于最后级的第一放大元件。
据此，通路导体95V连接于上述多个第一放大元件中发热量最大的最后级的第一放大元件，因此能够将来自功率放大器10A的发热有效地向高频模块1A的外部散发。
另外，功率放大器20A也可以由彼此级联连接的多个第二放大元件构成。在该情况下，期望的是，与通路导体96V连接的地电极20g连接于上述多个第二放大元件中的配置于最后级的第二放大元件。
据此，通路导体96V连接于上述多个第二放大元件中发热量最大的最后级的第二放大元件，因此能够将来自功率放大器20A的发热有效地向高频模块1A的外部散发。
另外，在本实施例所涉及的高频模块1A中，PA控制电路80安装于主面 91b(第二主面)。
据此，功率放大器10A及20A与对功率放大器10A和20A进行控制的PA控制电路80安装于两面，因此能够使高频模块1A小型化。另外，对数字控制信号进行输入输出的PA控制电路80与功率放大器10A及20A以隔着模块基板91 的方式配置，因此能够抑制功率放大器10A和20A接受到数字噪声。因此，能够抑制从功率放大器10A和20A输出的高频信号的信号质量的劣化。
另外，在本实施例所涉及的高频模块1A中，开关42安装于主面91b(第二主面)。
据此，功率放大器10A及20A与供功率放大器10A和20A的输出信号通过的开关42安装于两面，因此能够使高频模块1A小型化。另外，在非连接的公共端子与选择端子之间具有断开电容的开关42与功率放大器10A及20A以隔着模块基板91的方式配置。由此，能够抑制从功率放大器10A和20A输出的发送信号经由上述断开电容而泄漏到非连接的发送路径或接收路径。因此，能够抑制从功率放大器10A和20A输出的高频信号的信号质量的劣化。
另外，在本实施例所涉及的高频模块1A中，开关41安装于主面91b(第二主面)。
据此，功率放大器10A及20A与供向功率放大器10A和20A输入的输入信号通过的开关41安装于两面，因此能够使高频模块1A小型化。另外，在非连接的公共端子与选择端子之间具有断开电容的开关41与功率放大器10A及 20A以隔着模块基板91的方式配置。由此，能够抑制从发送输入端子输入的发送信号经由上述断开电容而泄漏到非连接的功率放大器。因此，能够抑制从功率放大器10A和20A输出的高频信号的信号质量的劣化。
另外，在本实施例所涉及的高频模块1A中，也可以是，PA控制电路80、开关41及42包含于1个半导体IC 70，半导体IC 70配置于主面91b。
由此，与发送放大电路10及20连接的PA控制电路80、开关41以及42接近，因此能够使高频模块1A小型化。另外，能够缩短将PA控制电路80与开关41 连结的控制布线、以及将PA控制电路80与开关42连结的控制布线，因此能够抑制从该控制布线产生噪声。此外，半导体IC 70也可以不包含开关41和42 中的至少一方。
另外，期望的是，如图3A所示，在俯视模块基板91的情况下，半导体IC 70不与功率放大器10A及20A重叠。
据此，在主面91b的相当于功率放大器10A及20A的散热路径的区域内不配置半导体IC 70，因此能够抑制PA控制电路80、开关41及42由于来自功率放大器10A及20A的发热而特性劣化。
另外，在本实施例所涉及的高频模块1A中，低噪声放大器30配置于主面 91b(第二主面)。在此，在俯视模块基板91的情况下，在半导体IC 70与低噪声放大器30之间配置有被设定为地电位的外部连接端子150。
据此，在对接收电路的接收灵敏度有较大影响的低噪声放大器30与对数字控制信号进行输入输出的PA控制电路80之间配置多个被用作地电极的外部连接端子150，因此能够抑制因数字噪声导致的接收灵敏度的劣化。另外，对发送信号进行放大的功率放大器10A及20A与对接收信号进行放大的低噪声放大器30分开配置于两面，因此能够提高发送接收间的隔离度。
另外，在本实施例所涉及的高频模块1A中，低噪声放大器30、开关43 及44包含于1个半导体IC 75，半导体IC 75配置于主面91b。由此，配置于接收路径的低噪声放大器30、开关43及44接近，因此能够使高频模块1A小型化。此外，半导体IC 75也可以不包含开关43和44中的至少一方。
此外，在本实施例所涉及的高频模块1A中，输出变压器15、25、双工器61～63以及匹配电路51～54安装于主面91a(第一主面)，但是也可以安装于主面 91b(第二主面)。另外，PA控制电路80、低噪声放大器30以及开关41～44安装于主面91b(第二主面)，但是也可以安装于主面91a(第一主面)。
此外，期望的是，模块基板91具有多个电介质层层叠而成的多层构造，在该多个电介质层中的至少1个电介质层形成有地电极图案。由此，模块基板91的电磁场屏蔽功能提高。
另外，在本实施例所涉及的高频模块1A中，输出变压器15和25配置于主面91a，但是输出变压器15和25也可以配置于主面91b，另外也可以内置于模块基板91。在输出变压器15和25内置于模块基板91的情况下，构成输出变压器15和25的电感器例如是由模块基板91的导电图案形成的平面线圈。在这种输出变压器15和25的配置结构中，期望的是，在俯视模块基板91的情况下，功率放大器10A不与输出变压器15及25重叠，功率放大器20A不与输出变压器15及25重叠。
输出变压器15及25支持高输出的发送信号而需要高的Q值，因此期望的是，不会由于功率放大器10A及20A接近而由输出变压器15及25形成的磁场发生变化。能够通过不在上述区域形成功率放大器10A及20A，来维持构成输出变压器15及25的电感器的高Q值。
此外，如图3A～图3C所示，外部连接端子150也可以是沿z轴方向贯通树脂构件93的柱状电极，另外，如图5中示出的变形例2所涉及的高频模块1B 那样，外部连接端子150也可以是在主面91b上形成的凸块电极160。在该情况下，也可以没有主面91b侧的树脂构件93。
3.效果等
以上，本实施方式所涉及的高频模块1具备：模块基板91，其具有彼此相向的主面91a和91b；功率放大器10A，其配置于主面91a，对第一频带的发送信号进行放大；功率放大器20A，其配置于主面91a，对与第一频带不同的第二频带的发送信号进行放大；多个外部连接端子150，所述多个外部连接端子150配置于主面91b；以及通路导体95V和96V，其形成于模块基板91内，用于将主面91a与91b相连，其中，通路导体95V与通路导体96V在模块基板91内是分开的，通路导体95V的一端在主面91a与功率放大器10A的地电极 10g连接，通路导体95V的另一端在主面91b与被设定为地电位的外部连接端子150g1连接，通路导体96V的一端在主面91a与功率放大器20A的地电极20g 连接，通路导体96V的另一端在主面91b与被设定为地电位的外部连接端子 150g2连接，通路导体95V及96V各自沿主面91a及91b的法线方向贯通模块基板91。
据此，能够经由通路导体95V来将功率放大器10A与外部连接端子150g1 连接，能够经由通路导体96V来将功率放大器20A与外部连接端子150g2连接。因此，作为功率放大器10A和20A的散热路径，能够排除仅经由模块基板91 内的布线中的热阻大的沿xy平面方向的平面布线图案的散热路径。并且，由于通路导体95V与通路导体96V在模块基板91内是分开的，因此能够抑制在功率放大器10A与功率放大器20A之间进行热的授受。另外，通路导体95V 及96V形成为沿主面91a和91b的法线方向贯通，因此热阻极低，因此能够高效地将来自功率放大器10A的发热和来自功率放大器20A的发热通过独立的散热路径向高频模块1的外部散发。因此，能够提供一种提高了从功率放大器10A和20A向外部基板的散热性的小型的高频模块1。
另外，在高频模块1中，也可以是，通路导体95V及96V中的至少一方具有沿主面91a的法线方向延伸的多个柱状导体在上述法线方向上级联连接而成的结构，具有在俯视模块基板91的情况下上述多个柱状导体均重叠的区域。
据此，通路导体95V及96V中的至少一方的热阻极低，因此能够高效地将来自功率放大器10A或20A的发热向高频模块1的外部散热。
另外，在高频模块1中，也可以是，在俯视模块基板91的情况下，在主面91a，地电极10g的形成区域包含通路导体95V的形成区域，地电极20g的形成区域包含通路导体96V的形成区域。
据此，能够使功率放大器10A的地电极10g与通路导体95V的接触面积最大，因此能够降低该连接界面处的热阻。另外，能够使功率放大器20A的地电极20g与通路导体96V的接触面积最大，因此能够降低该连接界面处的热阻。因此，能够维持从功率放大器10A及20A向外部基板的高散热性。
另外，在高频模块1中，也可以是，功率放大器10A和功率放大器20A包含于1个第一半导体IC。
据此，能够使发送放大电路小型化，并且能够高效地将来自功率放大器 10A的发热和来自功率放大器20A的发热通过独立的散热路径向高频模块1 的外部散发。
另外，在高频模块1中，也可以是，功率放大器10A具有彼此级联连接的多个第一放大元件，功率放大器20A具有彼此级联连接的多个第二放大元件，地电极10g与多个第一放大元件中的配置于最后级的第一放大元件连接，地电极20g与多个第二放大元件中的配置于最后级的第二放大元件连接。
据此，通路导体95V连接于上述多个第一放大元件中发热量最大的最后级的第一放大元件，因此能够将来自功率放大器10A的发热有效地向高频模块1的外部散发。另外，通路导体96V连接于上述多个第二放大元件中发热量最大的最后级的第二放大元件，因此能够将来自功率放大器20A的发热有效地向高频模块1的外部散发。
另外，在高频模块1中，也可以是，功率放大器10A具有放大元件12及13，功率放大器20A具有放大元件22及23，高频模块1还具备：输出变压器15，其具有初级侧线圈15a和次级侧线圈15b；以及输出变压器25，其具有初级侧线圈25a和次级侧线圈25b，初级侧线圈15a的一端与放大元件12的输出端子连接，初级侧线圈15a的另一端与放大元件13的输出端子连接，次级侧线圈15b 的一端与发送放大电路10的输出端子116连接，初级侧线圈25a的一端与放大元件22的输出端子连接，初级侧线圈25a的另一端与放大元件23的输出端子连接，次级侧线圈25b的一端与发送放大电路20的输出端子126连接，功率放大器10A及输出变压器15构成发送放大电路10，功率放大器20A及输出变压器25构成发送放大电路20，地电极10g与放大元件12及13连接，地电极20g与放大元件22及23连接。
据此，放大元件12和13以反相相位进行动作，因此能够抑制发送放大电路10的功率增益(power gain)的下降。另外，放大元件22和23以反相相位进行动作，因此能够抑制发送放大电路20的功率增益的下降。另外，被放大元件 12和13放大后的非反相信号与反相信号合成，被放大元件22和23放大后的非反相信号与反相信号合成，因此能够降低高频模块1中的谐波成分等不需要的波。
另外，也可以是，高频模块1还具备PA控制电路80，该PA控制电路80对功率放大器10A和20A进行控制，PA控制电路80配置于主面91b。
据此，功率放大器10A及20A与对功率放大器10A和20A进行控制的PA控制电路80安装于两面，因此能够使高频模块1小型化。另外，能够抑制功率放大器10A和20A接受到数字噪声。因此，能够抑制从功率放大器10A和20A 输出的高频信号的信号质量的劣化。
另外，也可以是，高频模块1还具备开关42，该开关42与功率放大器10A 的输出端子及功率放大器20A的输出端子连接，开关42配置于主面91b。
据此，功率放大器10A及20A与供功率放大器10A和20A的输出信号通过的开关42安装于两面，因此能够使高频模块1小型化。另外，能够抑制从功率放大器10A和20A输出的发送信号经由开关42的断开电容而泄漏到非连接的发送路径或接收路径。因此，能够抑制从功率放大器10A和20A输出的高频信号的信号质量的劣化。
另外，也可以是，高频模块1还具备开关41，该开关41与功率放大器10A 的输入端子及功率放大器20A的输入端子连接，开关41配置于主面91b。
据此，功率放大器10A及20A与供向功率放大器10A和20A输入的输入信号通过的开关41安装于两面，因此能够使高频模块1小型化。另外，能够抑制从发送输入端子输入的发送信号经由开关41的断开电容而泄漏到非连接的功率放大器。因此，能够抑制从功率放大器10A和20A输出的高频信号的信号质量的劣化。
另外，在高频模块1中，也可以是，PA控制电路80、开关41以及开关42 包含于1个半导体IC 70。
由此，PA控制电路80、开关41及42接近，因此能够使高频模块1小型化。另外，能够缩短将PA控制电路80与开关41连结的控制布线、以及将PA控制电路80与开关42连结的控制布线，因此能够抑制从该控制布线产生噪声。
另外，也可以是，在俯视模块基板91的情况下，半导体IC 70不与功率放大器10A及20A重叠。
据此，在主面91b的相当于功率放大器10A及20A的散热路径的区域内不配置半导体IC 70，因此能够抑制PA控制电路80、开关41及42由于来自功率放大器10A及20A的发热而特性劣化。
另外，也可以是，高频模块1还具备配置于主面91b的低噪声放大器30，在俯视模块基板91的情况下，在半导体IC 70与低噪声放大器30之间配置有被设定为地电位的外部连接端子150。
据此，在对接收电路的接收灵敏度有较大影响的低噪声放大器30与对数字控制信号进行输入输出的PA控制电路80之间配置被用作地电极的外部连接端子150，因此能够抑制因数字噪声导致的接收灵敏度的劣化。另外，对发送信号进行放大的功率放大器10A及20A与对接收信号进行放大的低噪声放大器30分开配置于两面，因此能够提高发送接收间的隔离度。
另外，通信装置5具备：天线2；RFIC 3，其对由天线2发送接收的高频信号进行处理；以及高频模块1，其在天线2与RFIC 3之间传输高频信号。
由此，能够提供一种提高了散热性的支持多频段的通信装置5。
(其它实施方式等)
以上，列举了实施方式、实施例以及变形例来说明了本实用新型的实施方式所涉及的高频模块和通信装置，但是本实用新型所涉及的高频模块和通信装置不限定于上述实施方式、实施例以及变形例。将上述实施方式、实施例以及变形例中的任意的结构要素进行组合来实现的其它实施方式、对上述实施方式、实施例以及变形例实施本领域技术人员在不脱离本实用新型的主旨的范围内想到的各种变形来获得的变形例、内置有上述高频模块和通信装置的各种设备也包含于本实用新型。
例如，在上述实施方式、实施例以及变形例所涉及的高频模块和通信装置中，也可以在对附图所公开的各电路元件和信号路径进行连接的路径之间***其它的电路元件和布线等。
产业上的可利用性
本实用新型作为配置于支持多频段的前端部的高频模块，能够广泛利用于便携式电话等通信设备。

Claims (13)

1.一种高频模块，其特征在于，具备：
模块基板，其具有彼此相向的第一主面和第二主面；
第一功率放大器，其配置于所述第一主面，能够对第一频带的发送信号进行放大；
第二功率放大器，其配置于所述第一主面，能够对与所述第一频带不同的第二频带的发送信号进行放大；
多个外部连接端子，所述多个外部连接端子配置于所述第二主面；
第一通路导体，其形成于所述模块基板内，将所述第一主面与所述第二主面相连；以及
第二通路导体，其形成于所述模块基板内，将所述第一主面与所述第二主面相连，
其中，所述第一通路导体与所述第二通路导体在所述模块基板内是分开的，
所述第一通路导体的一端在所述第一主面与所述第一功率放大器的第一地电极连接，所述第一通路导体的另一端在所述第二主面与所述多个外部连接端子中的被设定为地电位的第一外部连接端子连接，
所述第二通路导体的一端在所述第一主面与所述第二功率放大器的第二地电极连接，所述第二通路导体的另一端在所述第二主面与所述多个外部连接端子中的被设定为地电位的第二外部连接端子连接，
所述第一通路导体和所述第二通路导体分别沿所述第一主面的法线方向贯通所述模块基板。
2.根据权利要求1所述的高频模块，其特征在于，
所述第一通路导体和所述第二通路导体中的至少一方具有沿所述第一主面的法线方向延伸的多个柱状导体在所述法线方向上进行级联连接而成的结构，具有在俯视所述模块基板的情况下所述多个柱状导体均重叠的区域。
3.根据权利要求1或2所述的高频模块，其特征在于，
在俯视所述模块基板的情况下，在所述第一主面，所述第一地电极的形成区域包含所述第一通路导体的形成区域，所述第二地电极的形成区域包含所述第二通路导体的形成区域。
4.根据权利要求1或2所述的高频模块，其特征在于，
所述第一功率放大器和所述第二功率放大器包含于1个第一半导体集成电路。
5.根据权利要求1或2所述的高频模块，其特征在于，
所述第一功率放大器具有彼此级联连接的多个第一放大元件，
所述第二功率放大器具有彼此级联连接的多个第二放大元件，
所述第一地电极与所述多个第一放大元件中的配置于最后级的第一放大元件连接，
所述第二地电极与所述多个第二放大元件中的配置于最后级的第二放大元件连接。
6.根据权利要求1或2所述的高频模块，其特征在于，
所述第一功率放大器具有第三放大元件和第四放大元件，
所述第二功率放大器具有第五放大元件和第六放大元件，
所述高频模块还具备：
第一输出变压器，其具有第一线圈和第二线圈；以及
第二输出变压器，其具有第三线圈和第四线圈，
所述第一功率放大器和所述第一输出变压器构成第一发送放大电路，
所述第二功率放大器和所述第二输出变压器构成第二发送放大电路，
所述第一线圈的一端与所述第三放大元件的输出端子连接，所述第一线圈的另一端与所述第四放大元件的输出端子连接，所述第二线圈的一端与所述第一发送放大电路的输出端子连接，
所述第三线圈的一端与所述第五放大元件的输出端子连接，所述第三线圈的另一端与所述第六放大元件的输出端子连接，所述第四线圈的一端与所述第二发送放大电路的输出端子连接，
所述第一地电极与所述第三放大元件及所述第四放大元件连接，
所述第二地电极与所述第五放大元件及所述第六放大元件连接。
7.根据权利要求1或2所述的高频模块，其特征在于，
还具备对所述第一功率放大器和所述第二功率放大器进行控制的控制电路，
所述控制电路配置于所述第二主面。
8.根据权利要求1或2所述的高频模块，其特征在于，
还具备与所述第一功率放大器的输出端子及所述第二功率放大器的输出端子连接的第一开关，
所述第一开关配置于所述第二主面。
9.根据权利要求1或2所述的高频模块，其特征在于，
还具备与所述第一功率放大器的输入端子及所述第二功率放大器的输入端子连接的第二开关，
所述第二开关配置于所述第二主面。
10.根据权利要求1或2所述的高频模块，其特征在于，还具备：
控制电路，其对所述第一功率放大器和所述第二功率放大器进行控制；
第一开关，其与所述第一功率放大器的输出端子及所述第二功率放大器的输出端子连接；以及
第二开关，其与所述第一功率放大器的输入端子及所述第二功率放大器的输入端子连接，
其中，所述控制电路、所述第一开关以及所述第二开关包含于1个第二半导体集成电路，
所述第二半导体集成电路配置于所述第二主面。
11.根据权利要求10所述的高频模块，其特征在于，
在俯视所述模块基板的情况下，所述第二半导体集成电路不与所述第一功率放大器及所述第二功率放大器重叠。
12.根据权利要求10所述的高频模块，其特征在于，
还具备低噪声放大器，该低噪声放大器配置于所述第二主面，能够对接收信号进行放大，
在俯视所述模块基板的情况下，在所述第二半导体集成电路与所述低噪声放大器之间配置有所述多个外部连接端子中的被设定为地电位的外部连接端子。
13.一种通信装置，其特征在于，具备：
天线；
射频信号处理电路，其对由所述天线发送接收的高频信号进行处理；以及
根据权利要求1～12中的任一项所述的高频模块，其在所述天线与所述射频信号处理电路之间传输所述高频信号。
CN202120809175.2U 2020-04-23 2021-04-20 高频模块和通信装置 Active CN215186736U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020-076984 2020-04-23
JP2020076984A JP2021175073A (ja) 2020-04-23 2020-04-23 高周波モジュールおよび通信装置

Publications (1)

Publication Number Publication Date
CN215186736U true CN215186736U (zh) 2021-12-14

Family

ID=77271484

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120809175.2U Active CN215186736U (zh) 2020-04-23 2021-04-20 高频模块和通信装置

Country Status (5)

Country Link
US (1) US11496169B2 (zh)
JP (1) JP2021175073A (zh)
KR (1) KR102543348B1 (zh)
CN (1) CN215186736U (zh)
DE (1) DE202021102076U1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021072349A (ja) * 2019-10-30 2021-05-06 株式会社村田製作所 高周波モジュール及び通信装置
JP2021164022A (ja) * 2020-03-31 2021-10-11 株式会社村田製作所 高周波モジュール及び通信装置
WO2023112651A1 (ja) * 2021-12-16 2023-06-22 株式会社村田製作所 高周波モジュール及び信号増幅方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6329879B1 (en) * 1998-11-12 2001-12-11 Hitachi, Ltd. High frequency power amplifier system and wireless communication system
SE517852C2 (sv) * 1999-12-15 2002-07-23 Ericsson Telefon Ab L M Effekttransistormodul, effektförstärkare samt förfarande vid framställning därav
JP3960277B2 (ja) * 2002-10-23 2007-08-15 株式会社村田製作所 高周波モジュールおよび通信装置
TW200520201A (en) * 2003-10-08 2005-06-16 Kyocera Corp High-frequency module and communication apparatus
JP2007221490A (ja) * 2006-02-17 2007-08-30 Renesas Technology Corp ヘテロ接合バイポーラトランジスタを用いたｒｆパワーモジュール
KR101141381B1 (ko) * 2010-08-16 2012-07-13 삼성전기주식회사 크로스토크 저감을 위한 통신 회로
EP2614143B1 (en) 2010-09-08 2018-11-07 Baylor College Of Medicine Immunotherapy of non-small lung cancer using genetically engineered gd2-specific t cells
US10643962B1 (en) * 2013-02-20 2020-05-05 Micro Mobio Corporation World band radio frequency front end module, system and method of power sensing thereof
TWI686113B (zh) * 2017-06-22 2020-02-21 上海兆芯集成電路有限公司 印刷電路板和半導體封裝結構
JP2020028108A (ja) * 2018-08-10 2020-02-20 株式会社村田製作所 電力増幅モジュール

Also Published As

Publication number Publication date
DE202021102076U1 (de) 2021-07-26
US20210336641A1 (en) 2021-10-28
JP2021175073A (ja) 2021-11-01
KR20210131234A (ko) 2021-11-02
KR102543348B1 (ko) 2023-06-14
US11496169B2 (en) 2022-11-08

Similar Documents

Publication Publication Date Title
CN213213462U (zh) 高频模块和通信装置
CN215186736U (zh) 高频模块和通信装置
CN215186735U (zh) 高频模块和通信装置
CN214959529U (zh) 高频模块和通信装置
CN214851218U (zh) 高频模块和通信装置
CN213879809U (zh) 高频模块和通信装置
CN213213459U (zh) 高频模块和通信装置
CN216699995U (zh) 高频模块和通信装置
CN213879810U (zh) 高频模块和通信装置
JP2021197642A (ja) 高周波モジュールおよび通信装置
CN214851219U (zh) 高频模块和通信装置
CN214851217U (zh) 高频模块和通信装置
CN214851215U (zh) 高频模块和通信装置
KR102638896B1 (ko) 고주파 모듈 및 통신장치
CN214851214U (zh) 高频模块和通信装置
WO2021241339A1 (ja) 高周波モジュールおよび通信装置

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant