CN214896522U - 一种放电控制电路、板卡及计算机设备 - Google Patents
一种放电控制电路、板卡及计算机设备 Download PDFInfo
- Publication number
- CN214896522U CN214896522U CN202023200338.1U CN202023200338U CN214896522U CN 214896522 U CN214896522 U CN 214896522U CN 202023200338 U CN202023200338 U CN 202023200338U CN 214896522 U CN214896522 U CN 214896522U
- Authority
- CN
- China
- Prior art keywords
- power supply
- pin
- voltage
- control circuit
- discharge control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
本实用新型实施例提供一种放电控制电路、板卡及计算机设备,放电控制电路,用于控制主电源的放电,放电控制电路包括电源转换芯片和MOS管;电源转换芯片包括电源输入引脚、电源输出引脚和电压指示引脚;MOS管包括通断控制端、主电源输入端和接地端;电源输入引脚用于与工作电源电连接,电源输出引脚用于输出满足后级电路工作的预设电压;电压指示引脚与通断控制端电连接,主电源输入端用于与主电源电连接,接地端与公共地电连接;在预设电压降低的情况下,电压指示引脚通过通断控制端控制主电源输入端和接地端导通。本实用新型实施例提供的一种放电控制电路,借助于MOS管较低导通电阻、开关速度快的动作特性,可以实现主电源的快速放电。
Description
技术领域
本实用新型涉及放电控制技术领域,特别是涉及一种放电控制电路、板卡及计算机设备。
背景技术
在计算机设备中,处理器、桥片、硬盘、风扇等不同硬件通常采用不同的电压的电源工作。
目前,通常采用DC-DC芯片将电源输入的电压转化为各个硬件所需的工作电压。在计算机主板的启动过程中,各个硬件通常遵从设计好的上电顺序依次上电启动,从而确保软件与硬件功能相适配。
然而,当计算机设备关机,板卡掉电时,一方面,由于DC-DC芯片内部为集成的肖特基二极管,导致板卡掉电过程中放电速度较慢。另一方面,各个硬件工作所需主电源直接来自于供电端口,或者经由DC-DC芯片进行转换得到,受主电源入口侧滤波电容以及各个硬件所需工作电压的滤波电容的影响,由于放电过程电容充电,也导致放电速度较为缓慢。因而,一旦放电未完成的情况下迅速上电,可能导致板卡上一些配置信号工作在不确定的状态,极易损坏硬件器件及计算机设备。
实用新型内容
本实用新型提供一种放电控制电路、板卡及计算机设备,以解决现有的电源放电速度缓慢的问题。
本实用新型实施例提供一种放电控制电路,用于控制主电源的放电,所述放电控制电路包括电源转换芯片和MOS管;
所述电源转换芯片包括电源输入引脚、电源输出引脚和电压指示引脚;所述MOS管包括栅极、源极和漏极;
所述电源输入引脚用于与工作电源电连接,所述电源输出引脚用于输出满足后级电路工作的预设电压;所述电压指示引脚与所述栅极电连接,所述源极和所述漏极中一个与所述主电源电连接,另一个与公共地电连接;
在所述预设电压降低的情况下,所述电压指示引脚通过所述栅极控制所述源极和所述漏极导通。
可选地,所述电源转换芯片为DC-DC芯片,所述电源输出引脚为核心电压输出引脚,所述电压指示引脚为输出电压良好指示引脚;
所述电压指示引脚连接有第一上拉电阻。
可选地,所述MOS管为PMOS管,所述源极与所述主电源电连接,所述漏极与所述公共地电连接;
所述PMOS管的栅极上连接有第二上拉电阻。
可选地,所述MOS管为NMOS管,所述漏极与所述主电源电连接,所述源极与所述公共地电连接;
所述NMOS管的栅极与所述电压指示引脚之间连接有反相器。
可选地,所述MOS管与所述公共地之间连接有下拉电阻。
可选地,所述电压指示引脚和所述栅极之间连接有限流电阻。
可选地,所述电源输入引脚与所述工作电源之间连接有低通滤波器。
可选地,所述主电源的电压为12V、5V、3.3V或2.5V。
本实用新型实施例还提供了一种板卡,所述板卡包括前述的放电控制电路。
本实用新型实施例还提供了一种计算机设备,所述计算机设备包括前述的板卡。
相对于现有技术,本实用新型具备如下优点:
本实用新型实施例提供的一种放电控制电路,该电路包括电源转换芯片和MOS管。通过将电源转换芯片的电压指示引脚与MOS管的栅极连接,一旦电源转换芯片监测到其电源输出引脚的预设电压降低,即表明此时存在掉电事件。与此同时,由电压指示引脚向MOS管的栅极发送一导通信号,使MOS管的源极和漏极导通,借助于MOS管较低导通电阻、开关速度快的动作特性,实现主电源的快速放电。
附图说明
为了更清楚地说明本实用新型实施例的技术方案,下面将对本实用新型实施例的描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本实用新型实施例提供的一种放电控制电路的示意图;
图2是本实用新型实施例提供的采用PMOS管的放电控制电路的示意图;
图3是本实用新型实施例提供的采用NMOS管的放电控制电路的示意图。
具体实施方式
为使本实用新型的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本实用新型作进一步详细的说明。
参照图1,本实用新型提供了一种放电控制电路,用于控制主电源的放电,所述放电控制电路包括电源转换芯片10和MOS管11;
所述电源转换芯片10包括电源输入引脚101、电源输出引脚102和电压指示引脚103;所述MOS管11包括栅极111、源极112和漏极113;
所述电源输入引脚101用于与工作电源电连接,所述电源输出引脚102用于输出满足后级电路工作的预设电压;所述电压指示引脚103与所述栅极111电连接,所述源极112和所述漏极113中一个与所述主电源电连接,另一个与公共地电连接;
在所述预设电压降低的情况下,所述电压指示引脚103通过所述栅极111控制所述源极112和所述漏极113导通。
具体而言,如图1所示,给出了本实用新型实施例的一种放电控制电路的示意图。该放电控制电路用于控制与该电路连接的主电源的放电。该放电控制电路包括电源转换芯片10和MOS管(Metal Oxide Semiconductor,金属氧化物半导体场效应晶体管)11。需要说明的是,电源转换芯片10为将工作电源的电压转换为后级电路所需预设工作电压的器件,电源转换芯片10可以包括电源输入引脚101、电源输出引脚102和电压指示引脚103,电源输入引脚101可与外部的工作电源连接,例如,该工作电源可以为12V、5V或其他满足电源转换芯片10自身输入要求的电源,通过电源输入引脚101向放电控制电路供电,可以使得电源转换芯片10正常工作,进而由电源转换芯片10输出所需的工作电压以及电压指示信号。电源输出引脚102为与后级电路连接的引脚,例如,电源输出引脚102可以是与CPU(CentralProcessing Unit,中央处理器)连接的引脚,向CPU提供1.1V的核心电压,以驱动CPU核心芯片工作。电源输出引脚102也可以是向桥片或者硬盘等其他硬件供电的引脚。电压指示引脚103用于对电源输出引脚102的电压升高或者降低的变化情况进行指示。例如,当电源输出引脚102的电压从0升高至预设电压时,电压指示引脚103可以向外输出一高电平的指示信号,以表明电源输出引脚102的电压已经满足工作条件。需要说明的是,本实用新型实施例中,工作电源为使电源转换芯片10可以正常工作的电源,主电源为板卡上具体硬件功能模块运行所需的电源,工作电源与主电源的电压可以相同,也可以不同。当电源转换芯片10为DC-DC芯片时,其工作电源的电压通常大于或等于5V。
如图1所示,在本实用新型实施例中,主电源作为需要快速放电的对象,可以连接在MOS管11的源极112和漏极113中一个电极上,MOS管11剩下的另一个电极可以与电路的公共地连接。容易理解的是,当源极112和漏极113导通时,主电源即与公共地连接,达到快速放电的目的。
MOS管11的栅极111是否触发决定着源极112和漏极113的通断。在电源转换芯片10监测到电源输出引脚102的预设电压降低时,电压指示引脚103向与之连接的栅极111输出控制信号使栅极111触发,通过栅极111控制源极112和漏极113导通。
本实用新型实施例提供的一种放电控制电路,该电路包括电源转换芯片和MOS管。通过将电源转换芯片的电压指示引脚与MOS管的栅极连接,一旦电源输入端发生掉电行为,电源转换芯片可以监测到其电源输出引脚的预设电压降低,即表明此时存在掉电事件。与此同时,由电压指示引脚向MOS管的栅极发送一导通信号,使MOS管的源极和漏极导通,借助于MOS管较低导通电阻、开关速度快的动作特性,实现主电源的快速放电。
可选地,参照图1,所述电源转换芯片10为DC-DC芯片,所述电源输出引脚102为核心电压输出引脚,所述电压指示引脚103为输出电压良好指示引脚;
所述电压指示引脚103连接有第一上拉电阻20。
具体而言,如图1所示,一种实施方式中,电源转换芯片10可以为DC-DC芯片,例如,型号为LTM4644IY#PBF的芯片。遵从行业规范,DC-DC芯片提供了核心电压输出引脚和输出电压良好指示引脚。核心电压输出引脚Vout即电源输出引脚102,可以向CPU提供1.1V的核心电压。输出电压良好指示引脚PGOOD即电压指示引脚103。
DC-DC芯片基于其内部集成电路的控制逻辑,可以在电源输出引脚102的电压达到预设电压的90%时,触发电压指示引脚103输出高电平信号,以表明与电源输出引脚102连接的器件上电完毕。例如,当电源输出引脚102与CPU连接时,若电源输出引脚102的电压提升至0.99V,电压指示引脚103即可输出高电平信号。若电源输出引脚102的电压降低至预设电压的90%时,触发电压指示引脚103输出低电平信号,以表明器件开始掉电。例如,当电源输出引脚102与CPU连接时,若电源输出引脚102的电压从1.1V降低至0.99V,电压指示引脚103即可输出低电平信号。从而,利用电压指示引脚103输出的信号可以控制与之相连的MOS管动作导通。
需要说明的是,当使用DC-DC芯片作为电源转换芯片10时,由于电压指示引脚103为OD(Open Drain,漏极开路)输出,因此还需要在电压指示引脚103上连接第一上拉电阻20,通过第一上拉电阻20维持电压指示引脚103的高电平输出。
可选地,参照图2,所述MOS管11为PMOS管,所述源极112与所述主电源电连接,所述漏极113与所述公共地电连接;
所述PMOS管的栅极111上连接有第二上拉电阻21。
具体而言,如图2所示,一种实施方式中,上述的MOS管11可以为PMOS管,可将PMOS管的源极112与主电源电连接,将漏极113与所述公共地电连接,在PMOS管的栅极111上连接第二上拉电阻21。第二上拉电阻21可以使得栅极111维持在高电平状态,保持源极112与漏极113断开,维持主电源向电路正常供电。一旦PMOS管的栅极111接收到来自电压指示引脚103的低电平信号,随即迅速触发栅极111工作,进而使得源极112与漏极113导通,也即主电源与公共地导通,可以实现主电源的快速放电。
可选地,参照图3,所述MOS管11为NMOS管,所述漏极113与所述主电源电连接,所述源极112与所述公共地电连接;
所述NMOS管的栅极111与所述电压指示引脚103之间连接有反相器22。
具体而言,如图3所示,一种实施方式中,上述的MOS管11可以为NMOS管,可将NMOS管的源极112与公共地电连接,将漏极113与主电源电连接,在NMOS管的栅极111与电压指示引脚103之间连接反相器22。反相器22可以将电压指示引脚103输出的低电平反相转换为高电平,从而,当该高电平信号输入至NMOS管的栅极111后,即可触发NMOS管的源极112与漏极113导通,也即主电源与公共地导通,可以实现主电源的快速放电。
因此,对于MOS管11的选择使用,可以为PMOS管或者NMOS管,在MOS管11***对应使用上拉电阻或者反相器即可,实际中,可基于与后级电路或其它功能的协调关系选择,本实用新型实施例对此不做约束。
可选地,参照图1,所述MOS管11与所述公共地之间连接有下拉电阻23。
具体而言,如图1所示,一种实施方式中,在MOS管11与公共地之间连接有下拉电阻23。对于PMOS管,如图2所示,下拉电阻23连接在漏极113与公共地之间。对于NMOS管,如图3所示,下拉电阻23连接在源极112与公共地之间。从而,在该位置设置合适参数的下拉电阻23,可以进一步调节放电速度的快慢。
可选地,参照图1,所述电压指示引脚103和所述栅极111之间连接有限流电阻24。
具体而言,如图1所示,一种实施方式中,为了保护作为开关的MOS管11,电压指示引脚103和栅极111之间连接有限流电阻24,避免MOS管11的意外损坏。需要说明的是,该限流电阻24的阻值可根据电压指示引脚103和栅极111之间的电势差以及该电路上的电流大小确定,可以理解的是,栅极111上所接收到的电压信号还需满足MOS管11的触发条件。
可选地,参照图1,所述电源输入引脚101与所述工作电源之间连接有低通滤波器25。
具体而言,如图1所示,一种实施方式中,为了得到稳定可靠波动较小的电源,可以在电源输入引脚101与工作电源之间连接低通滤波器25。示例性地,低通滤波器25可以为磁珠和电容组成的LC低通滤波器。利用低通滤波器25滤除工作电源中的杂波信号。
可选地,所述主电源的电压为12V、5V、3.3V或2.5V。
具体而言,一种实施方式中,上述连接到MOS管11上的主电源可以是12V、5V、3.3V或2.5V的电源,可以理解的是,该主电源的电压在满足具体硬件运行需求时,还需满足MOS管11导通特性所要求的最低值。12V电源主要供给PCI-E(Peripheral ComponentInterconnect Express,高速串行计算机扩展总线)插槽、PCI(Peripheral ComponentInterconnect,外设部件互连总线)插槽以及风扇接口使用,5V电源可以供给USB(Universal Serial Bus,通用串行总线)接口使用,3.3V可以供给内存插槽使用,2.5V可以供给低压内存使用。从而,上述放电控制电路可以对满足不同硬件的快速放电需求。
本实用新型实施例还公开了一种板卡,所述板卡包括前述实施例公开的放电控制电路。
在实际应用中,上述的放电控制电路可以应用于家用计算机主板、显卡工控机主板、微型嵌入式***的主板或等其他扩展板卡上,从而,适应各种板卡快速放电的需求,避免极短时间内重启导致板卡启动故障甚至造成板卡损坏。此外,对于板卡的尺寸,本实用新型实施例也不做限制,即无论是ATX(Advanced Technology Extended)主板还是BTX(Balanced Technology Extended)主板或者工控领域的非标板卡,均可应用上述放电控制电路实现快速放电。
本实用新型实施例还公开了一种计算机设备,所述计算机设备包括前述的板卡。
需要说明的是,装载有前述板卡的计算机设备可以是家用消费级的电脑、也可以为商业领域实用的服务器设备或工业领域使用的工控计算机,从而,可以提升各种类型计算机设备的使用安全性。
以上所述,仅为本实用新型的具体实施方式,但本实用新型的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本实用新型的保护范围之内。因此,本实用新型的保护范围应以权利要求的保护范围为准。
应当指出,对于本技术领域的普通技术人员来说,在不脱离本实用新型所述原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本实用新型的保护范围。
最后,还需要说明的是,在本文中,诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。
以上对本实用新型所提供的一种放电控制电路、板卡和计算机设备,进行了详细介绍,本文中应用了具体个例对本实用新型的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本实用新型的结构及其核心思想;同时,对于本领域的一般技术人员,依据本实用新型的思想,在具体实施方式及应用范围上均会有改变之处,综上所述,本说明书内容不应理解为对本实用新型的限制。
Claims (10)
1.一种放电控制电路,用于控制主电源的放电,其特征在于,所述放电控制电路包括电源转换芯片和MOS管;
所述电源转换芯片包括电源输入引脚、电源输出引脚和电压指示引脚;所述MOS管包括栅极、源极和漏极;
所述电源输入引脚用于与工作电源电连接,所述电源输出引脚用于输出满足后级电路工作的预设电压;所述电压指示引脚与所述栅极电连接,所述源极和所述漏极中一个与所述主电源电连接,另一个与公共地电连接;
在所述预设电压降低的情况下,所述电压指示引脚通过所述栅极控制所述源极和所述漏极导通。
2.根据权利要求1所述的放电控制电路,其特征在于,所述电源转换芯片为DC-DC芯片,所述电源输出引脚为核心电压输出引脚,所述电压指示引脚为输出电压良好指示引脚;
所述电压指示引脚连接有第一上拉电阻。
3.根据权利要求2所述的放电控制电路,其特征在于,所述MOS管为PMOS管,所述源极与所述主电源电连接,所述漏极与所述公共地电连接;
所述PMOS管的栅极上连接有第二上拉电阻。
4.根据权利要求2所述的放电控制电路,其特征在于,所述MOS管为NMOS管,所述漏极与所述主电源电连接,所述源极与所述公共地电连接;
所述NMOS管的栅极与所述电压指示引脚之间连接有反相器。
5.根据权利要求1-4任一项所述的放电控制电路,其特征在于,所述MOS管与所述公共地之间连接有下拉电阻。
6.根据权利要求5所述的放电控制电路,其特征在于,所述电压指示引脚和所述栅极之间连接有限流电阻。
7.根据权利要求1-4任一项所述的放电控制电路,其特征在于,所述电源输入引脚与所述工作电源之间连接有低通滤波器。
8.根据权利要求7所述的放电控制电路,其特征在于,所述主电源的电压为12V、5V、3.3V或2.5V。
9.一种板卡,其特征在于,所述板卡包括权利要求1至8任一项所述的放电控制电路。
10.一种计算机设备,其特征在于,所述计算机设备包括权利要求9所述的板卡。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023200338.1U CN214896522U (zh) | 2020-12-25 | 2020-12-25 | 一种放电控制电路、板卡及计算机设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202023200338.1U CN214896522U (zh) | 2020-12-25 | 2020-12-25 | 一种放电控制电路、板卡及计算机设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN214896522U true CN214896522U (zh) | 2021-11-26 |
Family
ID=78911140
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202023200338.1U Active CN214896522U (zh) | 2020-12-25 | 2020-12-25 | 一种放电控制电路、板卡及计算机设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN214896522U (zh) |
-
2020
- 2020-12-25 CN CN202023200338.1U patent/CN214896522U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10658860B2 (en) | Electronic device, charger within the electronic device, and detecting method for detecting abnormal status of connector of electronic device | |
US20130318389A1 (en) | Power supply management system and method | |
US8147138B2 (en) | Power supply circuit for motherboard | |
TW201010229A (en) | Technique for combing in-rush current limiting and short circuit current limiting | |
CN210804315U (zh) | 一种上电自动开机电路及主板 | |
CN103970248A (zh) | 电源管理电路与方法以及计算机*** | |
US8201003B2 (en) | Circuit for preventing computer power down sequence failure | |
US8806255B2 (en) | Interface connection control based on voltage at input rail | |
US20140095916A1 (en) | Power supply circuit for pci-e and motherboard having same | |
US20110055600A1 (en) | Power supply control circuit and method | |
US11594870B2 (en) | Systems and methods for extending fault timer to prevent overcurrent protection shutdown during powering on of information handling system | |
TWI582575B (zh) | 電子裝置 | |
US9570922B2 (en) | Charging method and electronic device | |
CN214896522U (zh) | 一种放电控制电路、板卡及计算机设备 | |
JP2002218645A (ja) | 電源保護回路及びリムーバブルディスク装置 | |
CN102346529B (zh) | 电源控制电路 | |
US8166329B2 (en) | Circuit for facilitating computer system waking up from sleep state | |
CN217085709U (zh) | 一种控制电路、主板及电子设备 | |
US8230251B2 (en) | Time sequence control circuit | |
US8001408B2 (en) | Dual voltage switching circuit | |
TW202113546A (zh) | 具高開關機準確度之內嵌式電源供應器和相關電腦系統 | |
CN219609632U (zh) | 一种强制断电下保护中央处理器的cmos功能的电路 | |
US9553447B2 (en) | Electronic device and motherboard and protecting circuit of electronic device | |
CN103901959A (zh) | 主机板及其电源管理方法 | |
CN105988962A (zh) | 过电流侦测***及侦测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |