CN214703866U - 一种集成功率管的同步整流芯片的雪崩能量测试电路 - Google Patents

一种集成功率管的同步整流芯片的雪崩能量测试电路 Download PDF

Info

Publication number
CN214703866U
CN214703866U CN202120498506.5U CN202120498506U CN214703866U CN 214703866 U CN214703866 U CN 214703866U CN 202120498506 U CN202120498506 U CN 202120498506U CN 214703866 U CN214703866 U CN 214703866U
Authority
CN
China
Prior art keywords
power tube
circuit
pulse width
resistor
width modulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202120498506.5U
Other languages
English (en)
Inventor
沈翔
周志强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dongke Semiconductor Anhui Co ltd
Original Assignee
Dongke Semiconductor Anhui Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dongke Semiconductor Anhui Co ltd filed Critical Dongke Semiconductor Anhui Co ltd
Priority to CN202120498506.5U priority Critical patent/CN214703866U/zh
Application granted granted Critical
Publication of CN214703866U publication Critical patent/CN214703866U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本实用新型实施例涉及一种集成功率管的同步整流芯片的雪崩能量测试电路，包括：脉宽调制输出控制电路、图腾柱输出电路和测试电路；脉宽调制输出控制电路中，第一电压源DC1与时基芯片U1连接，对时基芯片U1供电；脉宽调制控制模块与时基芯片U1连接，调整控制时基芯片U1输出的脉冲宽度调制信号的波形；图腾柱输出电路的输入端接在脉宽调制输出控制电路的输出端，对时基芯片U1的输出电流进行放大增强；测试电路中，功率管Q3的栅极接图腾柱输出电路的输出端，第二电压源DC2、电感L1、功率管Q3的漏极、源极和电阻R5串联形成对地回路；集成待测功率管的同步整流芯片DUT中的待测功率管的源极与功率管Q3的源极相接，漏极与与功率管Q3的漏极相接。

Description

一种集成功率管的同步整流芯片的雪崩能量测试电路
技术领域
本实用新型涉及电子电路技术领域，尤其涉及一种集成功率管的同步整流芯片的雪崩能量测试电路。
背景技术
半导体功率管，在材料掺杂浓度较低的PN结中，当PN结反向电压增加时，空间电荷区中的电场随着增强，在电场作用下，电子和空穴不断的与晶体原子发生碰撞，通过这样的碰撞可使束缚在共价键中的价电子碰撞出来，产生自由电子-空穴对。新生载流子在电场作用下撞出其他价电子，又产生新的自由电子和空穴对。如此连锁反应，使得阻挡层中的载流子的数量雪崩式地增加，流过PN结的电流就急剧增大击穿PN结，这种碰撞电离导致击穿称为雪崩击穿，雪崩击穿状态下器件能够消耗的最大能量叫做雪崩能量。
目前，现有技术提供的测试电路及其测试方法只能测试功率管的雪崩能量，比如图1是一种常见的功率管雪崩能量测试电路，其中DC为固定的直流电压，L2为储能电感，Q4为待测功率管，R6为电流检测电阻。通过输入的，脉冲宽度调制信号(PMW)控制待测功率管Q4的开通时间(Ton)给L2电感储能。依据电感峰值电流公式：Ip＝Ton*VDC/L可知，调节待测功率管Q4的开通时间Ton可以控制电感峰值电流Ip的大小，通过测量R6电阻两端的电压差，根据欧姆定律即可得到电感峰值电流Ip的值x，当Q4关闭时，电感L2储存的能量会施加到待测功率管Q4，待测功率管Q4两端电压Vds急剧上升，一直上升到待测功率管Q4的雪崩工作电压Vds(BR)后，待测功率管Q4进入雪崩工作区。根据雪崩能量公式E＝0.5*Ip2*L可知，如果雪崩能量超过待测功率管Q4所能承受的雪崩能量，待测功率管Q4击穿损坏，击穿前所测得的Ip为Q4最大承受脉冲电流，因而可以算出Q4极限雪崩能量E。其波形示意图如图2所示。
这种测试电路和测试方法在实际运用中非常有局限性。该雪崩测试电路需要驱动待测功率管的栅极来控制功率管的开通/关断时间，但是对于集成功率管的同步整流芯片来说，待测功率管的栅极内置，无法直接驱动和控制开关时间。
发明内容
本实用新型的目的是提供一种集成功率管的同步整流芯片的雪崩能量测试电路，利用时基芯片产生脉宽调制信号，控制并联在集成有待测功率管的同步整流芯片上的功率管的开通/关断，来测试集成在同步整流芯片中的待测功率管的雪崩能量。
为此，本实用新型实施例提供了一种集成功率管的同步整流芯片的雪崩能量测试电路，包括：脉宽调制输出控制电路、图腾柱输出电路和测试电路；
所述脉宽调制输出控制电路包括：第一电压源DC1、脉宽调制控制模块和时基芯片U1；所述第一电压源DC1与时基芯片U1连接，对时基芯片U1供电；所述脉宽调制控制模块与时基芯片U1连接，调整控制所述时基芯片U1输出的脉冲宽度调制信号的波形；
所述图腾柱输出电路的输入端接在所述脉宽调制输出控制电路的输出端，对时基芯片U1的输出电流进行放大增强；
所述测试电路包括：第二电压源DC2、电感L1、电阻R5、功率管Q3，集成待测功率管的同步整流芯片DUT；
其中，功率管Q3的栅极接图腾柱输出电路的输出端，第二电压源DC2、电感L1、功率管Q3的漏极、源极和电阻R5串联形成对地回路；集成待测功率管的同步整流芯片DUT中的待测功率管的源极与功率管Q3的源极相接，漏极与与功率管Q3的漏极相接。
优选的，在功率管Q3导通状态下，电感L1充电；
在功率管Q3关断后，待测功率管进入雪崩工作区，测得雪崩击穿损坏前的最大雪崩能量。
优选的，所述脉宽调制控制模块包括：可调电阻R1、可调电阻R2、电容C1、电容C2、二极管D1和二极管D2；
二极管D1的阴极与可调电阻R1的一端相接，二极管D1的阳极与二极管D2的阴极相接后接电容C1接第一电压源DC1的负极，二极管D2的阳极与可调电阻R1的另一端相接后接可调电阻R2接第一电压电源DC1的正极；第一电压源DC1的负极接地；
时基芯片U1的触发端与二极管D1的阳极同二极管D2的阴极相接的节点连接，控制电压端接电容C2接地，放电端与二极管D2的阳极和可调电阻R1的另一端相接的节点连接，时基芯片U1的输出端为所述脉宽调制输出控制电路的输出端。
优选的，时基芯片U1具体为NE555。
优选的，图腾柱输出电路包括：NPN三极管Q1、PNP三极管Q2、电阻R3、电阻R4；
NPN三极管Q1和PNP三极管Q2的基极一同接脉宽调制输出控制电路的输出端，电阻R3、NPN三极管Q1、PNP三极管Q2串联在第一电压源DC1的正极和地之间，NPN三极管Q1的发射极与PNP三极管Q2的集电极的相接节点接电阻R4的一端，电阻R4的另一端为所述图腾柱输出电路的输出端。
优选的，所述待测功率管的源极与功率管Q3的源极相接，一同连接电阻R5接地；所述待测功率管的漏极与功率管Q3的漏极相接，一同连接电感L1接第二电压源DC2的正极；第二电压源DC2的负极接地。
优选的，所述集成待测功率管的同步整流芯片DUT包括：所述待测功率管、检测电路和控制电路；
所述控制电路接所述待测功率管的栅极，所述检测电路连接在所述待测功率管的源、漏极之间。
本实用新型实施例提供的集成功率管的同步整流芯片的雪崩能量测试电路与现有测试电路相比，可以测试集成在同步整流芯片中的待测功率管的雪崩能量，解决功率管和控制芯片合封后，无法对成品芯片雪崩能量进行测试的难题，测试电路结构简单，导通/关断时间易于调整可控，并且具有使驱动电流放大的图腾柱输出电路，能够加速导通/关断响应速度，实现集成功率管的同步整流芯片的雪崩能量测试。
附图说明
图1为现有技术提供的一种常见的功率管雪崩能量测试电路图；
图2为现有技术提供的雪崩能量测试波形示意图；
图3为本实用新型实施例提供的一种集成功率管的同步整流芯片的雪崩能量测试电路图。
具体实施方式
下面通过附图和实施例，对本实用新型的技术方案做进一步的详细描述。
本实用新型实施例提供了一种集成功率管的同步整流芯片的雪崩能量测试电路，如图3所示，包括：脉宽调制输出控制电路01、图腾柱输出电路02和测试电路03；
脉宽调制输出控制电路01包括：第一电压源DC1、脉宽调制控制模块和时基芯片U1；第一电压源DC1与时基芯片U1连接，对时基芯片U1供电；脉宽调制控制模块与时基芯片U1连接，调整控制时基芯片U1输出的脉冲宽度调制信号的波形；
具体的，脉宽调制控制模块包括：可调电阻R1、可调电阻R2、电容C1、电容C2、二极管D1和二极管D2；二极管D1的阴极与可调电阻R1的一端相接，二极管D1的阳极与二极管D2的阴极相接后接电容C1接第一电压源DC1的负极，二极管D2的阳极与可调电阻R1的另一端相接后接可调电阻R2接第一电压电源DC1的正极；第一电压源DC1的负极接地；
时基芯片U1在本实施例中具体采用NE555。其触发端TRIG与二极管D1的阳极同二极管D2的阴极相接的节点连接，控制电压端CONT接电容C2接地，放电端DISC与二极管D2的阳极和可调电阻R1的另一端相接的节点连接，时基芯片U1的输出端OUT为所述脉宽调制输出控制电路的输出端。4脚为直接清零端，与外接电源端VCC同接高电平，地端GND接地。
NE555提供两个基准电压VCC/3和2VCC/3，当触发端TRIG的电压超过2/3的VCC电压时，OUT输出低电平，当触发端TRIG的电压低于1/3的VCC电压时，OUT输出高电平。
图腾柱输出电路02的输入端接在脉宽调制输出控制电路01的输出端，对时基芯片U1的输出电流进行放大增强。
具体的，图腾柱输出电路02包括：NPN三极管Q1、PNP三极管Q2、电阻R3、电阻R4；NPN三极管Q1和PNP三极管Q2的基极一同接脉宽调制输出控制电路01的输出端，电阻R3、NPN三极管Q1、PNP三极管Q2串联在第一电压源DC1的正极和地之间，NPN三极管Q1的发射极与PNP三极管Q2的集电极的相接节点接电阻R4的一端，电阻R4的另一端为所述图腾柱输出电路的输出端。
测试电路03包括：第二电压源DC2、电感L1、电阻R5、功率管Q3，集成待测功率管的同步整流芯片DUT。
其中，功率管Q3的栅极接图腾柱输出电路的输出端，第二电压源DC2、电感L1、功率管Q3的漏极、源极和电阻R5串联形成对地回路；集成待测功率管的同步整流芯片DUT中的待测功率管的源极与功率管Q3的源极相接，一同连接电阻R5接地；漏极与与功率管Q3的漏极相接，一同连接电感L1接第二电压源DC2的正极；第二电压源DC2的负极接地。
集成待测功率管的同步整流芯片DUT中包括：待测功率管QDUT、检测电路031和控制电路032；控制电路032接待测功率管QDUT的栅极，检测电路032连接在待测功率管QDUT的源、漏极之间。
本例中，第一电压源DC1具体为12V，第二电压源DC2具体为35V。
本实施例的电路在工作时，通过第一电压源DC1给时基芯片U1供电，由时基芯片U1NE555产生脉冲宽度调制(PWM)信号。
在电路刚上电时，电容C1是低电位，时基芯片U1的OUT端输出高电平，通过电阻R2、二极管D2支路给电容C1充电；当电容C1的电压超过2/3的VCC电压时，OUT端输出低电平；此时二极管D1导通，通过二极管D1、电阻R1支路对C1放电。当放电到电容C1的电压低于1/3的VCC电压时，OUT端再次输出高电平。由于时基芯片U1的RESET端接高电平，所以此电路周期重复对电容C1的充放电过程，由此产生连续的PWM波形；调节电阻R1可控制PWM的关断时间，调节电阻R2可控制PWM的开通时间。
图腾柱输出电路02的目的是增加驱动电流，加快后级功率管的开通和关断速度；由于NE555输出电流小于100ma，所以通过图腾柱输出电路中的NPN三极管Q1和PNP三极管Q2放大驱动电流和下拉电流，电阻R3起限流作用，电阻R4为后接功率管Q3的驱动电阻；当OUT为高电平时，Q1开通，Q2关断，放大驱动电流，当OUT为低电平时，Q1关断，Q2开通，放大下拉电流。
模块电路03中，功率管Q3在开通时间给电感L1储能，并在功率管Q3关断时，将电感L1的能量施加给功率管Q3和集成待测功率管的同步整流芯片DUT，使得它们的Vds达到Vds(BR)。由于功率管Q3的耐压大于集成待测功率管的同步整流芯片DUT的耐压，所以当功率管Q3关断时，集成待测功率管的同步整流芯片DUT的Vds先达到Vds(BR)且进入雪崩工作区，继续增加功率管Q3的开通时间即可增加电感L1的Ip电流，直到集成待测功率管的同步整流芯片DUT中的待测功率管QDUT雪崩击穿损坏，此时测出的Ip即为DUT的最大承受脉冲电流，依据公式E＝0.5*Ip2*L，可得集成功率管的同步整流芯片的最大雪崩能量。
本实用新型实施例提供的集成功率管的同步整流芯片的雪崩能量测试电路与现有测试电路相比，可以测试集成在同步整流芯片中的待测功率管的雪崩能量，解决功率管和控制芯片合封后，无法对成品芯片雪崩能量进行测试的难题，测试电路结构简单，导通/关断时间易于调整可控，并且具有使驱动电流放大的图腾柱输出电路，能够加速导通/关断响应速度，实现集成功率管的同步整流芯片的雪崩能量测试。
以上所述的具体实施方式，对本实用新型的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本实用新型的具体实施方式而已，并不用于限定本实用新型的保护范围，凡在本实用新型的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本实用新型的保护范围之内。

Claims (7)

1.一种集成功率管的同步整流芯片的雪崩能量测试电路，其特征在于，所述雪崩能量测试电路包括：脉宽调制输出控制电路、图腾柱输出电路和测试电路；
所述脉宽调制输出控制电路包括：第一电压源DC1、脉宽调制控制模块和时基芯片U1；所述第一电压源DC1与时基芯片U1连接，对时基芯片U1供电；所述脉宽调制控制模块与时基芯片U1连接，调整控制所述时基芯片U1输出的脉冲宽度调制信号的波形；
所述图腾柱输出电路的输入端接在所述脉宽调制输出控制电路的输出端，对时基芯片U1的输出电流进行放大增强；
所述测试电路包括：第二电压源DC2、电感L1、电阻R5、功率管Q3，集成待测功率管的同步整流芯片DUT；
其中，功率管Q3的栅极接图腾柱输出电路的输出端，第二电压源DC2、电感L1、功率管Q3的漏极、源极和电阻R5串联形成对地回路；集成待测功率管的同步整流芯片DUT中的待测功率管的源极与功率管Q3的源极相接，漏极与功率管Q3的漏极相接。
2.根据权利要求1所述的雪崩能量测试电路，其特征在于，
在功率管Q3导通状态下，电感L1充电；
在功率管Q3关断后，待测功率管进入雪崩工作区，测得雪崩击穿损坏前的最大雪崩能量。
3.根据权利要求1所述的雪崩能量测试电路，其特征在于，所述脉宽调制控制模块包括：可调电阻R1、可调电阻R2、电容C1、电容C2、二极管D1和二极管D2；
二极管D1的阴极与可调电阻R1的一端相接，二极管D1的阳极与二极管D2的阴极相接后接电容C1接第一电压源DC1的负极，二极管D2的阳极与可调电阻R1的另一端相接后接可调电阻R2接第一电压电源DC1的正极；第一电压源DC1的负极接地；
时基芯片U1的触发端与二极管D1的阳极同二极管D2的阴极相接的节点连接，控制电压端接电容C2接地，放电端与二极管D2的阳极和可调电阻R1的另一端相接的节点连接，时基芯片U1的输出端为所述脉宽调制输出控制电路的输出端。
4.根据权利要求3所述的雪崩能量测试电路，其特征在于，所述时基芯片U1具体为NE555。
5.根据权利要求1所述的雪崩能量测试电路，其特征在于，所述图腾柱输出电路包括：NPN三极管Q1、PNP三极管Q2、电阻R3、电阻R4；
NPN三极管Q1和PNP三极管Q2的基极一同接脉宽调制输出控制电路的输出端，电阻R3、NPN三极管Q1、PNP三极管Q2串联在第一电压源DC1的正极和地之间，NPN三极管Q1的发射极与PNP三极管Q2的集电极的相接节点接电阻R4的一端，电阻R4的另一端为所述图腾柱输出电路的输出端。
6.根据权利要求1所述的雪崩能量测试电路，其特征在于，所述待测功率管的源极与功率管Q3的源极相接，一同连接电阻R5接地；所述待测功率管的漏极与功率管Q3的漏极相接，一同连接电感L1接第二电压源DC2的正极；第二电压源DC2的负极接地。
7.根据权利要求1所述的雪崩能量测试电路，其特征在于，所述集成待测功率管的同步整流芯片DUT包括：所述待测功率管、检测电路和控制电路；
所述控制电路接所述待测功率管的栅极，所述检测电路连接在所述待测功率管的源、漏极之间。
CN202120498506.5U 2021-03-09 2021-03-09 一种集成功率管的同步整流芯片的雪崩能量测试电路 Active CN214703866U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202120498506.5U CN214703866U (zh) 2021-03-09 2021-03-09 一种集成功率管的同步整流芯片的雪崩能量测试电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202120498506.5U CN214703866U (zh) 2021-03-09 2021-03-09 一种集成功率管的同步整流芯片的雪崩能量测试电路

Publications (1)

Publication Number Publication Date
CN214703866U true CN214703866U (zh) 2021-11-12

Family

ID=78570352

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202120498506.5U Active CN214703866U (zh) 2021-03-09 2021-03-09 一种集成功率管的同步整流芯片的雪崩能量测试电路

Country Status (1)

Country Link
CN (1) CN214703866U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114137381A (zh) * 2021-11-30 2022-03-04 深圳Tcl新技术有限公司 一种雪崩参数测量***

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114137381A (zh) * 2021-11-30 2022-03-04 深圳Tcl新技术有限公司 一种雪崩参数测量***
CN114137381B (zh) * 2021-11-30 2024-04-30 深圳Tcl新技术有限公司 一种雪崩参数测量***

Similar Documents

Publication Publication Date Title
CN109374996B (zh) 一种飞跨电容三电平dcdc功率组件的双脉冲测试电路及方法
CN102419413B (zh) 功率mosfet器件的雪崩耐量测试电路和方法
CN101720148B (zh) 一种led驱动电路及led装置
CN204885822U (zh) 半导体激光器驱动电路及包括该电路的半导体激光器
CN103199677A (zh) 单路隔离型mosfet驱动电路
CN109633223B (zh) 一种高压igbt器件的饱和电压降测量电路
CN101895281A (zh) 一种开关电源的新型mos管驱动电路
CN214703866U (zh) 一种集成功率管的同步整流芯片的雪崩能量测试电路
CN210075089U (zh) 一种隔离驱动电路
CN209803204U (zh) 一种高压igbt器件的饱和电压降测量电路
CN110247644A (zh) 基于雪崩三极管的微细电火花加工用纳秒脉冲电源
CN210431988U (zh) 一种led驱动电路和led照明设备
CN110247643B (zh) 一种发射机的最大脉宽保护和最大占空比保护模拟电路
CN115407171A (zh) Pcb电路板、二极管特性测试***及方法
CN210724728U (zh) 可快速关断的mos管驱动电路
CN211510564U (zh) 一种超声波雾化片工作电路、超声波电子烟
CN106899283B (zh) 基于分立元器件的保护性触发电路
CN114050710B (zh) 一种开关电源电路
CN202424500U (zh) 有源钳位正激同步整流的软开关电路
CN100459431C (zh) 优化齐纳二极管偏置电流的电路
CN212114767U (zh) 一种脱扣电路、控制电路及其漏电检测***
CN211402618U (zh) 一种适用于igbt栅极电荷参数测量的电路
CN219740194U (zh) 开关电源电路和电源设备
CN112421366A (zh) 一种激光光源驱动电路及激光雷达
CN201656769U (zh) 用于半导体特性图示仪的集电极电源

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant