CN214626342U - 芯片输出短路保护电路 - Google Patents

Abstract

本实用新型提供了一种芯片输出短路保护电路，其包括驱动模块、第一晶体管、第一电容、第二电容、第一电感、第二电感、第三电感、第四电感、第五电感、第六电感、短路开关、二极管以及检测模块；检测模块用于检测二极管的负极端的电压是否为负值以触发所述驱动模块；其中，检测模块的第一端连接至驱动模块的输入端，检测模块的第二端分别连接至二极管的正极端和第五电感的第一端，检测模块的第三端连接至第一晶体管的源极。与相关技术相比，本实用新型的芯片输出短路保护的可靠性高。

Description

芯片输出短路保护电路

技术领域

本实用新型涉及电路技术领域，尤其涉及一种应用于过压过流保护芯片的芯片输出短路保护电路。

背景技术

目前，随着智能手机、可穿戴装置、电动工具、无人机等可移动设备的使用越来越多。所述移动设备中的锂离子电池供电应用为其中重要的部分。由于锂离子电池存在稳定性问题，因此过压过流保护芯片作为锂离子电池充电器的前端应用，以保护锂离子电池及充电器。其中，过压过流保护芯片能实现多种保护功能，如输入电源和锂电池过压保护、负载限流保护和输出短路保护等。

相关技术的所述电池保护电路的充电和放电电流极限设置为相同值，或者通过内部电路进行固定充电电流和放电电流。如图1所示，图1为相关技术的过压过流保护芯片的应用电路图。U1为过压过流保护芯片。U2为充电电源的交流适配电路，U3为充电电路，U4为后级***电路，U5为锂电池。其中，S0为过压过流保护芯片U1内部的模拟短路开关，一般为功率管。

然而，当过压过流保护芯片U1正常工作时，S0断开，输出的电压VOUT电压约等于充电电源的交流适配电路U2输入的电源电压VIN，作为后级***电路U4的供电电源。如果VOUT突然对地短路，模拟短路开关S0中的功率管漏端瞬间承受远远高于VIN的电压，而功率管的源端出现负压；此时功率管的漏源将会产生非常大的电压差，如果功率管的耐压不足以承受如此高的电压，则功率管将会损坏，从而烧毁过压过流保护芯片U1。

因此，实有必要提供一种新的电路解决上述问题。

实用新型内容

针对以上现有技术的不足，本实用新型提出一种芯片输出短路保护的可靠性高的芯片输出短路保护电路。

为了解决上述技术问题，本实用新型提供了一种芯片输出短路保护电路，其应用于过压过流保护芯片，所述芯片输出短路保护电路包括驱动模块、第一晶体管、第一电容、第二电容、第一电感、第二电感、第三电感、第四电感、第五电感、第六电感、短路开关、二极管以及检测模块；其中，所述第一晶体管为功率开关管，所述二极管为ESD器件；所述检测模块用于检测所述二极管的负极端的电压是否为负值以触发所述驱动模块；其中，

所述驱动模块的输出端连接至所述第一晶体管的栅极；

所述第一晶体管的漏极分别连接至所述第四电感的第二端和所述第一电容的第一端，所述第一晶体管的源极分别连接至所述第三电感的第一端以及所述二极管的负极端；

所述第四电感的第一端作为所述芯片输出短路保护电路的电源电压输入端；

所述第三电感的第二端分别连接至所述第二电容的第一端和所述短路开关的第一端，并作为所述芯片输出短路保护电路的电源电压输出端；

所述二极管的正极端连接至所述第五电感的第一端；

所述第一电容的第二端连接至所述第一电感的第一端；

所述第二电容的第二端连接至所述第二电感的第一端；

所述短路开关的第二端连接至所述第六电感的第一端；

所述第一电感的第二端、所述第二电感的第二端、所述第六电感的第二端以及所述第五电感的第二端均连接至接地；

所述检测模块的第一端连接至所述驱动模块的输入端，所述检测模块的第二端分别连接至所述二极管的正极端和所述第五电感的第一端，所述检测模块的第三端连接至所述第一晶体管的源极。

优选的，所述检测模块包括NPN三极管和逻辑模块，所述逻辑模块用于判断所述检测模块检测到所述二极管的负极端的电压为负值时，控制所述驱动模块驱动所述第一晶体管导通；其中，NPN三极管的集电极连接至所述逻辑模块的输入端，为NPN三极管的基极作为所述检测模块的第二端，NPN三极管的发射极作为所述检测模块的第三端；所述逻辑模块的输出端作为所述检测模块的第一端。

优选的，所述检测模块为NMOS管，NMOS管的漏极作为所述检测模块的第一端，NMOS管的栅极作为所述检测模块的第二端，NMOS管的源极作为所述检测模块的第三端。

优选的，所述芯片输出短路保护电路还包括第三电容，所述第三电容的第一端分别连接至所述驱动模块的输出端和所述第一晶体管的栅极；所述第三电容的第二端分别连接至所述第一晶体管的漏极、所述第四电感的第二端以及所述第一电容的第一端。

与相关技术相比，本实用新型的所述芯片输出短路保护电路包括驱动模块、第一晶体管、第一电容、第二电容、第一电感、第二电感、第三电感、第四电感、第五电感、第六电感、短路开关、二极管检测模块以及逻辑模块。该电路通过检测模块检测所述二极管的负极端的电压是否为负值，并判断所述检测模块检测到所述二极管的负极端的电压为负值时，控制所述驱动模块驱动所述第一晶体管导通，当过压过流保护芯片出现芯片输出短路情况时，从而使检测模块控制驱动模块触发二极管(功率开关管)瞬间开启。功率管的瞬间开启为输入输出电流提供泄放通路，避免了功率开关管的损坏，同时减小输出短路对前级适配器的影响，从而使得芯片输出短路保护的可靠性高。

附图说明

下面结合附图详细说明本实用新型。通过结合以下附图所作的详细描述，本实用新型的上述或其他方面的内容将变得更清楚和更容易理解。附图中：

图1为相关技术的过压过流保护芯片的应用电路图；

图2为本实用新型芯片输出短路保护电路的电路结构图；

图3为本实用新型芯片输出短路保护电路的实施例一的电路结构图；

图4为本实用新型芯片输出短路保护电路的实施例二的电路结构图；

图5为本实用新型芯片输出短路保护电路的实施例三的电路结构图。

具体实施方式

下面结合附图详细说明本实用新型的具体实施方式。

在此记载的具体实施方式/实施例为本实用新型的特定的具体实施方式，用于说明本实用新型的构思，均是解释性和示例性的，不应解释为对本实用新型实施方式及本实用新型范围的限制。除在此记载的实施例外，本领域技术人员还能够基于本申请权利要求书和说明书所公开的内容采用显而易见的其它技术方案，这些技术方案包括采用对在此记载的实施例的做出任何显而易见的替换和修改的技术方案，都在本实用新型的保护范围之内。

请参图2所示，本实用新型提供了一种芯片输出短路保护电路100。

所述芯片输出短路保护电路100应用于过压过流保护芯片。所述过压过流保护芯片可以实现多种保护功能，如输入电源和锂电池过压保护、负载限流保护和输出短路保护等。

所述芯片输出短路保护电路100包括驱动模块DRI、第一晶体管M1、第一电容C1、第二电容C2、第一电感L1、第二电感L2、第三电感L3、第四电感L4、第五电感L5、第六电感L6、短路开关K、二极管D以及检测模块TEST。

其中，所述驱动模块DRI、所述第一晶体管M1、所述第一电容C1、所述第二电容C2、所述第一电感L1、所述第二电感L2、所述第三电感L3、所述第四电感L4、所述第五电感L5、所述第六电感L6、所述短路开关K以及所述二极管D均为所述过压过流保护芯片中的元器件，以上元器件构成的电路等效于所述过压过流保护芯片输出功率部分短路时的简化电路。当然，不限于此，其他等效短路电路也同样可以替代。

其中，所述第一晶体管M1为功率开关管。所述二极管D为ESD器件。所述第一电感L1为所述过压过流保护芯片的输入电容的寄生电感。所述第二电感L2为所述过压过流保护芯片的输出电容的寄生电感。所述第三电感L3、所述第四电感L4以及所述第五电感L5为寄生电感。第六电感L6所述过压过流保护芯片的输出短路时导线的寄生电感。所述短路开关K为模拟输出短路瞬间的开关。所述驱动模块DRI为所述第一晶体管M1提供栅极电压。

所述过压过流保护芯片输出功率部分短路时等效的简化电路具体电路结构为：

所述驱动模块DRI的输出端连接至所述第一晶体管M1的栅极。

所述第一晶体管M1的漏极分别连接至所述第四电感L4的第二端和所述第一电容C1的第一端，所述第一晶体管M1的源极分别连接至所述第三电感L3的第一端以及所述二极管D的负极端。

所述第四电感L4的第一端作为所述芯片输出短路保护电路100的电源电压输入端VIN。

所述第三电感L3的第二端分别连接至所述第二电容C2的第一端和所述短路开关K的第一端，并作为所述芯片输出短路保护电路100的电源电压输出端VOUT。

所述二极管D的正极端连接至所述第五电感L5的第一端。

所述第一电容C1的第二端连接至所述第一电感L1的第一端。

所述第二电容C2的第二端连接至所述第二电感L2的第一端。

所述短路开关K的第二端连接至所述第六电感L6的第一端。

所述第一电感L1的第二端、所述第二电感L2的第二端、所述第六电感L6的第二端以及所述第五电感L5的第二端均连接至接地GND。

所述过压过流保护芯片输出功率部分短路时，该等效的简化电路工作过程为：

当所述过压过流保护芯片正常工作时，所述短路开关K断开，所述第一晶体管M1完全打开，电源电压输出端VOUT的电压约等于电源电压输入端VIN的电压，作为后级***的供电电源。如果电源电压输出端VOUT突然对地短路，所述短路开关K突然闭合，电源电压输出端VOUT通过所述第六电感L6泄放电荷，由于所述第六电感L6的电感值很小，输出端将瞬间产生大电流；由于所述第一晶体管M1一直开启，电源电压输入端VIN通过所述第四电感L4、所述第一晶体管M1、所述第三电感L3和所述第六电感L6与接地GND形成通路，所述第四电感L4同样产生大电流；因为电源的电流能力及响应时间不足，所述第四电感L4的瞬间大电流使得电源电压输入端VIN快速下降，较低的电源电压输入端VIN的电压会触发所述过压过流保护芯片内部保护逻辑，从而关闭所述第一晶体管M1；第一晶体管M1关闭之后，外部电源及所述第一电容C1为所述第四电感L4电流提供续流通路，使得电源电压输入端VIN的电压快速上升，同时所述第四电感L4和所述第一电容C1产生LC振荡，导致在第一晶体管M1的漏端产生远远高于电源电压输入端VIN的电压；输出端电流通过所述二极管D进行泄放，导致所述二极管D的负极端，即第一晶体管M1的源端出现负压；此时所述第一晶体管M1的漏源将会产生非常大的电压差，如果所述第一晶体管M1的耐压不足以承受如此高的电压，则所述第一晶体管M1将会损坏，从而烧毁所述过压过流保护芯片。

本实施方式中，所述驱动模块DRI为模拟电路。当然，不限于此，所述驱动模块DRI为数模混合电路或者数字电路也是可以的。

为了避免烧毁所述过压过流保护芯片，所述芯片输出短路保护电路100还包括检测模块TEST。

具体的，所述检测模块TEST用于检测所述二极管D的负极端的电压是否为负值以触发所述驱动模块DRI。所述检测模块TEST判断检测到所述二极管D的负极端的电压为负值时，控制所述驱动模块DRI驱动所述第一晶体管M1导通。

该保护电路的具体电路结构为：

所述检测模块TEST的第一端连接至所述驱动模块DRI的输入端，所述检测模块TEST的第二端分别连接至所述二极管D的正极端和所述第五电感L5的第一端，所述检测模块TEST的第三端连接至所述第一晶体管M1的源极。

本实用新型通过快速检测输出端所述二极管D的负极端的电压。当所述二极管D的负极端的电压下降到负值时，所述检测模块TEST触发并驱动所述驱动模块DRI使所述第一晶体管M1瞬间开启。所述第一晶体管M1的瞬间开启为输入输出电流提供泄放通路，避免了所述第一晶体管M1的损坏，从而抑制电源电压输入端VIN在所述第一晶体管M1关断瞬间的过冲电压。

以下所述检测模块TEST的具体构成来说明本实用新型的所述芯片输出短路保护电路100的短路保护原理。

(实施例一)

请参图3所示，本实施例一提供了一种芯片输出短路保护电路200。实施例一中的所述芯片输出短路保护电路200中的所述检测模块TEST包括NPN三极管Q和逻辑模块LOG。

其中，所述逻辑模块LOG用于判断检测到所述二极管D的负极端的电压为负值时，控制所述驱动模块DRI驱动所述第一晶体管M1导通。

本实施方式中，所述逻辑模块LOG为模拟电路。当然，不限于此，所述逻辑模块LOG为数模混合电路或者数字电路也是可以的。

具体的电路连接结构为：NPN三极管Q的集电极连接至所述逻辑模块LOG的输入端，NPN三极管Q的基极作为所述检测模块TEST的第二端，NPN三极管Q的发射极作为所述检测模块TEST的第三端。所述逻辑模块LOG的输出端作为所述检测模块的第一端。

实施例一中的短路保护工作过程为：

所述过压过流保护芯片正常工作时，所述第一晶体管M1完全打开，NPN三极管Q及所述逻辑模块LOG不工作；当电源电压输出端VOUT突然对地短路时，电源电压输出端VOUT的电压快速下降，电源电压输出端VOUT通过所述第六电感L6泄放电荷。由于所述第一晶体管M1完全打开，所述第四电感L4和所述第六电感L6将产生瞬间大电流。瞬间大电流使得电源电压输入端VIN的电压下降，电源电压输入端VIN的电压的下降触发所述过压过流保护芯片内部逻辑电路，从而关闭所述第一晶体管M1。所述第一晶体管M1关闭后，所述第六电感L6的大电流通过所述二极管D泄放。当所述二极管D的负极端出现负电压，NPN三极管Q将导通。NPN三极管Q的导通使得所述逻辑模块LOG工作，所述第一晶体管M1瞬间开启。所述第一晶体管M1的瞬间开启为所述第四电感L4和所述第六电感L6的大电流提供泄放通路，从而确保电源电压输入端VIN维持较低的过冲电压。当电源电压输入端VIN的电压下降到一定值时，所述第一晶体管M1将再次关闭。因此所述第一晶体管M1的漏源之间不会出现大电压，抑制电源电压输入端VIN的过冲。电路结构可以大幅减小所述第一晶体管M1漏源之间的电压，提高所述过压过流保护芯片可靠性；同时电源电压输入端VIN的电压的变化幅度很小，对前级适配器及其他所述过压过流保护芯片的影响小。

(实施例二)

请参图4所示，本实施例二提供了一种芯片输出短路保护电路300。实施例二中的所述芯片输出短路保护电路300中电路与实施例一基本相同。两个实施例的区别为：所述检测模块TEST为NMOS管M2。NMOS管M2检测所述二极管D的负极端的电压是否为负值以直接触发所述驱动模块DRI。NMOS管M2可以直接触发所述驱动模块DRI，并不需要实施例一中设置所述逻辑模块LOG，电路更为简单。

具体的电路连接结构为：为NMOS管M2的漏极作为所述检测模块TEST的第一端，NMOS管M2的栅极作为所述检测模块TEST的第二端，NMOS管M2的源极作为所述检测模块TEST的第三端。

实施例二中的短路保护工作过程为：

NMOS管M2与实施例一的NPN三极管Q同样可以快速检测输出端所述二极管D的负极端的电压。当所述二极管D的负极端出现负电压出现负压，NMOS管M2将开启。NMOS管M2的开启使得所述驱动模块DRI的输出端处于高阻状态。在电源电压输入端VIN的电压快速上升过程中，通过所述第一晶体管M1的栅漏电容使得所述第一晶体管M1瞬间开启，为输入和输出电流提供泄放通路，从而抑制电源电压输入端VIN在所述第一晶体管M1关断瞬间的过冲电压，从而使得芯片输出短路保护的可靠性高。

(实施例三)

请参图5所示，本实施例三提供了一种芯片输出短路保护电路400。实施例三中的所述芯片输出短路保护电路300中电路与实施例二基本相同。两个实施例的区别为：实施例三中的所述芯片输出短路保护电路400在实施例二的基础上增加一个第三电容C3。

所述第三电容C3的第一端分别连接至所述驱动模块DRI的输出端和所述第一晶体管M1的栅极；所述第三电容C3的第二端分别连接至所述第一晶体管M1的漏极、所述第四电感L4的第二端以及所述第一电容C1的第一端。

所述第三电容C3为所述第一晶体管M1的栅漏电容耦合增加的电容。其作用在于，在电源电压输入端VIN的电压快速上升过程中，通过所述第一晶体管M1的栅漏电容和所述第三电容C3的共同作用使得所述第一晶体管M1瞬间开启，相对应实施例二的单独一个所述第一晶体管M1的栅漏电容，所述第三电容C3可以使得所述第一晶体管M1瞬间开启的速度更快。为输入和输出电流提供泄放通路，从而抑制电源电压输入端VIN在所述第一晶体管M1关断瞬间的过冲电压，从而使得芯片输出短路保护的可靠性高。

与相关技术相比，本实用新型的所述芯片输出短路保护电路包括驱动模块、第一晶体管、第一电容、第二电容、第一电感、第二电感、第三电感、第四电感、第五电感、第六电感、短路开关、二极管检测模块以及逻辑模块。该电路通过检测模块检测所述二极管的负极端的电压是否为负值，并判断所述检测模块检测到所述二极管的负极端的电压为负值时，控制所述驱动模块驱动所述第一晶体管导通，当过压过流保护芯片出现芯片输出短路情况时，从而使检测模块控制驱动模块触发二极管(功率开关管)瞬间开启。功率管的瞬间开启为输入输出电流提供泄放通路，避免了功率开关管的损坏，同时减小输出短路对前级适配器的影响，从而使得芯片输出短路保护的可靠性高。

需要说明的是，以上参照附图所描述的各个实施例仅用以说明本实用新型而非限制本实用新型的范围，本领域的普通技术人员应当理解，在不脱离本实用新型的精神和范围的前提下对本实用新型进行的修改或者等同替换，均应涵盖在本实用新型的范围之内。此外，除上下文另有所指外，以单数形式出现的词包括复数形式，反之亦然。另外，除非特别说明，那么任何实施例的全部或一部分可结合任何其它实施例的全部或一部分来使用。

Claims (4)

1.一种芯片输出短路保护电路，其应用于过压过流保护芯片，所述芯片输出短路保护电路包括驱动模块、第一晶体管、第一电容、第二电容、第一电感、第二电感、第三电感、第四电感、第五电感、第六电感、短路开关以及二极管；

所述驱动模块的输出端连接至所述第一晶体管的栅极；

所述第一晶体管的漏极分别连接至所述第四电感的第二端和所述第一电容的第一端，所述第一晶体管的源极分别连接至所述第三电感的第一端以及所述二极管的负极端；

所述第四电感的第一端作为所述芯片输出短路保护电路的电源电压输入端；

所述第三电感的第二端分别连接至所述第二电容的第一端和所述短路开关的第一端，并作为所述芯片输出短路保护电路的电源电压输出端；

所述二极管的正极端连接至所述第五电感的第一端；

所述第一电容的第二端连接至所述第一电感的第一端；

所述第二电容的第二端连接至所述第二电感的第一端；

所述短路开关的第二端连接至所述第六电感的第一端；

所述第一电感的第二端、所述第二电感的第二端、所述第六电感的第二端以及所述第五电感的第二端均连接至接地；其中，所述第一晶体管为功率开关管，所述二极管为ESD器件；

其特征在于，所述芯片输出短路保护电路还包括检测模块,所述检测模块用于检测所述二极管的负极端的电压是否为负值以触发所述驱动模块；

其中，所述检测模块的第一端连接至所述驱动模块的输入端，所述检测模块的第二端分别连接至所述二极管的正极端和所述第五电感的第一端，所述检测模块的第三端连接至所述第一晶体管的源极。

2.根据权利要求1所述的芯片输出短路保护电路，其特征在于，所述检测模块包括NPN三极管和逻辑模块，所述逻辑模块用于判断所述检测模块检测到所述二极管的负极端的电压为负值时，控制所述驱动模块驱动所述第一晶体管导通；其中，NPN三极管的集电极连接至所述逻辑模块的输入端，为NPN三极管的基极作为所述检测模块的第二端，NPN三极管的发射极作为所述检测模块的第三端；所述逻辑模块的输出端作为所述检测模块的第一端。

3.根据权利要求1所述的芯片输出短路保护电路，其特征在于，所述检测模块为NMOS管，NMOS管的漏极作为所述检测模块的第一端，NMOS管的栅极作为所述检测模块的第二端，NMOS管的源极作为所述检测模块的第三端。

4.根据权利要求1所述的芯片输出短路保护电路，其特征在于，所述芯片输出短路保护电路还包括第三电容，所述第三电容的第一端分别连接至所述驱动模块的输出端和所述第一晶体管的栅极；所述第三电容的第二端分别连接至所述第一晶体管的漏极、所述第四电感的第二端以及所述第一电容的第一端。

Images